JP3420137B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP3420137B2
JP3420137B2 JP30612299A JP30612299A JP3420137B2 JP 3420137 B2 JP3420137 B2 JP 3420137B2 JP 30612299 A JP30612299 A JP 30612299A JP 30612299 A JP30612299 A JP 30612299A JP 3420137 B2 JP3420137 B2 JP 3420137B2
Authority
JP
Japan
Prior art keywords
chip
bonding
semiconductor device
package
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30612299A
Other languages
English (en)
Other versions
JP2001127096A (ja
Inventor
文伸 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Compound Semiconductor Devices Ltd
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Priority to JP30612299A priority Critical patent/JP3420137B2/ja
Publication of JP2001127096A publication Critical patent/JP2001127096A/ja
Application granted granted Critical
Publication of JP3420137B2 publication Critical patent/JP3420137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関するものであって、特に接地ボ
ンディング領域の構造及び接地ボンディング領域の製造
方法に関するものである。
【０００２】
【従来の技術】半導体装置は、ボンディングワイヤを介
して任意のパッケージピンを接地する構成を要し、本明
細書中にあっては、かかる構成に要するボンディングワ
イヤを接地用ボンディングワイヤと表する。さらに、接
地用ボンディングワイヤの端部のうち、パッケージピン
との接続端部ではない側の端部が接続される領域を接地
ボンディング領域と表する。従来の半導体装置にあって
は、図２にあるように接地用ボンディングワイヤ２０を
パッケージ底面にある領域Ａを接地ボンディング領域と
して、これに直接接地用ボンディングワイヤをボンディ
ングする構造を有していた。このような構造にあっては
パッケージ２１裏面にその接地用ボンディングワイヤー
２０のボンディング領域を確保する必要があり、結果的
にパッケージ２１底面部におけるマウント可能なチップ
の面積有効占有率が制約された。さらに、チップ２２を
パッケージ上にマウントする際に用いられる低融点ソル
ダーが上記接地ボンディング領域にまで流出してくるこ
とを防止するために、パッケージ２１上にはソルダー流
れ防止用の防止溝２３が必要とされ、その防止溝２３に
相当する面積分もまたパッケージ２１底面部におけるマ
ウント可能なチップ２２の面積有効占有率を制約するも
のとなっていた。
【０００３】
【発明が解決しようとする課題】上述したような構成の
チップ２２特にモノリシックマイクロ波集積回路チップ
にあっては、接地用ボンディングワイヤ２０の接続領域
分とソルダー流れ防止溝２３分とで、パッケージ２１底
面の面積のうち、チップ２２の面積有効占有率が約６０
％程度に制約されてしまっていた。このため、集積回路
全体の効率を考慮してチップ２２面積を大きくした場合
に、当然にパッケージ２１の面積まで大きくせざるを得
ず、パッケージサイズの小型化という市場全体の要求に
対応できないという問題を抱えていた。
【０００４】さらに、パッケージ２１底面のモノリシッ
クマイクロ波集積回路チップ２２とパッケージピン２５
との間に設けた接地用ボンディング領域Ａ上に接地用ボ
ンディングワイヤ２０をボンディングする構造であるた
め、接地用ボンディングワイヤ２０と高周波信号を伝播
するボンディングワイヤ２０’とのボンディング位置に
ばらつきが生じる。これにより、接地用ボンディングワ
イヤ２０と高周波信号を伝播するボンディングワイヤ２
０’とが隣接する距離が短くなってしまい、高周波信号
を伝播するモールド樹脂中のボンディング間のカップリ
ングが大きくなる結果として（アイソレーションが低下
し）高周波特性が劣化してしまうという特性面での不具
合を抱えていた。
【０００５】本願発明はかかる点に着目してなされたも
のであり、その目的はパッケージの大型化を図ることな
く、高周波特性の優れた半導体装置と、そのような半導
体装置を製造する方法を提供することである。
【０００６】
【０００７】第１の発明は、ボンディングワイヤを用い
て接続されてなる半導体装置において、接地ボンディン
グ領域が、絶縁性基板を用いたチップの上面に配されて
おり、チップ上の任意の場所に設けられたバイアホール
に電気的に接続されたボンディングパッドを接地ボンデ
ィング領域となすことを特徴とする。かかる構成によ
り、接地用ボンディング領域をパッケージ底面上に求め
る必要がなくなり、低融点ソルダー材を用いてチップを
マウントする工程時でのボイド発生防止のためのスクラ
イブ作業に要する領域を考慮しても、パッケージ底面に
おけるチップ有効面積占有率を大幅に向上させることが
できる。さらに、接地用ボンディングワイヤと高周波信
号を伝播するボンディングワイヤとを区別することなく
チップ上にボンディング位置を求めることができ、接地
ボンディング領域をパッケージ底面上に求めたときのよ
うなボンディング位置のばらつきを抑えることができ
る。これにより、高周波信号用ピンの間の高周波領域で
のカップリングを抑制し、ピン間のアイソレーション値
を向上することができる。
【０００８】第２の発明は、ボンディングワイヤを用い
て接続されてなる半導体装置において、接地ボンディン
グ領域が、絶縁性基板を用いたチップの上面に配されて
おり、チップ上の任意の場所に設けられたバイアホール
に電気的に接続されたボンディングパッドを接地ボンデ
ィング領域となすことを特徴とする。かかる構成によ
り、接地用ボンディング領域をパッケージ底面上に求め
る必要がなくなり、低融点ソルダー材を用いてチップを
マウントする工程時でのボイド発生防止のためのスクラ
イブ作業に要する領域をパッケージ底面上に確保したと
しても、パッケージ底面におけるチップ有効面積占有率
を大幅に向上させることができる。さらに、接地用ボン
ディングワイヤと高周波信号を伝播するボンディングワ
イヤとを区別することなくチップ上にボンディング位置
を求めることができ、接地ボンディング領域をパッケー
ジ底面上に求めたときのようなボンディング位置のばら
つきを抑えることができる。これにより、高周波信号用
ピンの間の高周波領域でのカップリングを抑制し、ピン
間のアイソレーション値を向上することができる。
【０００９】第３の発明は、リードフレームとチップと
をボンディングワイヤを用いてボンディングする半導体
装置の製造方法であって、チップの側面に金属被覆をな
し、この金属被覆面とチップ上の任意の場所に配置され
たボンディングパッドとを、電気的に接続することを特
徴とする。かかる製造方法により、チップ上の任意の場
所にあるボンディングパッドが金属被覆面と電気的に接
続されたことにより接地用ボンディング領域として機能
し、パッケージ底面に接地ボンディング領域を求める必
要がなくなる。従って、低融点ソルダー材を用いてチッ
プをマウントする工程時でのボイド発生防止のためのス
クライブ作業に要する領域をパッケージ底面上に確保し
たとしても、パッケージ底面におけるチップ有効面積占
有率を大幅に向上させることができる。さらに、接地用
ボンディングワイヤと高周波信号を伝播するボンディン
グワイヤとを区別することなくチップ上にボンディング
位置を求めることができ、接地ボンディング領域をパッ
ケージ底面上に求めたときのようなボンディング位置の
ばらつきを抑えることができる。これにより、高周波信
号用ピンの間の高周波領域でのカップリングを抑制し、
ピン間のアイソレーション値を向上することができる。
【００１０】第４の発明は、リードフレームとチップと
をボンディングワイヤを用いてボンディングする半導体
装置の製造方法において、チップにバリアホールを設
け、このバリアホールとチップ上の任意の場所に配置さ
れたボンディングパッドとを、電気的に接続することを
特徴とする。かかる製造方法により、チップ上の任意の
場所にあるボンディングパッドがチップに設けられたバ
リアホールと電気的に接続されたことにより接地用ボン
ディング領域として機能し、パッケージ底面に接地ボン
ディング領域を求める必要がなくなる。従って、低融点
ソルダー材を用いてチップをマウントする工程時でのボ
イド発生防止のためのスクライブ作業に要する領域をパ
ッケージ底面上に確保したとしても、パッケージ底面に
おけるチップ有効面積占有率を大幅に向上させることが
できる。さらに、接地用ボンディングワイヤと高周波信
号を伝播するボンディングワイヤとを区別することなく
チップ上にボンディング位置を求めることができ、接地
ボンディング領域をパッケージ底面上に求めたときのよ
うなボンディング位置のばらつきを抑えることができ
る。これにより、高周波信号用ピンの間の高周波領域で
のカップリングを抑制し、ピン間のアイソレーション値
を向上することができる。
【００１１】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。 （実施の形態１）パッケージ１はその上面にチップ２を
低融点ソルダー材（図示せず）を介して有する。パッケ
ージ１にはかかるソルダー材の流出を防止する溝を有さ
ない。チップ２はその側面に金属被覆面を有する。な
お、図１中においては理解を容易にすべく、金属被覆面
４に厚みをもたせて表示するが、実際には金属箔であっ
て厚みは殆ど認識されない。チップ２はその上面に予め
ボンディングパッド３ａを始めとするボンディングパッ
ド群（図示せず）を有する。また、金属被覆面４の一部
を延伸してチップ２の上面に及ぼすことによりボンディ
ングパッド３ａとなしても良いし、金属被覆面４と電気
的に接続したボンディングパッドをチップの上面に配し
てボンディングパッド３ａとすることとしても良い。
【００１２】次にその動作を以下に記す。本発明にかか
るチップ２はその特性により、ＧａＡｓ等の絶縁性基板
を用いたＰＨＳ（Ｐｌａｔｅｄ Ｈｅａｔ Ｓｉｎｋ）
構造を有する高周波増幅用モノリシックマイクロ波集積
回路チップであることが望ましいが、特にこれに限定さ
れるものではない。ここでチップ２の基板側面に金属被
覆を施し、この金属被覆面４に電気的に接続されたボン
ディングパッド３ａをチップ２上に配置する。この場
合、上述したように既にチップ上２に配した任意のボン
ディングパッドを金属被覆面４と電気的に接続すること
としてもよい。このように構成されたボンディングパッ
ド３は接地ボンディング領域として機能し、パッケージ
ピン５の任意のピン、例えば５番ピンを金からなるボン
ディングワイヤ１０にて電気的に接続して接地する。こ
うしたボンディング組み立て仕様を有するチップ２はパ
ッケージ１内にＡｕＳｎに代表される低融点ソルダー材
によりマウントされ、その後、モールド樹脂にてパッケ
ージ内に封止されて半導体装置となる。
【００１３】以上のように構成すると、例えばパッケー
ジ裏面面積が２ｍｍ×２ｍｍとした場合に、従来仕様に
あっては、パッケージ裏面上の接地ボンディング領域の
面積とソルダー流れ防止用溝の面積を確保する必要があ
る（それぞれ４００ｕｍ×２ｍｍ）ので、マウント可能
なチップ面積は１．２ｍｍ×２ｍｍとなりチップの面積
有効占有率は約６０％となる。これに対し、本願仕様に
あってはパッケージ裏面上に接地ボンディング領域を設
ける必要がなく、そのため特にソルダー流れ防止用溝を
設ける必要もなくなるので、パッケージ裏面と同面積の
チップをマウントすることが可能となる。仮に低融点ソ
ルダー材を用いたマウント工程時のボイド発生防止のた
めのスクライブ作業に要する領域分を差し引いたとして
も、チップの面積有効占有率は９０％程度まで確保する
ことが可能となる。さらに、接地用ボンディングワイヤ
１０と高周波信号を伝播するボンディングワイヤ１０’
とを区別することなくチップ２上にボンディング位置を
求めることができ、接地ボンディング領域をパッケージ
底面上に求めたときのようなボンディング位置のばらつ
きを抑えることができる。これにより、高周波信号用ピ
ンの間の高周波領域でのカップリングを抑制し、ピン間
のアイソレーション値を向上することができる。
【００１４】（実施の形態２）パッケージ１はその上面
にチップ２を低融点ソルダー材（図示せず）を介して有
する。パッケージ１にはかかるソルダー材の流出を防止
する溝を有さない。チップ２はその上面に接地用バイア
ホール６を有する。チップ２はその上面に予めボンディ
ングパッド３ｂを始めとするボンディングパッド群（図
示せず）を有する。
【００１５】次にその動作を以下に記す。チップ２に形
成された接地用バイアホール６に電気的に接続されたボ
ンディングパッド３ｂをチップ基板上に配置する。ま
た、接地用バイアホール６に電気的に接続するまでもな
く、接地用バイアホール６を有するボンディングパッド
３ｂをチップ２上に形成することとしても良い。このボ
ンディングパッド３ｂとパッケージピンの例えば１２番
ピンを金ボンディングワイヤ１０等にて電気的に接続さ
れる組み立て構造を有する。こうしたボンディング組み
立て仕様を有するモノリシックマイクロ波集積回路チッ
プ２をパッケージ内にＡｕＳｎ等の低融点ソルダー材を
用いてマウントし、その後、モールド樹脂にてパッケー
ジ１内に封止する構造を有する。
【００１６】
【図面の簡単な説明】
【図１】本発明の半導体装置のボンディングワイヤ接続
状態を示す説明図
【図２】従来の半導体装置のボンディングワイヤ接続状
態を示す説明図
【符号の説明】
１ パッケージ ２ チップ ３ａ ボンディングパッド ３ｂ ボンディングパッド ４ 金属被覆面 ６ 接地用バイアホール １０ ボンディングワイヤ １０’ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 301 H01L 23/50

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ボンディングワイヤを用いて接続されて
    なる半導体装置において、絶縁性基板を用いたチップの
    側面に施された金属被覆面に電気的に接続されたボンデ
    ィングパッドをチップ上に配置することにより、接地ボ
    ンディング領域となすことを特徴とする半導体装置。
  2. 【請求項２】 ボンディングワイヤを用いて接続されて
    なる半導体装置において、絶縁性基板を用いたチップ上
    の任意の場所に設けられたバイアホールに電気的に接続
    されたボンディングパッドを接地ボンディング領域とな
    すことを特徴とする半導体装置。
  3. 【請求項３】 リードフレームとチップとをボンディン
    グワイヤを用いてボンディングする半導体装置の製造方
    法において、チップの側面に金属被覆をなし、この金属
    被覆面とチップ上の任意の場所に配置されたボンディン
    グパッドとを、電気的に接続することによって接地ボン
    ディング領域を形成することを特徴とする半導体装置の
    製造方法。
  4. 【請求項４】 リードフレームとチップとをボンディン
    グワイヤを用いてボンディングする半導体装置の製造方
    法において、チップにバイアホールを設け、このバイア
    ホールとチップ上の任意の場所に配置されたボンディン
    グパッドとを、電気的に接続することによって接地ボン
    ディング領域を形成することを特徴とする半導体装置の
    製造方法。
JP30612299A 1999-10-27 1999-10-27 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP3420137B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30612299A JP3420137B2 (ja) 1999-10-27 1999-10-27 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30612299A JP3420137B2 (ja) 1999-10-27 1999-10-27 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001127096A JP2001127096A (ja) 2001-05-11
JP3420137B2 true JP3420137B2 (ja) 2003-06-23

Family

ID=17953325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30612299A Expired - Fee Related JP3420137B2 (ja) 1999-10-27 1999-10-27 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3420137B2 (ja)

Also Published As

Publication number Publication date
JP2001127096A (ja) 2001-05-11

Similar Documents

Publication Publication Date Title
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
US7489021B2 (en) Lead frame with included passive devices
JP2009510766A (ja) マルチチップ・モジュールで使用することができる熱応力を緩和するための集積回路の実装
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
JP3347146B2 (ja) パワーマイクロ波ハイブリッド集積回路
US20030057537A1 (en) Semiconductor device
US5426319A (en) High-frequency semiconductor device including microstrip transmission line
JP2002134685A (ja) 集積回路装置
EP0835047A2 (en) RF-driven semiconductor device
KR950014677B1 (ko) Ic 실장장치
KR100248035B1 (ko) 반도체 패키지
JP2728322B2 (ja) 半導体装置
US6624454B1 (en) Semiconductor device having a flip-chip construction
JP3420137B2 (ja) 半導体装置及び半導体装置の製造方法
JP4328723B2 (ja) 電子パッケージ
JP2000323617A (ja) 高周波用半導体パッケージ
JP2526515B2 (ja) 半導体装置
JP2538072B2 (ja) 半導体装置
JP3051570B2 (ja) リードフレーム及び半導体装置
JP3048992B2 (ja) Ｍｍｉｃモジュール
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JP2002110889A (ja) 半導体装置及びその製造方法
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP2600403B2 (ja) 半導体装置
JP2646988B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130418

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140418

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees