JP3347146B2 - パワーマイクロ波ハイブリッド集積回路 - Google Patents

パワーマイクロ波ハイブリッド集積回路

Info

Publication number
JP3347146B2
JP3347146B2 JP51742998A JP51742998A JP3347146B2 JP 3347146 B2 JP3347146 B2 JP 3347146B2 JP 51742998 A JP51742998 A JP 51742998A JP 51742998 A JP51742998 A JP 51742998A JP 3347146 B2 JP3347146 B2 JP 3347146B2
Authority
JP
Japan
Prior art keywords
chip
substrate
metal base
integrated circuit
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP51742998A
Other languages
English (en)
Other versions
JP2000516041A (ja
Inventor
イオフダルスキー，ビクトル・アナトーリエビッチ
モルドバノフ，ユーリ・イサエビッチ
Original Assignee
サムソン・エレクトロニクス・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン・エレクトロニクス・カンパニー・リミテッド filed Critical サムソン・エレクトロニクス・カンパニー・リミテッド
Publication of JP2000516041A publication Critical patent/JP2000516041A/ja
Application granted granted Critical
Publication of JP3347146B2 publication Critical patent/JP3347146B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、一般に、電子工学に関し、特に、パワーマ
イクロ波ハイブリッド集積回路に関する。
背景技術 従来技術として、以下のパワーマイクロ波ハイブリッ
ド集積回路が知られている。その回路は、裸の半導体チ
ップ用のスルーホールを有する金属ベースと、金属ベー
スに取付けられて、ベースのそれらと組み合わさるスル
ーホールを有する絶縁性の重合体フィルムとを備える。
第２の絶縁性のフィルムは、第１の絶縁性のフィルム上
に配置されるとともに保持されている。前記第２のフィ
ルムは、第１の重合体フィルムの穴と組み合わさる小さ
いサイズのスルーホールを有する。裸の半導体チップ
は、フィルムの方へ（すなわち、上方へ）それらのボン
ディングパッドと第２の重合体フィルムの裏面上に取付
けられている。第２の交換可能なレベルは、第２の重合
体フィルムのおもて面に配置され、第２の重合体フィル
ムの穴を通ってチップボンディングパッドと電気的に接
続される（JP,B,57−036746）。
上記の集積回路は、小さいチップ・ツー・メタルベー
スの熱接触領域によって、熱消散率が低い。
従来技術として、別のパワーマイクロ波ハイブリッド
集積回路が知られている。回路は、くぼみを有する金属
ベースと、前記くぼみの中に配置されてバインダーによ
って前記くぼみに固定される裸の半導体チップと、接続
配線としての金属被覆パターンをそのおもて面上に有す
る誘電体多層の基板と、チップボンディングパッドを基
板の接続配線としての金属被覆パターンと電気的に接続
されて導電性材料で満たされたスルーホールとを備え
る。チップが、金属ベースの中にわずかに沈んでおり、
回路の平面性は、基板の重合体誘電体層を加えることに
よって達成される。（「チップを一体化した回路の電子
デバイス」、アイ．エヌ．ボジェーニンによって編集,1
985年，「ラジオ．イ．ズビャーズ（ラジオと通信）」
出版，モスクワ,261ページ（ロシア語）を参照のこ
と）。
上記回路は、熱コンダクタンスが不十分であり、電気
的特性が悪い。
発明の概要 本発明の主たる目的は、電気的特性と熱消散特性とを
改良できる構造上の配置を有するパワーマイクロ波ハイ
ブリッド集積回路を備えることである。
前述の目的は、以下のようにすることによって達成さ
れる。すなわち、パワーマイクロ波ハイブリッド集積回
路において、くぼみを有する金属ベースと、前記くぼみ
に配置してバインダーによって前記くぼみに固定される
裸の半導体チップと、金属被覆パターンをそのおもて面
に有する誘電体基板と、チップボンディングパッドを基
板の金属被覆パターンに対して電気的に接続するととも
に導電性材料で満たされた穴とを備え、本発明によれ
ば、金属ベースの中のくぼみの深さがチップのおもて面
と金属ベースとが同一平面上にあるように選択され、誘
電体基板が、金属ベースに隣接している場所でそれの裏
面にシールド接地金属被覆を有し、金属ベースが基板の
シールド接地金属被覆に対して密閉的に取付けられると
ともに電気的に接続されて、相互連結の穴が導電性材料
で密閉的に満たされて、チップの側面とベースのくぼみ
の側面との間隔が、0.001mm〜0.2mmである。
接地されたチップボンディングパッドは、高さ0.002m
m〜0.1mmのビーム導線によって、基板のシールド接地金
属被覆と直接的に電気的に接続される。
ビーム導線は、基板の裏面上に形成されている。
基板の相互連結穴を導電性材料で満たすことだけでな
く、チップのおもて面と金属ベースの表面とを同じ面に
位置決めすること、シールド接地金属被覆をしてシール
ド接地金属被覆に金属ベースを密閉的に電気接続するこ
とによって、半導体チップのハーメチックシールが確実
に実行される。
チップ側面とベースのくぼみ側面との間隔を下側から
制限することは、組み合わされる表面の不規則性によっ
て決まるが、その上限はチップからの熱消散の条件によ
って決まる。
接地されるチップボンディングパッドを直接にシール
ド接地金属被覆と接続することによって、確実に、接地
ワイヤー導線が最短になり、それゆえに、それらの擬似
インダクタンスが低くなる。
ビーム導線長の下限は、基板をチップボンディングパ
ッドと電気的に接続するために必要な最小高さによって
決まるが、その上限は、導線長さが長くなると極めて不
便な複雑な作業になることによって決まる。
図面の簡単な説明 本発明は、添付の図面を参照して、代表的な実施形態
を詳細に説明する。
図１は、本願のパワーマイクロ波ハイブリッド集積回
路の断面図である。
図２は、図１の平面図である。
詳細な説明 本発明に係るパワーマイクロ波ハイブリッド集積回路
は、例えば、0.60mm ×0.55mm×0.35mmのくぼみ２を有する金属ベース１（図
１）を備える。0.5mm×0.45mm×0.3mmのトランジスタ３
ペー603べー−５（３П603Б−５）のような裸の半導体
チップ３は、くぼみ２に配置されて、バインダー４、例
えば、共晶Au−Siの硬いハンダでくぼみ２に固定され
る。例えば、0.5mm又は0.25mm厚のポリコール又はサフ
ァイアからなる誘電体基板５は、例えば、Ti（0.002μ
ｍ）−Pd（0.2μｍ）−Au（３μｍ）の構造の接続配線
としての金属被覆パターン６（図１と図２）を有する。
例えば、直径100mmを有する基板５の穴７（図１）は、
チップ３のボンディングパッド８を基板５の接続配線と
しての金属被覆パターン６に相互連結する。基板５の穴
７は、例えば、電気メッキ技術によって形成されたPd−
Ni（0.2μｍ）−Cu（48μｍ）−Ni（0.5μｍ）−Au（３
μｍ）で密閉的に成長した導電性材料９で満たされる
か、又はＷ−Cuの擬晶合金で満たされ、次いでニッケル
（0.5μｍ）及び金（３μｍ）がメッキされる。
接地されたチップ３、例えば、トランジスタソース、
のボンディングパッド８は、基板５の裏面上に設けられ
たシールド接地金属被覆10と直接的に且つ電気的に接続
されている。穴７を満たす材料９又はシールド接地金属
被覆10に、チップ３のボンディングパッド８を電気的に
接続するために、高さ30μｍのビーム導線11は、Ni−Cu
−Ni（0.5μｍ）−Au（３μｍ）の電気化学的な皮膜形
成によって、ボンディングパッド８上に形成する。ビー
ム導線11は、基板５の裏面上に形成される。
金属ベース１におけるくぼみ２の推薦された深さによ
って、以下のことが確実になる。
第１に、本発明によって、金属ベース１と熱伝導性の
バインダー４とのチップ３の接触領域が増大して、回路
の熱消散特性を改善する。
第２に、本発明によって、接地されたボンディングパ
ッド８をシールド接地金属被覆10と電気的に接続するこ
とが短くなり、ビーム導線11の擬似インダクタンスが低
減して、回路の電気的特性が良くなる。
本発明により、基板５のシールド接地金属被覆10を金
属ベース１に密閉的に且つ電気的に接続することによっ
て、以下のことが確実となる。すなわち、チップ３がハ
ーメチックシールされ、シールド接地金属被覆10が接地
され、それによって、最短ルートによって他の回路構成
要素と同様に、チップ３のボンディングパッド８を接地
することによって、擬似インダクタンスが低減されて回
路の電気的特性が向上する。
導電性材料９で密閉的に満たされた穴７を通して、基
板５の接続配線としての金属被覆パターン６とチップ３
のボンディングパッド８との間を電気的に接続すること
によって、確実に、チップ３が保護されると同時に、接
続長が最短になるので擬似インダクタンスが低減する。
0.002mmより低いビーム導線11の高さは、チップ３の
金属被覆が誘電体的に保護されないとき、基板５の金属
被覆によってチップ３の金属被覆の不足を妨げることに
なるが、0.1mmより高いビーム導線11の高さは、寸法が
大きくなって余分な材料を使うので不適当である。
例えばトランジスタ増幅器、またはトランジスタのよ
うなパッケージされた半導体デバイスとして用いる、本
願のパワーマイクロ波ハイブリッド集積回路は、次のよ
うに機能する。
信号が回路の入力に加えられると、信号が適切に変換
されて、変換（例えば、増幅）信号が回路出力から出力
する。トランジスタのような半導体デバイスの動作時に
放出された熱は、金属ベース１と、基板５と、ビーム導
線11とによって消散される。
本願の回路によって以下のことが確実になる。
第１に、ベースと接触する領域が増大して、それゆえ
に、熱消散特性が良くなる。
第２に、接地コンダクターの接続長が短くなって、そ
の結果、回路の擬似インダクタンスが減少するので、そ
の電気的特性が良くなる。
さらに、回路は、ハーメチックシールされ、それによ
って、例えば、パッケージされたハイブリッド集積回
路、又はパッケージされたトランジスタとして、さらに
カプセル化することなく用いられる。
本発明の開示した実施形態の記載において、内容を明
確にするために、具体的な狭い意味の用語を用いてい
る。しかしながら、本発明は、選択した具体的な用語に
制限されない。そのような各用語が、類似した方法で機
能する全ての等価な構成要素をカバーするとともに、類
似した問題を解決するために用いられることは、理解さ
れるであろう。
本発明は、本明細書において、好ましい実施形態を記
載しているけれども、当業者によって容易に理解される
ように、本発明の精神と範囲から逸脱することなく構造
の詳細にいろいろな変形を加えることは、理解される。
これらの全ての変形物及び代替物が本発明と請求項の
精神及び請求の範囲内に存することは、考慮されるべき
である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 モルドバノフ，ユーリ・イサエビッチ ロシア141120フリャジーノ、モスコフス コイ・オブラースティ、ウーリツァ・バ クザールナヤー、ドーム９、クバルティ ーラ６ (56)参考文献 特開 平７−240496（ＪＰ，Ａ) 特開 昭61−34963（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】くぼみ（２）を有する金属ベース（１）
    と、くぼみ（２）に配置されるとともにバインダー
    （４）によってくぼみ（２）に固定される裸の半導体チ
    ップ（３）と、そのおもて面上に金属被覆パターン
    （６）を有する誘電体基板（５）と、チップ（３）のボ
    ンディングパッド（８）を基板（５）の金属被覆パター
    ン（６）に電気的に接続するとともに導電性材料（９）
    で満たされた穴（７）とを備えるパワーマイクロ波ハイ
    ブリッド集積回路であって、 チップ（３）及び金属ベース（１）のおもて面が同一平
    面上にあるように金属ベース（１）のくぼみ（２）の深
    さが選択され、誘電体基板（５）は金属ベース（１）に
    隣接する場所でその裏面上にシールド接地金属被覆（1
    0）を有し、金属ベース（１）は基板（５）のシールド
    接地金属被覆（10）に対して密閉的に取付けられるとと
    もに電気的に接続されて、相互連結穴（７）は導電性材
    料（９）で密閉的に満たされており、チップ（３）の側
    面と金属ベース（１）のくぼみ（２）の側面との間隔が
    0.001mm〜0.2mmであることを特徴とするパワーマイクロ
    波ハイブリッド集積回路。
  2. 【請求項２】接地されるチップ（３）のボンディングパ
    ッド（８）は、チップ（３）のボンディングパッド
    （８）上に設けられた高さ0.002mm〜0.1mmのビーム導線
    （11）によって、基板（５）のシールド接地金属被覆
    （10）と直接的に電気的に接続されることを特徴とす
    る、請求項１記載のパワーマイクロ波ハイブリッド集積
    回路。
  3. 【請求項３】ビーム導線（11）は、基板（５）の裏面上
    に位置することを特徴とする、請求項１又は請求項２記
    載のパワーマイクロ波ハイブリッド集積回路。
JP51742998A 1996-10-10 1996-10-10 パワーマイクロ波ハイブリッド集積回路 Expired - Fee Related JP3347146B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU1996/000288 WO1998015977A1 (fr) 1996-10-10 1996-10-10 Circuit integre hybride, de grande puissance et a frequences micro-ondes

Publications (2)

Publication Number Publication Date
JP2000516041A JP2000516041A (ja) 2000-11-28
JP3347146B2 true JP3347146B2 (ja) 2002-11-20

Family

ID=20130043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51742998A Expired - Fee Related JP3347146B2 (ja) 1996-10-10 1996-10-10 パワーマイクロ波ハイブリッド集積回路

Country Status (4)

Country Link
US (1) US6057593A (ja)
JP (1) JP3347146B2 (ja)
KR (1) KR100420793B1 (ja)
WO (1) WO1998015977A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451535B (en) * 1998-09-04 2001-08-21 Sony Corp Semiconductor device and package, and fabrication method thereof
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
DE10250538B4 (de) * 2002-10-29 2008-02-21 Infineon Technologies Ag Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
US7135780B2 (en) 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
US7122404B2 (en) * 2003-03-11 2006-10-17 Micron Technology, Inc. Techniques for packaging a multiple device component
TWI221327B (en) * 2003-08-08 2004-09-21 Via Tech Inc Multi-chip package and process for forming the same
JP4311243B2 (ja) * 2004-03-15 2009-08-12 株式会社デンソー 電子機器
JP4338620B2 (ja) * 2004-11-01 2009-10-07 三菱電機株式会社 半導体装置及びその製造方法
US7528792B2 (en) * 2005-06-06 2009-05-05 Raytheon Company Reduced inductance interconnect for enhanced microwave and millimeter-wave systems
JP2008066655A (ja) * 2006-09-11 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及び電気機器システム
DE102008026765A1 (de) * 2008-04-16 2009-10-22 Rohde & Schwarz Gmbh & Co. Kg Mikrowellen-Baugruppe
US8253241B2 (en) 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module
US8848375B2 (en) * 2009-09-24 2014-09-30 Lear Corporation System and method for reduced thermal resistance between a power electronics printed circuit board and a base plate
US8487426B2 (en) * 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US9536798B2 (en) * 2012-02-22 2017-01-03 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
US8815647B2 (en) 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
WO2015043495A1 (zh) * 2013-09-30 2015-04-02 南通富士通微电子股份有限公司 晶圆封装结构和封装方法
EP2884817B1 (de) * 2013-12-13 2017-08-30 Eberspächer catem GmbH & Co. KG Elektrische Heizvorrichtung und Verfahren zu deren Herstellung
RU2659752C1 (ru) * 2017-05-22 2018-07-03 Андрей Александрович Григорьев Мощная гибридная интегральная схема свч-диапазона

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3431468A (en) * 1967-04-17 1969-03-04 Motorola Inc Buried integrated circuit radiation shields
US3748546A (en) * 1969-05-12 1973-07-24 Signetics Corp Photosensitive device and array
JPS49131863U (ja) * 1973-03-10 1974-11-13
EP0334397A3 (en) * 1984-05-18 1990-04-11 BRITISH TELECOMMUNICATIONS public limited company Circuit board
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
RU2025822C1 (ru) * 1991-03-19 1994-12-30 Государственное научно-производственное предприятие "Исток" Гибридная интегральная схема
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
RU2004036C1 (ru) * 1991-04-25 1993-11-30 Виктор Анатольевич Иовдальский Гибридна интегральна СВЧ- и КВЧ-схема
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system

Also Published As

Publication number Publication date
WO1998015977A1 (fr) 1998-04-16
JP2000516041A (ja) 2000-11-28
KR19990071997A (ko) 1999-09-27
US6057593A (en) 2000-05-02
KR100420793B1 (ko) 2004-05-31

Similar Documents

Publication Publication Date Title
JP3347146B2 (ja) パワーマイクロ波ハイブリッド集積回路
JP3347145B2 (ja) マイクロ波ハイブリッド集積回路
US5293301A (en) Semiconductor device and lead frame used therein
KR100367936B1 (ko) 적층체를구비한고주파집적회로장치
JP2755252B2 (ja) 半導体装置用パッケージ及び半導体装置
KR20080031119A (ko) 반도체 장치
JP2001525988A (ja) ボール・グリッド・アレイ半導体パッケージ及びその製造方法
KR20040034457A (ko) 개선된 히트싱크 구조를 갖는 반도체 장치
JP3391462B2 (ja) パワーハイブリッド集積回路
US5406120A (en) Hermetically sealed semiconductor ceramic package
US6509642B1 (en) Integrated circuit package
US5894166A (en) Chip mounting scheme
JP3912445B2 (ja) 半導体装置
KR100203932B1 (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JP3314574B2 (ja) 半導体装置の製造方法
JPH11163217A (ja) 半導体装置
JP2907187B2 (ja) ベアチップ実装方法および半導体集積回路装置
US6265769B1 (en) Double-sided chip mount package
JP3065288B2 (ja) 半導体ベアチップの封止方法、半導体集積回路装置、および半導体集積回路装置の製造方法
JP3502511B2 (ja) 半導体装置
RU2161346C2 (ru) Мощная гибридная интегральная схема свч-диапазона
JP3117688B2 (ja) 表面実装用の半導体パッケージ
JP2000133745A (ja) 半導体装置
JP3177934B2 (ja) マルチチップ半導体装置
JPH0685102A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees