JP3347145B2 - マイクロ波ハイブリッド集積回路 - Google Patents
マイクロ波ハイブリッド集積回路Info
- Publication number
- JP3347145B2 JP3347145B2 JP51554198A JP51554198A JP3347145B2 JP 3347145 B2 JP3347145 B2 JP 3347145B2 JP 51554198 A JP51554198 A JP 51554198A JP 51554198 A JP51554198 A JP 51554198A JP 3347145 B2 JP3347145 B2 JP 3347145B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- integrated circuit
- metal
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、一般に、電子工学に関し、特に、マイクロ
波ハイブリッド集積回路（IC）に関する。
波ハイブリッド集積回路（IC）に関する。
背景技術 マイクロ波ハイブリッドICが知られており、そのIC
は、平らで柔軟性のある絶縁層を有する多層プリント回
路基板を備える。その上に、モジュール式の回路構成要
素のリード又はホルダーに接続するためのたくさんの接
点が形成されている。回路構成要素のモジュール又はホ
ルダーの設置場所で、多層プリント回路基板の内側の単
面又はいくつかの面に配置された導電性ジャンパーによ
って、接点間は相互に接続される。たくさんの穴は、柔
軟性のある誘電体材料の中に形成される。別々の堅固な
金属エレメントは、回路構成要素から熱を除去するのに
役立つ。前記エレメントは、回路の構成要素のモジュー
ル又はホルダーに接触させるために、熱伝導性の金属突
起が穴に入るように基板上に配置される。さらに、熱伝
導性材料からなる一つ以上の堅固なエレメントが、回路
構成要素の上部に加えられる。クランプは、金属突起と
回路構成要素との間で接触するために用いられる。
は、平らで柔軟性のある絶縁層を有する多層プリント回
路基板を備える。その上に、モジュール式の回路構成要
素のリード又はホルダーに接続するためのたくさんの接
点が形成されている。回路構成要素のモジュール又はホ
ルダーの設置場所で、多層プリント回路基板の内側の単
面又はいくつかの面に配置された導電性ジャンパーによ
って、接点間は相互に接続される。たくさんの穴は、柔
軟性のある誘電体材料の中に形成される。別々の堅固な
金属エレメントは、回路構成要素から熱を除去するのに
役立つ。前記エレメントは、回路の構成要素のモジュー
ル又はホルダーに接触させるために、熱伝導性の金属突
起が穴に入るように基板上に配置される。さらに、熱伝
導性材料からなる一つ以上の堅固なエレメントが、回路
構成要素の上部に加えられる。クランプは、金属突起と
回路構成要素との間で接触するために用いられる。
多層構造の柔軟性によって、多層構造と回路構成要素
との間の熱膨張係数差から生じる機械的ストレスの集中
を防止する。多層構造は、モジュール又はホルダーの間
で曲げられる。その構造は、突起と回路構成要素との間
の接触を改善して、後者を基板表面から引き離す危険性
を最小にする（GB,A2,129,223）。
との間の熱膨張係数差から生じる機械的ストレスの集中
を防止する。多層構造は、モジュール又はホルダーの間
で曲げられる。その構造は、突起と回路構成要素との間
の接触を改善して、後者を基板表面から引き離す危険性
を最小にする（GB,A2,129,223）。
しかしながら、前記のハイブリッドICは、不十分な高
い重量−サイズ及び電気特性を備える。
い重量−サイズ及び電気特性を備える。
金属の円筒形突出リードがチップ上に形成された裏面
の半導体デバイスは、従来技術として知られている。リ
ードを除くチップ表面は、リードの高さと等しい膜厚を
有する絶縁樹脂層で覆われている。チップとキャリアと
のボンディングは、リードキャビティを満たすハンダを
用いることによって達成される（JP,A,57−57303）。
の半導体デバイスは、従来技術として知られている。リ
ードを除くチップ表面は、リードの高さと等しい膜厚を
有する絶縁樹脂層で覆われている。チップとキャリアと
のボンディングは、リードキャビティを満たすハンダを
用いることによって達成される（JP,A,57−57303）。
前記の半導体デバイスは、マイクロ波範囲で用いると
き、大面積の接触パッド（例えば、100×100μｍ）と比
較的大きなチップ（例えば、１×1mm以上）の存在によ
って、電気パラメータが低い。マイクロ波技術の中の最
も普及したチップは、そのサイズが0.5×0.5mm（または
0.08×0.08mm〜１×1mm）であり、擬似インダクタンス
を最小にする傾向と関係がある接触パッド（例えば、0.
015×0.015mm〜0.03×0.03mm）を有する。
き、大面積の接触パッド（例えば、100×100μｍ）と比
較的大きなチップ（例えば、１×1mm以上）の存在によ
って、電気パラメータが低い。マイクロ波技術の中の最
も普及したチップは、そのサイズが0.5×0.5mm（または
0.08×0.08mm〜１×1mm）であり、擬似インダクタンス
を最小にする傾向と関係がある接触パッド（例えば、0.
015×0.015mm〜0.03×0.03mm）を有する。
さらに、特にチップサイズが小さい場合、接触パッド
のそれに近いサイズを有する金属ベース上に突起を形成
すること、及び基板穴に正確に実装することは困難であ
る。
のそれに近いサイズを有する金属ベース上に突起を形成
すること、及び基板穴に正確に実装することは困難であ
る。
発明の概要 本発明の主たる目的は、電気特性及び熱消散特性を確
実に高くして、回路の動作周波数範囲を拡大して、その
製造プロセスの困難さを低減するような構造上の配置を
有するマイクロ波ハイブリッド集積回路を提供すること
である。
実に高くして、回路の動作周波数範囲を拡大して、その
製造プロセスの困難さを低減するような構造上の配置を
有するマイクロ波ハイブリッド集積回路を提供すること
である。
前述の目的は、以下のことによって達成される。すな
わち、マイクロ波ハイブリッドICにおいて、そのおもて
面上に接続配線としての金属被覆パターンの設けられた
誘電体基板と、その裏面上にシールド接地金属被覆と、
穴とを備える。
わち、マイクロ波ハイブリッドICにおいて、そのおもて
面上に接続配線としての金属被覆パターンの設けられた
誘電体基板と、その裏面上にシールド接地金属被覆と、
穴とを備える。
金属ベースは、シールド接地金属被覆と結合されて、
基板の穴の中に位置決めした突起を有する。裸の半導体
チップは基板おもて面に向けてそのボンディングパッド
で位置決めされる。ボンディングパッドの一部分は接続
配線としての金属被覆パターンと電気的に接続されると
ともに、接地したボンディングパッドの他の部分は金属
ベースの突起と電気的に接続される。本発明に係る基板
の穴は、基板のおもて面から１〜300μｍの高さに位置
するくびれを有する。金属ベースの突起が穴の広い断面
に配置されている。接地したチップボンディングパッド
は、導電性及び熱伝導性の材料で満たされた狭い穴断面
を通じて金属ベースの突起と電気的に接続されている。
広い穴断面が0.2×0.2mm〜チップサイズであり、突起の
側壁と広い穴断面の側壁との間の距離は、0.001〜1.0mm
である。
基板の穴の中に位置決めした突起を有する。裸の半導体
チップは基板おもて面に向けてそのボンディングパッド
で位置決めされる。ボンディングパッドの一部分は接続
配線としての金属被覆パターンと電気的に接続されると
ともに、接地したボンディングパッドの他の部分は金属
ベースの突起と電気的に接続される。本発明に係る基板
の穴は、基板のおもて面から１〜300μｍの高さに位置
するくびれを有する。金属ベースの突起が穴の広い断面
に配置されている。接地したチップボンディングパッド
は、導電性及び熱伝導性の材料で満たされた狭い穴断面
を通じて金属ベースの突起と電気的に接続されている。
広い穴断面が0.2×0.2mm〜チップサイズであり、突起の
側壁と広い穴断面の側壁との間の距離は、0.001〜1.0mm
である。
基板の穴は、金属被覆することができる。
好ましくは、突起の側壁と穴の側壁との間に閉じ込め
られた空間は、導電性及び熱伝導性の材料で満たされ
る。
られた空間は、導電性及び熱伝導性の材料で満たされ
る。
基板おもて面に向けて穴くびれを設けることによっ
て、基板のおもて面上にある接地接触のアウトプット
が、接地したボンディングパッドの寸法と釣り合うこと
が可能になり、低い擬似パラメータと小領域とを有し
て、それによって電気特性及び重量−サイズ特性が改善
される。
て、基板のおもて面上にある接地接触のアウトプット
が、接地したボンディングパッドの寸法と釣り合うこと
が可能になり、低い擬似パラメータと小領域とを有し
て、それによって電気特性及び重量−サイズ特性が改善
される。
広い断面の穴を設け、且つ、導電性及び熱伝導性の金
属ベースを突起の中に位置決めすることによって、接地
品質が確実に良くなり、最も熱いチップ領域（すなわ
ち、例えば、電界−効果トランジスタのゲート、又は二
極式のトランジスタのPN結合の、ゾーンのおもて面）に
熱伝導性ベースをもたらし、回路の熱消散特性を改善す
る。
属ベースを突起の中に位置決めすることによって、接地
品質が確実に良くなり、最も熱いチップ領域（すなわ
ち、例えば、電界−効果トランジスタのゲート、又は二
極式のトランジスタのPN結合の、ゾーンのおもて面）に
熱伝導性ベースをもたらし、回路の熱消散特性を改善す
る。
導電性及び熱伝導性の材料で満たされた穴のくびれを
通じてチップボンディングパッドをベースの突起に接続
することによって、電気接触及び熱接触が確実によくな
り、それゆえに、回路の電気特性と熱消散特性とを改善
する。
通じてチップボンディングパッドをベースの突起に接続
することによって、電気接触及び熱接触が確実によくな
り、それゆえに、回路の電気特性と熱消散特性とを改善
する。
穴くびれの最小高さは、最小限の基板厚さに制限され
るとともに、穴の最大高さは、接続の最小限の擬似イン
ダクタンス条件から選択される。突起の側壁と穴の側壁
との間の距離を制限することによって、製造精度及び穴
−突起間の位置合わせ精度を低減することができ、それ
によって回路が製造しやすくなる。
るとともに、穴の最大高さは、接続の最小限の擬似イン
ダクタンス条件から選択される。突起の側壁と穴の側壁
との間の距離を制限することによって、製造精度及び穴
−突起間の位置合わせ精度を低減することができ、それ
によって回路が製造しやすくなる。
図面の簡単な説明 本発明は、本願のマイクロ波ハイブリッド集積回路の
断面図を示す添付図面を参照しながら、具体的な実施形
態を詳細に説明する。
断面図を示す添付図面を参照しながら、具体的な実施形
態を詳細に説明する。
詳細な説明 本発明に係るマイクロ波ハイブリッドICは、例えばポ
リコールからなり、そのおもて面上に接触配線としての
金属被覆パターン２とその裏面上にシールド接地金属被
覆３とを有する誘電体基板１（厚みが0.5mm）を備え
る。金属コーティングの構成は、例えば、Ti（100オー
ム／平方ミリメートル）−Pd（0.2μｍ）−Au（３μ
ｍ）である。基板１は、穴４を有する。
リコールからなり、そのおもて面上に接触配線としての
金属被覆パターン２とその裏面上にシールド接地金属被
覆３とを有する誘電体基板１（厚みが0.5mm）を備え
る。金属コーティングの構成は、例えば、Ti（100オー
ム／平方ミリメートル）−Pd（0.2μｍ）−Au（３μ
ｍ）である。基板１は、穴４を有する。
金属ベース５は、例えば、共晶Au−Siハンダによって
シールド接地金属被覆３と結合される。ベース５は、例
えば、基板１の穴４に位置した0.5×0.5×0.4mmの突起
６を有する。穴４の広い断面が、例えば、0.8×0.8×0.
4mmであり、それの狭い断面が0.15×0.4×0.1mmであ
る。
シールド接地金属被覆３と結合される。ベース５は、例
えば、基板１の穴４に位置した0.5×0.5×0.4mmの突起
６を有する。穴４の広い断面が、例えば、0.8×0.8×0.
4mmであり、それの狭い断面が0.15×0.4×0.1mmであ
る。
裸の半導体チップ７（例えば、0.5×0.45×0.3mmの３
Π603Б−５のトランジスタ）が、取り付けられてい
る。各60×60μｍのボンディングパッド８は基板１のお
もて面に面する。パッド８の一部分は接続配線としての
金属被覆パターン２と電気的に接続されている。接地し
たパッドの一部分は突起６と電気的に接続されている。
基板１の中の穴４は、基板１のおもて面に位置するくび
れ９を有する。金属ベース５の突起６は、穴４の広い断
面10に位置する。接地されるチップ７のボンディングパ
ッド８は、穴４のくびれ９を通じてベース５の金属突起
６と電気的に接続されている。前記くびれは、導電性及
び熱伝導性の材料11（例えば、Au−Siハンダ）で満たさ
れている。穴４のくびれ９は、長さが0.1mmであり、突
起６の側壁と穴４の広い断面10の側壁との間の間隔は、
0.15mmである。
Π603Б−５のトランジスタ）が、取り付けられてい
る。各60×60μｍのボンディングパッド８は基板１のお
もて面に面する。パッド８の一部分は接続配線としての
金属被覆パターン２と電気的に接続されている。接地し
たパッドの一部分は突起６と電気的に接続されている。
基板１の中の穴４は、基板１のおもて面に位置するくび
れ９を有する。金属ベース５の突起６は、穴４の広い断
面10に位置する。接地されるチップ７のボンディングパ
ッド８は、穴４のくびれ９を通じてベース５の金属突起
６と電気的に接続されている。前記くびれは、導電性及
び熱伝導性の材料11（例えば、Au−Siハンダ）で満たさ
れている。穴４のくびれ９は、長さが0.1mmであり、突
起６の側壁と穴４の広い断面10の側壁との間の間隔は、
0.15mmである。
基板１の中の穴４は、金属被覆されており（参照番号
12）、金属被覆の構成は、例えば、Pd−Ni（0.2μｍ）
−Cu（３μｍ）−Ni（0.6μｍ）−Au（２μｍ）であ
る。
12）、金属被覆の構成は、例えば、Pd−Ni（0.2μｍ）
−Cu（３μｍ）−Ni（0.6μｍ）−Au（２μｍ）であ
る。
本発明に係るマイクロ波ハイブリッド集積回路は、次
のように作用する。
のように作用する。
信号を半導体チップ７の入力に加えると、適切に変換
されて、そこで変換された信号は回路出力から取り出さ
れる。さらに、低い擬似パラメータをもつ品質接地が得
られ、穴、穴を満たす導電性及び熱伝導性の材料、ベー
スの突起及びベースそれ自身の金属被覆による適切な熱
消散が、確実になる。
されて、そこで変換された信号は回路出力から取り出さ
れる。さらに、低い擬似パラメータをもつ品質接地が得
られ、穴、穴を満たす導電性及び熱伝導性の材料、ベー
スの突起及びベースそれ自身の金属被覆による適切な熱
消散が、確実になる。
接地したチップボンディングパッドとベース突起との
間を電気的に接続するために、本願のハイブリッドマイ
クロ波集積回路によって、その電気パラメータを改善す
ることができる。最も熱いチップ部分から熱消散させる
とともに、擬似パラメータを確実に低くする。そして、
穴及び突起の製造精度と、組み立て時の位置合わせ精度
を余り必要としないために、回路が製造しやすくなる。
間を電気的に接続するために、本願のハイブリッドマイ
クロ波集積回路によって、その電気パラメータを改善す
ることができる。最も熱いチップ部分から熱消散させる
とともに、擬似パラメータを確実に低くする。そして、
穴及び突起の製造精度と、組み立て時の位置合わせ精度
を余り必要としないために、回路が製造しやすくなる。
本発明の開示した実施形態を説明する際に、明確にす
るために具体的な狭い用語を用いている。しかしなが
ら、本発明は、選択した具体的な用語に限定されない
し、そのような各用語が、類似した方法において作用す
る全ての均等なエレメントをカバーし、類似した問題を
解決するために用いられることが理解されるべきであ
る。
るために具体的な狭い用語を用いている。しかしなが
ら、本発明は、選択した具体的な用語に限定されない
し、そのような各用語が、類似した方法において作用す
る全ての均等なエレメントをカバーし、類似した問題を
解決するために用いられることが理解されるべきであ
る。
本発明は、本明細書において好ましい実施形態に関し
て説明しているけれども、本発明の精神及び範囲から逸
脱することなく、いろいろな変形例と変更を構成の詳細
に加えることは、当業者によって容易に理解される。
て説明しているけれども、本発明の精神及び範囲から逸
脱することなく、いろいろな変形例と変更を構成の詳細
に加えることは、当業者によって容易に理解される。
全てのこれらの変形例及び変更は、本発明の精神及び
範囲及び以下の請求の範囲の制限内にあることを考慮さ
れるべきである。
範囲及び以下の請求の範囲の制限内にあることを考慮さ
れるべきである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アイゼンベルグ，エデュアルド・ポリフ ォビッチ ロシア141120フリャジーノ、モスコフス コイ・オブラースティ、ウーリツァ・ポ ポーバ、ドーム４アー、クバルティーラ 40 (72)発明者 ベイル，ウラジミール・イリーチ ロシア141120フリャジーノ、モスコフス コイ・オブラースティ、ウーリツァ・ソ ビエツカヤー、ドーム11アー、クバルテ ィーラ30 (72)発明者 ロピン，ミハイル・イワノビッチ ロシア141120フリャジーノ、モスコフス コイ、オブラースティ、ウーリツァ・バ クザールナヤー、ドーム17、クバルティ ーラ144 (56)参考文献 特開 昭55−151371（ＪＰ，Ａ) 特開 昭54−141563（ＪＰ，Ａ) 特開 平１−32657（ＪＰ，Ａ) 実開 昭52−142374（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/36 H01L 25/00
Claims (3)
- 【請求項１】そのおもて面上に接続配線としての金属被
覆パターン（２）と、その裏面上にシールド接地金属被
覆（３）と、穴（４）とを備える誘電体基板（１）を備
え、 金属ベース（５）は、基板（１）のシールド接地金属被
覆（３）に結合されて、基板（１）の中の穴（４）に位
置決めされた突起（６）を有し、 裸の半導体チップ（７）が基板（１）のおもて面に向け
てそのボンディングパッド（８）で位置決めされ、 ボンディングパッド（８）の一部分は、接続配線として
の金属被覆パターン（２）と電気的に接続されていると
ともに、接地したボンディングパッドの他の部分は、金
属ベース（５）の突起（６）と電気的に接続されている
パワーマイクロ波ハイブリッド集積回路であって、 基板（１）の穴（４）は基板（１）のおもて面から１〜
300μｍの高さであるくびれ（９）を有し、 金属ベース（５）の突起（６）は穴（４）の広い断面
（10）に配置され、 接地されるチップ（７）のボンディングパッド（８）
は、穴（４）の狭い断面（９）を通じて、ベースの
（１）金属の突起（６）と電気的に接続され、 前記断面は導電性及び熱伝導性の材料（11）で満たされ
ているとともに、穴（４）の広い断面（10）が0.2×0.2
mm〜チップ（７）のサイズであり、 突起（６）の側壁と穴（４）の広い断面（10）の側壁と
の間の距離が0.001〜1.0mmであることを特徴とするマイ
クロ波ハイブリッド集積回路。 - 【請求項２】基板（１）の穴（４）は、金属被覆されて
いることを特徴とする、請求項１記載のマイクロ波ハイ
ブリッド集積回路。 - 【請求項３】突起（６）の側壁と穴（４）の側壁との間
の閉じ込められた空間は、導電性及び熱伝導性の材料で
満たされていることを特徴とする、請求項１又は請求項
２記載のマイクロ波ハイブリッド集積回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/RU1996/000278 WO1998013876A1 (fr) | 1996-09-26 | 1996-09-26 | Circuit integre hybride et a frequences micro-ondes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000509904A JP2000509904A (ja) | 2000-08-02 |
| JP3347145B2 true JP3347145B2 (ja) | 2002-11-20 |
Family
ID=20130041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51554198A Expired - Fee Related JP3347145B2 (ja) | 1996-09-26 | 1996-09-26 | マイクロ波ハイブリッド集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6002147A (ja) |
| JP (1) | JP3347145B2 (ja) |
| KR (1) | KR100412056B1 (ja) |
| RU (1) | RU2148873C1 (ja) |
| SE (1) | SE522106C2 (ja) |
| WO (1) | WO1998013876A1 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW451535B (en) | 1998-09-04 | 2001-08-21 | Sony Corp | Semiconductor device and package, and fabrication method thereof |
| JP2001291822A (ja) * | 2000-02-04 | 2001-10-19 | Seiko Epson Corp | 半導体チップの製造方法および半導体装置の製造方法、半導体チップ、半導体装置、接続用基板、電子機器 |
| AU2002217987A1 (en) * | 2000-12-01 | 2002-06-11 | Broadcom Corporation | Thermally and electrically enhanced ball grid array packaging |
| US20020079572A1 (en) | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
| US7161239B2 (en) | 2000-12-22 | 2007-01-09 | Broadcom Corporation | Ball grid array package enhanced with a thermal and electrical connector |
| US6906414B2 (en) | 2000-12-22 | 2005-06-14 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
| US7132744B2 (en) | 2000-12-22 | 2006-11-07 | Broadcom Corporation | Enhanced die-up ball grid array packages and method for making the same |
| US6853070B2 (en) * | 2001-02-15 | 2005-02-08 | Broadcom Corporation | Die-down ball grid array package with die-attached heat spreader and method for making the same |
| US7259448B2 (en) | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
| JP4468609B2 (ja) * | 2001-05-21 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| TW529109B (en) * | 2001-09-11 | 2003-04-21 | Apack Comm Inc | Flip chip type monolithic microwave integrated circuit package |
| US20030062610A1 (en) * | 2001-09-28 | 2003-04-03 | Kovacs Alan L. | Multilayer thin film hydrogen getter |
| US6879039B2 (en) * | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
| US6861750B2 (en) | 2002-02-01 | 2005-03-01 | Broadcom Corporation | Ball grid array package with multiple interposers |
| US6825108B2 (en) | 2002-02-01 | 2004-11-30 | Broadcom Corporation | Ball grid array package fabrication with IC die support structures |
| US7245500B2 (en) | 2002-02-01 | 2007-07-17 | Broadcom Corporation | Ball grid array package with stepped stiffener layer |
| US7550845B2 (en) | 2002-02-01 | 2009-06-23 | Broadcom Corporation | Ball grid array package with separated stiffener layer |
| US6876553B2 (en) | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
| US7196415B2 (en) | 2002-03-22 | 2007-03-27 | Broadcom Corporation | Low voltage drop and high thermal performance ball grid array package |
| JP3539952B2 (ja) * | 2002-06-13 | 2004-07-07 | 沖電気工業株式会社 | レベル識別回路 |
| KR100547709B1 (ko) * | 2003-07-07 | 2006-01-31 | 삼성전자주식회사 | 자기 치유 파장분할다중방식 수동형 광 가입자망 |
| US7432586B2 (en) | 2004-06-21 | 2008-10-07 | Broadcom Corporation | Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages |
| US7482686B2 (en) | 2004-06-21 | 2009-01-27 | Braodcom Corporation | Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same |
| US7411281B2 (en) | 2004-06-21 | 2008-08-12 | Broadcom Corporation | Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same |
| US7786591B2 (en) | 2004-09-29 | 2010-08-31 | Broadcom Corporation | Die down ball grid array package |
| JP2006114732A (ja) * | 2004-10-15 | 2006-04-27 | Renesas Technology Corp | 半導体装置及びその製造方法、並びに半導体モジュール |
| JP2006202832A (ja) * | 2005-01-18 | 2006-08-03 | Nec Corp | 高周波モジュール実装構造 |
| US8183680B2 (en) | 2006-05-16 | 2012-05-22 | Broadcom Corporation | No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement |
| JP5275859B2 (ja) * | 2009-03-17 | 2013-08-28 | 古河電気工業株式会社 | 電子基板 |
| RU2498455C1 (ru) * | 2012-08-01 | 2013-11-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") | Мощная гибридная интегральная схема свч-диапазона |
| US10269678B1 (en) * | 2017-12-05 | 2019-04-23 | Nxp Usa, Inc. | Microelectronic components having integrated heat dissipation posts, systems including the same, and methods for the fabrication thereof |
| RU2750860C1 (ru) * | 2020-09-21 | 2021-07-05 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Гибридная интегральная схема свч-диапазона |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3986196A (en) * | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
| FR2425175A1 (fr) * | 1978-05-03 | 1979-11-30 | Thomson Csf | Composant hybride d'amplification en tres haute frequence et amplificateur comportant un tel composant |
| GB2111312A (en) * | 1981-11-04 | 1983-06-29 | Philips Electronic Associated | Substrates for electrical circuits |
| GB2129223A (en) * | 1982-10-09 | 1984-05-10 | Welwyn Electronics Ltd | Printed circuit boards |
| US5248853A (en) * | 1991-11-14 | 1993-09-28 | Nippondenso Co., Ltd. | Semiconductor element-mounting printed board |
| RU2076473C1 (ru) * | 1994-07-25 | 1997-03-27 | Государственное научно-производственное предприятие "Исток" | Свч интегральная схема |
| JPH0897375A (ja) * | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
-
1996
- 1996-09-26 WO PCT/RU1996/000278 patent/WO1998013876A1/ru active IP Right Grant
- 1996-09-26 RU RU98111688/28A patent/RU2148873C1/ru not_active IP Right Cessation
- 1996-09-26 JP JP51554198A patent/JP3347145B2/ja not_active Expired - Fee Related
- 1996-09-26 US US09/077,402 patent/US6002147A/en not_active Expired - Lifetime
- 1996-09-26 KR KR1019980703937A patent/KR100412056B1/ko not_active IP Right Cessation
-
1998
- 1998-05-20 SE SE9801794A patent/SE522106C2/sv not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6002147A (en) | 1999-12-14 |
| RU2148873C1 (ru) | 2000-05-10 |
| KR19990071661A (ko) | 1999-09-27 |
| JP2000509904A (ja) | 2000-08-02 |
| SE522106C2 (sv) | 2004-01-13 |
| WO1998013876A1 (fr) | 1998-04-02 |
| SE9801794L (sv) | 1998-05-20 |
| KR100412056B1 (ko) | 2004-03-30 |
| SE9801794D0 (sv) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3347145B2 (ja) | マイクロ波ハイブリッド集積回路 | |
| KR970030723A (ko) | 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지 | |
| JP2004140286A (ja) | 半導体装置及びその製造方法 | |
| JPH09321073A (ja) | 半導体装置用パッケージ及び半導体装置 | |
| KR20080031119A (ko) | 반도체 장치 | |
| JP2009510766A (ja) | マルチチップ・モジュールで使用することができる熱応力を緩和するための集積回路の実装 | |
| JP3011772B2 (ja) | マイクロ波回路装置用のポリマースタッド−グリッドアレイ | |
| JP3347146B2 (ja) | パワーマイクロ波ハイブリッド集積回路 | |
| JPH0945846A (ja) | 半導体装置およびその製造方法 | |
| JP3391462B2 (ja) | パワーハイブリッド集積回路 | |
| US7109573B2 (en) | Thermally enhanced component substrate | |
| US20050236706A1 (en) | Semiconductor device and hybrid integrated circuit device | |
| KR100675030B1 (ko) | 집적 회로 패키지 | |
| JP3354575B2 (ja) | パワーマイクロ波ハイブリッド集積回路 | |
| KR20040063784A (ko) | 반도체장치 | |
| JPH04137756A (ja) | 混成集積回路 | |
| JP3862632B2 (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| KR100726762B1 (ko) | 반도체 리드프레임과 이를 채용한 반도체 패키지 | |
| JP2000183488A (ja) | ハイブリッドモジュール | |
| JP2001274278A (ja) | マイクロ波半導体装置およびその製造方法 | |
| JP2001210737A (ja) | 半導体チップパッケージおよびその製造方法 | |
| JP2800605B2 (ja) | 半導体装置 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPH06132417A (ja) | 超高周波装置 | |
| KR100369501B1 (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120906 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130906 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |