CN1643699A - 薄膜晶体管、电路装置及液晶显示器 - Google Patents

薄膜晶体管、电路装置及液晶显示器 Download PDF

Info

Publication number
CN1643699A
CN1643699A CNA038069520A CN03806952A CN1643699A CN 1643699 A CN1643699 A CN 1643699A CN A038069520 A CNA038069520 A CN A038069520A CN 03806952 A CN03806952 A CN 03806952A CN 1643699 A CN1643699 A CN 1643699A
Authority
CN
China
Prior art keywords
film transistor
thin
semiconductor layer
source region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038069520A
Other languages
English (en)
Other versions
CN100365827C (zh
Inventor
平松雅人
松村正清
西谷干彦
木村嘉伸
山元良高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1643699A publication Critical patent/CN1643699A/zh
Application granted granted Critical
Publication of CN100365827C publication Critical patent/CN100365827C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管、电路装置及液晶显示器，该薄膜晶体管包含有：导电型半导体层(11)；在该半导体层内设置有相互隔离的源极区域(12)与汲极区域(13)；在该半导体层上或者该半导体层下隔着绝缘膜设置有闸极(14)，该薄膜晶体管中，上述源极区域与汲极区域间所设置的通道区域(16)与上述源极区域的接合面长度(Ws)不同于上述通道区域与上述汲极区域的接合面长度(Wd)。

Description

薄膜晶体管、电路装置及液晶显示器
                                技术领域
本发明涉及薄膜晶体管、包含该薄膜晶体管的电路装置、包含上述薄膜晶体管的液晶显示器以及包含上述电路装置的液晶显示器。
                                背景技术
薄膜晶体管(Thin Film Transistor，以下称TFT)的用途，例如，作为液晶显示器的像素(Pixel)用切换元件或者周边电路的组成元件。
薄膜晶体管包含由导电型半导体所构成的活性层。活性层包含将其他导电型杂质以高浓度导入该活性层的一部分半导体而形成的源极区域和汲极区域。在位于这些源极区域和汲极区域间的通道区域上方或下方隔着闸极绝缘膜而形成闸极。
活性层可以是n通道型多晶硅膜(Poly-Si膜)。
在一片基板上形成数个内含活性层的薄膜晶体管，在该活性层内具有源极区域、汲极区域以及通道区域的情况下，由于活性层内各个晶体的粒径与平面方向的不同而导致各薄膜晶体管产生电特性差异。解决该问题的方法是要求加大晶体粒径的尺寸。
有几篇报告(如非专利文献1)是有关直接或间接的在基板上形成较大粒径的半导体层晶粒的方法。然而，这些技术无法控制半导体层横向上的结晶方向。
有一些报告(如非专利文献2)是关于含有薄膜晶体管的电路装置的电特性与结晶方向有关。关于这方面结合图15加以说明。
图15用来说明一现有薄膜晶体管的半导体所构成活性层的晶粒与晶界范例的概略俯视图。
图15表示半导体膜的部分，100表示半导体的晶粒，101表示晶界，102表示活性层，103表示活性层102内电流流动的方向。活性层102是由导电性半导体所构成的层。
薄膜晶体管的电特性根据活性层102内的晶粒100或晶界101的数量而有所差异。电流在包含多数晶界101的活性层102内往箭头103所标方向流动时，由于各薄膜晶体管上电流穿过各晶界101的次数各不相同而导致在一片基板上各薄膜晶体管的特性具有偏差的问题。
将上述多晶硅膜的一部分作为活性层102使用而形成包含该活性层的薄膜晶体管时，由于无法控制存在于活性层内各硅晶粒100的结晶方向，而难以缩减由结晶方向所导致的元件特性的偏差。尤其当通道尺寸狭小时，晶粒100在活性层102内所占比例变大，而产生无法减少以往薄膜晶体管电特性偏差的问题。
有数篇报告(如非专利文献3)曾指出上述各薄膜晶体管特性偏差的主要原因是，由多晶硅构成的活性层102内具有晶界101，因其形成高电位障碍顶点使得薄膜晶体管的电场效应移动率降低。
位于横在导电载体的电子或者电子空穴移动方向上的晶界101与位于大致沿着与移动方向相同方向的晶界101对薄膜晶体管电特性的影响完全不同。
由结果得出：虽然薄膜晶体管形成于同一基板上，但各薄膜晶体管的电特性却各不相同(如非专利文献4)。
非专利文献1：松村正清，使用准分子(Exicemer)激光制备大晶粒硅(Si)薄膜(日本表面科学会刊《表面科学》，第21卷，第5号，278～287页(34～43页)，2000年，日本表面科学会发行)
非专利文献2：Bernd Goebel等，电机电子工程师协会，电子元件会刊(IEEE Trans.Elect.Dev.)，第48卷，第5号，897～905页，2001年5月
非专利文献3：Levinson等，应用物理学会刊(J.Appl.Phys.)，第53卷，第2号，1193～1202页(1982年2月)
非专利文献4：财团法人，新功能元件研究开发研究会，三次元电路元件研究开发专案，第87～104页，日本平成3年10月23日出版
                                发明内容
本发明的目的在于提供一种可缩小薄膜晶体管的电特性偏差的薄膜晶体管、包含薄膜晶体管的电路装置、包含薄膜晶体管的液晶显示器，以及包含电路装置的液晶显示器。
本发明的半导体装置包含有：基板、设置于该基板上且成20度以上扩张角的扇形或梯形的导电性半导体层、以及设置于该导电型半导体层的晶体管。根据本发明，晶体管的电特性移动率的偏差极小。
本发明的薄膜晶体管包含有：导电型半导体层、在该半导体层内设置成彼此隔开的源极区域和汲极区域、隔着绝缘膜设置在该半导体层上或者该半导体层下的闸极，在该薄膜晶体管中，上述源极区域与汲极区域间所设置的通道区域与上述源极区域的接合面长度，不同于上述通道区域与上述汲极区域的接合面长度。
根据本发明，具有薄膜晶体管的电特性移动率偏差极小的效果。
优选的是，上述半导体层大致成梯形或者扇行的平面形状。
优选的是，上述梯形或者上述扇行具有20度以上的扩张角；在上述梯形中，是指两非平行直线所构成的角度。
优选的是，上述半导体层包含一个以上的晶界，上述晶界是从半导体层的源极区域朝汲极区域方向或者从上述汲极区域朝源极区域方向延伸。
优选的是，上述半导体层包含2个以上的晶界，各晶界是从上述半导体层的源极区域朝汲极区域方向或者从上述汲极区域朝源极区域方向延伸，而且各晶界对应于上述梯形或上述扇行的扩张角而朝上述半导体层的横向延伸。
优选的是，上述半导体层包含2个以上的晶界，各晶界是从上述半导体层的源极区域朝汲极区域方向或者从上述汲极区域朝源极区域方向延伸，而且相邻接的二晶界具有扩张角而延伸在上述半导体层的横向方向上。
优选的是，上述半导体层包含2个以上的晶界，各晶界是从上述半导体层的源极区域朝汲极区域方向或者从上述汲极区域朝源极区域方向延伸，而且相互邻接的两个晶界平行于上述半导体层的横向方向。
优选的是，上述通道区域与上述源极区域的接合面的上述长度的中点和上述通道区域与上述汲极区域的接合面的上述长度的中点连接而成的虚拟线，和沿展于上述晶界延伸方向的虚拟线所形成的角度，其与上述通道区域与上述源极区域的接合面的上述长度和上述通道区域与上述汲极区域的接合面的上述长度所规定的扩张角的差在20度以上。
本发明的电路装置包含有：基板；在该基板上直接或者间接形成的上述薄膜晶体管的N型薄膜晶体管；以及在上述基板上直接或者间接形成的上述薄膜晶体管的P型薄膜晶体管，同时在该电路装置中，上述N型薄膜晶体管与上述P型薄膜晶体管是配置在点对称的位置上。
本发明的液晶显示器包含上述薄膜晶体管。
本发明的其它液晶显示器包含上述电路装置。
本发明的其它电路装置包含有：基板；设置在该基板上的具有很多晶界的半导体膜；以及设置于该半导体膜且在电流流动方向上与上述晶界平行的薄膜晶体管。根据本发明，在基板上形成的薄膜晶体管的电特性偏差极小。
本发明的其它电路装置包含有：基板；设置在该基板上的具有很多晶界的半导体膜；以及设置在该半导体膜的相同结晶方向上的数个薄膜晶体管，且其上电流的流动方向与上述晶界方向平行。根据本发明，在基板上形成的薄膜晶体管的电特性偏差极小。
                                附图说明
图1(a)～(d)是本发明实施方式1的薄膜晶体管与其它薄膜晶体管的概略构成图，图1(a)是本发明实施方式1的薄膜晶体管概略构成的俯视图，图1(b)是图1(a)的剖视图，图1(c)是本实施方式1的其它薄膜晶体管概略构成的俯视图，图1(d)是图1(c)的剖视图，
图2是圆状半导体膜，通过改变扇形扩张角来进行相对于扇状结晶中心轴与(001)方向所构成的角度与电场效应移动率变化的试验示意图。
图3是图2试验结果的电场效应移动率的方向相关图，表示在扇形扩张角θ的扇形结晶中心轴A的方向与相对移动率的关系。
图4是本实施方式1活性层的概略形状，以及梯形扩张角的概略俯视图。
图5是晶界图，图5(a)～(d)是各活性层的晶界的概略俯视图。
图6(a)～(b)是圆状半导体膜的示意图，图6(a)是晶界延伸为放射状的圆形半导体膜的概略俯视图，图6(b)是圆状半导体膜的活性层配置例的概略俯视图。
图7是本实施方式1的薄膜晶体管的概略俯视图。
图8是本实施方式1的薄膜晶体管的制造步骤图，其中，图8(a)～(g)是本实施方式1薄膜晶体管的制造步骤的概略剖视图。
图9是本实施方式1的薄膜晶体管的制造步骤图，图9(h)～(o)是本实施方式1薄膜晶体管的制造步骤的概略剖视图。
图10是本实施方式1的薄膜晶体管的制造步骤图，图10(p)～10(u)是本实施方式1薄膜晶体管的制造步骤的概略剖视图。
图11(a)和(b)是本实施方式2的互补型电路装置的示意图，图11(a)是本实施方式2的互补型电路装置的俯视图，图11(b)是其电路图。
图12(a)和(b)是本实施方式2的互补型电路装置的制造步骤图，图12(a)和(b)是本实施方式2互补型电路装置制造步骤的概略剖视图。
图13(a)和(b)是本发明实施方式3的示意图，图13(a)是不同于图8(c)的激光照射法的概略斜视图，图13(b)是该结果所形成的本发明实施方式3的晶粒的概略俯视图。
图14(a)和(b)是细长晶粒的示意图，图14(a)是数个晶界平行延伸的细长晶粒的概略俯视图，图14(b)是细长晶粒的活性层的配置例的概略俯视图。
图15是用来说明现有薄膜晶体管中由半导体构成的活性层晶粒以及晶界的实例的概略俯视图。
                              具体实施方式
以下将结合附图详细说明本发明的实施方式。在下列说明的附图中，具有相同功能的部件标以相同的符号，并省去重复的说明。
用来将半导体所构成的活性层中半导体结晶方向所导致薄膜晶体管元件特性的差异予以减少而形成的活性层具有大致为梯形(以下称梯状)或者大致为扇形(以下称扇状)的平面形状。形成的半导体层，其角度大于梯状或扇状的扩张角，因而具有使半导体结晶或晶粒的各平面方向平均化的优点。上述梯状的扩张角是指由非平行的两条直线所构成的角。
在使用由具有较大粒径的晶粒所构成的且其晶界延伸为放射状的如具有圆形平面形状的多晶硅膜的一部分作为活性层时，具有例如以下优点。如后文所述，通过在第1扇状活性层形成N型薄膜晶体管，在第2扇状活性层形成P型薄膜晶体管，而在一个晶粒内形成彼此相对在点对称的位置上，故与现有技术相比，可制作出互补性优异的互补型电路装置(以下称CMOS装置)。在梯状或扇状半导体层中，也可形成薄膜晶体管、CMOS装置等二极管等的晶体管。
如上述非专利文献2，参考有关半导体结晶在二维方向上的结晶方向与电场效应移动率的研究，以探讨上述扇形扩张角与上述移动率的关系。
图2是在将上述多晶硅膜式的半导体膜的一部份作为活性层时，通过改变扇形扩张角来进行相对于扇状结晶中心轴与(001)方向间形成的角度与电场效应移动率的变化的试验说明图。
图2中，1表示大致圆形(以下称圆状)的半导体膜、2表示扇状的结晶，A表示扇状的结晶中心轴，B表示(001)方向，θ表示扇形扩张角，C表示扇状结晶中心轴A与(001)方向B所构成的角度。
图3是上述实验结果的电场效应移动率与方向的相关性图，表示扇形扩张角θ的扇状结晶中心轴A的方向与上述移动率的相对关系。
如图3所示，扇形扩张角θ(图2)较大时，上述移动率的偏差较小。也就是说，扇状结晶中心轴A(图2)偏离(001)方向B时，上述移动率的偏差几乎为零。另外，扇状结晶中心轴A在(001)方向B时，其它方向上所包含的移动率偏差较小。由图3可知，通过将扇形扩张角θ设为20度以上，即可使上述移动率的偏差大致抑制在5％以下。
即是说，当薄膜晶体管所形成的活性层具有20度以上扩张角θ的扇状时，即使在活性层内的半导体(例如硅)的结晶方向上有所偏差，薄膜晶体管的电特性的移动率偏差也极小。
上述薄膜晶体管包含：由半导体所构成的活性层，以及直接或间接形成在该活性层上或者该活性层下的至少一部份闸极。活性层具有位于闸极层下方或上方的通道区域、位于通道区域侧边的源极区域与汲极区域。
将连结通道区域与源极区域的接合面长度的中间位置和通道区域与汲极区域的接合面长度的中间位置的假想线Lm，与往晶界伸展方向延长的假想线Lg所构成的角度设为α(以下称晶体管方向的角度)。另外，将通道区域与源极区域的接合面长度、以及通道区域与汲极区域的接合面长度所规定的扩张角设为β。在上述活性层包含一个以上的晶界时，通过将活性层配置成α与β的角度之差在20度以上，可确保薄膜晶体管良好的电特性，而且其偏差极小。对数个晶界的方向而言，其可以是放射状也可以平行。
再者，通过将第1扇状活性层中形成的N型薄膜晶体管与第2扇状活性层中形成的P型薄膜晶体管在晶粒中的位置设置成彼此相对的点对称位置上，使薄膜晶体管的电特性相等，如下文所述，即可制得能够展现出与设计相同的互补性的互补型电路。
实施方式1
图1(a)是本发明薄膜晶体管的实施方式1的概略构成的俯视图，图1(b)是图1(a)的剖视图，图1(c)是本实施方式1的其它薄膜晶体管的概略构成俯视图，图1(d)是图1(c)的剖视图。
图1中，10是薄膜晶体管，11是导电型半导体，例如具有由n型硅(Si)构成的大致梯状的平面形状的活性层，12是半导体层11内植入高浓度杂质后所设置的源极区域，13是半导体层11内植入高浓度杂质后所设置的汲极区域，14是位于源极区域12与汲极区域13间的通道区域16上方所设置的闸极，15是闸极绝缘膜。
另外，图1中，17是源极区域12与汲极区域13所形成的方向(标示为源极汲极方向17)。再者，Ws是通道区域16与源极区域12的接合面长度。也就是，Ws是源极区域12的闸极14的端部附近的宽度尺寸(包含同方向的宽度尺寸)。Wd是通道区域16与汲极区域13的接合面长度。也就是，Wd是汲极区域13的闸极14的端部近旁的宽度尺寸。源极汲极方向17是载体自源极区域12往汲极区域13流动的方向(通道方向)。
本实施方式1的薄膜晶体管中，包含位于由半导体构成的活性层11内的源极区域12与汲极区域13，以及位于源极区域12与汲极区域13之间的通道区域16上方或者下方所形成闸极14，其中，通道区域16与源极区域12的接合面的闸极14的端部附近的宽度尺寸(长度)Ws，与通道区域16与汲极区域13的接合面的闸极14的端度附近的宽度尺寸(长度)Wd不同。
也就是，Ws＞Wd(图1(a)、(b))，或者，Ws＜Wd(图1(c)、(d))。
活性层11是具有大致梯形或扇形的平面形状。上述大致梯形以及上述大致扇形，包含满足Ws＞Wd或者Ws＜Wd的关系的形状。
闸极14位于活性层11下方时，除了在活性层11下方隔着闸极绝缘膜形成闸极14之外，其余都相同，故省略图示。
图4中，是表示本实施方式1的梯状活性层11的概略形状，以及该梯形扩张角θ的概略俯视图。
本实施方式1中，如图4所示，上述梯状或扇状活性层11具有20度以上的扩张角θ。参照图2、图3的上述说明，中心轴A方向以外的方向，因包含较大范围者的电场效应移动率的偏差较小，故上述梯形扩张θ角在20度以上时，上述电场效应移动率的偏差大致控制在5％以下，装置特性的偏差变小。扇形也是相同的状况。
图5(a)至(d)分别表示梯状活性层11的晶界21的概略俯视图。
图5(a)至(b)是依照本实施方式1的活性层11的晶界21。为了加以比较，图5(c)、(d)表示依照现有形态的活性层11的晶界21。
本实施方式1中，如图5(a)、(b)所示，该活性层11配置成活性层11的源极汲极方向与该活性层11内的晶界方向大略一致。
本实施方式1中，如图5(a)、(b)所示，源极汲极方向17，即导电载子的电子或者电子空穴的移动方向为大致平行的方向上具有晶界21，而且晶界21所导致的电位障碍不存在于载子的移动方向上，故薄膜晶体管的电特性良好。相对于此，如图5(c)、(d)所示，若有横跨在源极汲极方向17的晶界21时，则因来自晶界21的电位障碍数影响电流量而导致上述电特性不良。
图6(a)是圆状半导体膜1为晶界21呈放射状延伸的概略俯视图，图6(b)是该圆状半导体膜1的活性层11a至11e的形成位置范例的概略俯视图。
22是活性层11a～11e内的电流流动方向。
本实施方式1中，成为薄膜晶体管主要部分的活性层，其晶界为放射状延伸的半导体膜，是使用如图6(a)、(b)的圆状半导体膜1的一部份形成。如图6(b)所示，活性层11a、11b、11c在活性层11的源极汲极方向17(即电流流动方向22)与上述放射方向大略位在一致的位置上。
这样，源极汲极方向17，即，因晶界21是存在于沿着导电载体的电子或者电子空穴的移动方向上，故薄膜晶体管的电特性良好。相对于此，图6(b)的活性层11d、11e不依照本实施方式1时，因晶界21横跨在源极汲极方向17(即电流流动方向22)而使得上述电特性不良。
图7是本实施方式1薄膜晶体管的概略俯视图。
图7中，32表示源极、33表示汲极、42表示用来将源极区域12与源极32电性连接而形成的接触孔，43表示用来将汲极区域13与汲极33电性连接而形成的接触孔。接触孔42、43用来使电流沿着晶界21流动而将数个源极区域12与源极区域13分别在这些宽度方向上并排配置，从而使电流密度均匀一致。
图7所示的薄膜晶体管10中，源极区域12的闸极14端部附近的宽度尺寸大于汲极区域13的闸极14端部附近的宽度尺寸。活性层11具有大致扇形的平面形状。虽省略图式，但汲极区域13的闸极14端部附近的宽度尺寸也可大于源极区域12的闸极14端部附近的宽度尺寸。
制造步骤
图8(a)～图10(r)是本实施方式1的薄膜晶体管制造步骤的概略剖视图。
首先，如图8(a)所示，在制作液晶显示器用的玻璃基板51上，采用电浆化学气相沉积法(Plasma Chemical Vapor Deposition)，在基板温度为500℃、沉积时间为40分钟的条件下，形成具有800nm膜厚的底层氧化膜(SiO2膜)52。
接着，如图8(b)所示，在以流速150cccm、压力8Pa的条件供给Si2H6气体期间，利用低压化学气相沉积法，LP(Low Pressure)-CVD，在基板温度450℃、沉积时间70分钟的条件下，形成具有100nm膜厚的形成活性层用的非晶硅(a-Si：amorphous silicon)膜53。然后，以硼54作为掺质、利用离子布植(Ion Shower Doping)法将硼植入。
接着，如图8(c)所示，以强度350mJ·cm-2的氟化氪(KrF)准分子激光55照射。通过照射中心微弱而周边强劲并具有同心圆截面形状的激光的方式，可获致具有大粒径晶粒所构成的圆板状多晶硅膜56(图8(d))。
接着，如图8(d)所示，利用低压化学气相沉积法(LP-CVD)法，在基板温度500℃、沉积时间10分钟的条件下，形成具有10nm膜厚的保护氧化膜(SiO2膜)57。
接着，如图8(e)所示，涂覆光阻材料并进行曝光以及显影，而形成经图案化的光阻膜58。
接着，如图8(f)所示，以光阻膜58作为屏蔽，使用BCl3+CH4气体的干式蚀刻法对保护氧化膜57与多晶硅膜56进行加工。此时，保护氧化膜57与多晶硅膜56加工成如图1(a)、(c)所示的梯状(活性层11的平面形状)，或如图7所示的扇状(活性层11的平面形状)。
接着，如图8(g)所示，将图8(f)中的光阻膜58除去。
接着，如图9(h)所示，利用低压化学气相沉积法(LP-CVD)，在基板温度500℃、沉积时间60分钟的条件下，形成具有100nm膜厚的闸极氧化膜(SiO2膜)59。
接着，如图9(i)所示，利用溅镀法，在基板温度100℃、沉积时间10分钟的条件下，形成具有100nm膜厚的形成闸极用的钼膜(Molybdenum)60。
接着，如图9(j)所示，涂覆光阻材料并进行曝光以及显影，而形成已图案化的光阻膜61。
接着，如图9(k)所示，以光阻膜61作为屏蔽，使用BCl3+CH4气体的干式蚀刻法对钼(Mo)膜60进行加工，而形成闸极62。
接着，如图10(l)所示，将显示于图9(k)中的光阻膜61除去。
接着，如图9(m)所示，以电浆化学气相沉积法，在基板温度500℃，沉积时间20分钟的条件下，形成具有200nm膜厚的保护膜(SiO2膜)63。
接着，如图9(n)所示，涂覆光阻材料并进行曝光以及显影，而形成已图案化的光阻膜64。
接着，如图9(o)所示，以光阻膜64作为屏蔽，使用CHF3+O2气体的干式蚀刻法而形成接触孔65。
接着，如图10(p)所示，将图9(o)中的光阻膜64除去。
接着，如图10(q)所示，将用来形成源极区域与汲极区域的磷66离子植入后，在500℃的氮气环境中进行3小时的掺质活化退火，而形成源极区域67与汲极区域68。69表示位于源极区域67与汲极区域68之间的通道区域。
接着，如图10(r)所示，以溅镀法，在基板温度100℃，沉积时间10分钟的条件下，形成具有100nm膜厚的电极用铝(Al：Alumium)膜70。
接着，如图10(s)所示，涂覆光阻材料并进行曝光以及显影，而形成已图案化的光阻膜71。
接着，如图10(t)所示，以光阻膜71作为屏蔽，使用BCl3+CH4气体的干式蚀刻法对铝膜70进行加工，而形成源极72、汲极73与闸极(闸极62的取出电极)74。
最后，如图10(u)所示，将图10(t)中的光阻膜71除去。利用上述方法制造出薄膜晶体管10。
实施方式2
图11(a)是本实施方式2的互补型电路装置(以下称CMOS装置)的俯视图，图11(b)是该电路图。
在该图中，80是互补型电路装置；81是P型薄膜晶体管；82是N型薄膜晶体管：91是P型薄膜晶体管81的源极区域83所连接的源极；92是P型薄膜晶体管81的闸极84与N型薄膜晶体管82的闸极85所连接的输入电极；93是P型薄膜晶体管81的汲极区域86与N型薄膜晶体管82的汲极区域87所连接的输出电极；94是N型薄膜晶体管82的源极区域88所连接的源极。
数个接触孔95、96、97、98各自并排配置在源极区域83、88与汲极区域86、87这些宽度方向上，其使电流沿着晶界21流动，并使电流密度均匀一致。
图11(a)所示的互补型电路装置80的P型薄膜晶体管81中，源极区域83的闸极84端部附近的宽度尺寸大于汲极区域86的闸极84端部附近的宽度尺寸。另外，活性层89具有大致扇形的平面形状。在互补型电路装置80的N型薄膜晶体管82中，源极区域88的闸极85端部附近的宽度尺寸大于汲极区域87的闸极85端部附近的宽度尺寸。另外，活性层90具有大致扇形的平面形状。
也就是说，本实施方式2中，在由晶粒构成的圆状半导体膜1内，将各自具有大致扇形平面形状的N型薄膜晶体管82与P型薄晶体管81彼此位于相对的点对称位置上而构成互补型电路装置。
本实施方式2中，因半导体膜1是由晶粒所构成，故可比现有技术获得更具优异互补性的互补型电路装置80。
制造步骤
图12(a)、(b)是本实施方式2的互补型电路装置的制造步骤的概略剖视图。
本实施方式2中，在上述实施方式1的制造步骤中的如图10(q)所示的离子布植步骤中，以光阻膜76作为屏蔽，使应形成P型的薄膜晶体管81不做离子布植处理，然后仅对应形成N型的薄膜晶体管82进行如掺入磷66的处理。之后，以相反的方式，以光阻膜77为屏蔽，使应形成N型的薄膜晶体管82不做离子布植处理，然后仅对应形成P型的薄膜晶体管81进行如掺入硼78的处理。
上述掺杂之后，在500℃的氮气环境中施以3小时的掺质活化退火处理。
实施方式3
上述实施方式1的制造步骤中，在图8(c)中，有关对非晶硅膜53照射KrF准分子激光55而获得多晶硅膜56(图8(d))的步骤，是以具有中心微弱且周边强劲的激光强度和具有同心圆截面形状的激光对其照射，而可获得具有大粒径结晶粒所构成的圆板状多晶硅膜56(图8(d))。该多晶硅膜56相当于图2、图6(a)、(b)、与图7的圆状半导体膜1。
图13(a)是与图8(c)不同的KrF准分子激光55照射法的概略斜视图，图13(b)是表示其最终所形成的晶粒的概略俯视图。
如图13(a)所示，以350mJ·cm-2强度的KrF准分子激光55照射。通过将激光强度调整为在中心线75上为微弱，而愈往外侧愈强的方式，如图13(b)所示，可获得的多晶硅膜具有自中心线75向外侧，并与该中心线75为呈直角方向延展的大晶粒31。这些具有细长晶粒31的半导体膜中，晶界21是平行延伸的。
图14(a)是已在图13(b)中显示的晶界21平行延伸的细长晶粒31的概略俯视图，图14(b)是细长晶粒31的活性层11的配置例的概略俯视图。
对于位于图上方的活性层11，含有该活性层的薄膜晶体管的电特性良好。另一方面，对于位于图下方的活性层11，上述电特性则不佳。
也就是说，本实施方式3中，成为薄膜晶体管主要部分的活性层，其晶界是平行延伸的由半导体所构成的层。晶粒是如图14(a)、(b)所示的细长的晶粒31。活性层11g、11h、11i、11m，具有大致梯形的平面形状。活性层11f、11j、11k、11l具有大致矩形平面形状的活性层，为比较其差异性而加以标示。
活性层11f、11g、11h、11i的源极汲极方向(亦即电流流动的方向)沿着上述平行方向配置。这样，源极汲极方向17，即因沿着导电载体的电子或者电子空穴的移动方向具有晶界21，故使得薄膜的电特性良好。
相对于此，图14(b)所示活性层11j、11k、11l、11m因具有较多横跨在源极汲极方向的晶界21，故上述电特性不佳。
上述活性层在包含一个以上的晶界时，以通道区域与源极区域的接合面长度的中间位置和通道区域与汲极区域接合面长度的中间位置连结的假想线，与往晶界伸展方向延伸的假想线所构成的角度(以下称晶体管朝向的角度)，和通道区域与源极区域的接合面的上述长度与通道区域与汲极区域的接合面的上述长度间所规定的扩张角相差20度以上的方式，配置活性层，由此使薄膜晶体管的电特性良好，而且其偏差极小。
而且，通过以上说明的本发明的薄膜晶体管作为液晶显示器的像素开关组件，或者作为周边电路的构成组件，而能制得高性能的液晶显示器。
以上虽根据实施形态具体说明本发明，但本发明并不局限于上述实施形态，在不脱离其主旨范围内可进行各式的改变。
主要组件符号说明
10      薄膜晶体管
11、11a～11m、102             活性层
12、67  源极区域    13、68    汲极区域
14、74  闸极        17        源极，汲极方向
21、101 晶界        22        电流流动方向
31      晶粒          32、72    源极
33、73  汲极          42、43    接触孔
51      玻璃基板      53        非晶硅膜
54、78  硼            55        激光
56      多晶硅膜      57        保护氧化膜
58、61、64、71、77              光阻膜
59      闸极氧化膜    60        钼膜
63      保护膜        66        磷
69      通道区域      70        铝膜
75      中心线        81、82    薄膜晶体管
权利要求书
(按照条约第19条的修改)
1.一种半导体装置，其包含有：
基板；
设置在所述基板上并成20度以上扩张角的扇状或梯状的导电型半导体层；以及
设置在所述导电型半导体层上使得电流沿着晶界流动的晶体管。
2.一种薄膜晶体管，其包含有：导电型半导体层；在所述半导体层内设成使得电流沿着晶界流动的彼此隔开的源极区域与汲极区域；隔着绝缘膜设在所述半导体层上或者所述半导体层下的闸极，其特征在于，
所述源极区域与汲极区域间所设置的通道区域与所述源极区域的接合面长度不同于所述通道区域与所述汲极区域的接合面长度。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述半导体层具有大致梯形或者扇形的平面形状。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述梯形或者所述扇形具有20度以上的扩张角。
5.如权利要求2至4中任一项所述的薄膜晶体管，其特征在于，所述半导体层包含一个以上的晶界，所述晶界从所述半导体层的源极区域朝向汲极区域的方向或者从所述汲极区域朝向源极区域的方向延伸。
6.如权利要求3或权利要求4所述的薄膜晶体管，其特征在于，所述半导体层包含2个以上的晶界，所述各晶界从所述半导体层的源极区域朝向汲极区域的方向或者从所述汲极区域朝向源极区域的方向延伸，而且所述各晶界对应所述梯形或所述扇形的扩张角而向所述半导体层的横向延伸。
7.如权利要求2所述的薄膜晶体管，其特征在于，所述半导体层包含2个以上的晶界，所述各晶界从所述半导体层的源极区域朝向汲极区域的方向或者从所述汲极区域朝向源极区域的方向延伸，而且相邻的二晶界具有扩张角而延伸在所述半导体层的横向方向上。
8.如权利要求2所述的薄膜晶体管，其特征在于，所述半导体层包含2个以上的晶界，所述各晶界从所述半导体层的源极区域朝向汲极区域的方向或者从所述汲极区域朝向源极区域的方向延伸，而且相邻的2个晶界平行于所述半导体层的横向方向。
9.如权利要求5至权利要求8中任一项所述的薄膜晶体管，其特征在于，连结所述通道区域与所述源极区域的接合面的所述长度的中间位置和所述通道区域与所述汲极区域的接合面的所述长度的中间位置的假想线，和延展于所述晶界延伸方向的假想线所形成的角度，其和所述通道区域与所述源极区域的接合面的所述长度和所述通道区域与所述汲极区域的接合面的所述长度所规定的扩张角之差在20度以上。
10.一种电路装置，其包含有：
基板；
在所述基板上直接或者间接形成的如权利要求2至权利要求9中任一项所述的薄膜晶体管的N型薄膜晶体管；以及
在所述基板上直接或者间接形成的如权利要求2至权利要求9中任一项所述的薄膜晶体管的P型薄膜晶体管，同时在所述电路装置中，所述N型薄膜晶体管与所述P型薄膜晶体管配置在点对称的位置上。
11.一种液晶显示器，其包含权利要求2至权利要求9中任一项所述的薄膜晶体管。
12.一种液晶显示器，其包含权利要求10所述电路装置。
13.一种电路装置，其包含有：
基板；
设置在所述基板上具有数个晶界的半导体膜；以及
设置在所述半导体膜且电流流动的方向与所述晶界平行的薄膜晶体管。
14.一种电路装置，其包含有：
基板；
设置在所述基板上具有数个晶界的半导体膜；以及
数个薄膜晶体管，其设置在所述半导体膜的相同结晶方向上，且电流平行流动于所述晶界方向。

Claims (14)

1.一种半导体装置，其包含有：
基板；
设置在所述基板上并成20度以上扩张角的扇状或梯状的导电型半导体层；以及
设置在所述导电型半导体层的晶体管。
2.一种薄膜晶体管，其包含有：导电型半导体层；在所述半导体层内设成彼此隔开的源极区域与汲极区域；隔着绝缘膜设在所述半导体层上或者所述半导体层下的闸极，其特征在于，
所述源极区域与汲极区域间所设置的通道区域与所述源极区域的接合面长度不同于所述通道区域与所述汲极区域的接合面长度。
3.如权利要求2所述的薄膜晶体管，其特征在于，所述半导体层具有大致梯形或者扇形的平面形状。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述梯形或者所述扇形具有20度以上的扩张角。
5.如权利要求2至4中任一项所述的薄膜晶体管，其特征在于，所述半导体层包含一个以上的晶界，所述晶界从所述半导体层的源极区域朝向汲极区域的方向或者从所述汲极区域朝向源极区域的方向延伸。
6.如权利要求3或权利要求4所述的薄膜晶体管，其特征在于，所述半导体层包含2个以上的晶界，所述各晶界从所述半导体层的源极区域朝向汲极区域的方向或者从所述汲极区域朝向源极区域的方向延伸，而且所述各晶界对应所述梯形或所述扇形的扩张角而向所述半导体层的横向延伸。
7.如权利要求2所述的薄膜晶体管，其特征在于，所述半导体层包含2个以上的晶界，所述各晶界从所述半导体层的源极区域朝向汲极区域的方向或者从所述汲极区域朝向源极区域的方向延伸，而且相邻的二晶界具有扩张角而延伸在所述半导体层的横向方向上。
8.如权利要求2所述的薄膜晶体管，其特征在于，所述半导体层包含2个以上的晶界，所述各晶界从所述半导体层的源极区域朝向汲极区域的方向或者从所述汲极区域朝向源极区域的方向延伸，而且相邻的2个晶界平行于所述半导体层的横向方向。
9.如权利要求5至权利要求8中任一项所述的薄膜晶体管，其特征在于，连结所述通道区域与所述源极区域的接合面的所述长度的中间位置和所述通道区域与所述汲极区域的接合面的所述长度的中间位置的假想线，和延展于所述晶界延伸方向的假想线所形成的角度，其和所述通道区域与所述源极区域的接合面的所述长度和所述通道区域与所述汲极区域的接合面的所述长度所规定的扩张角之差在20度以上。
10.一种电路装置，其包含有：
基板；
在所述基板上直接或者间接形成的如权利要求2至权利要求9中任一项所述的薄膜晶体管的N型薄膜晶体管；以及
在所述基板上直接或者间接形成的如权利要求2至权利要求9中任一项所述的薄膜晶体管的P型薄膜晶体管，同时在所述电路装置中，所述N型薄膜晶体管与所述P型薄膜晶体管配置在点对称的位置上。
11.一种液晶显示器，其包含权利要求2至权利要求9中任一项所述的薄膜晶体管。
12.一种液晶显示器，其包含权利要求10所述电路装置。
13.一种电路装置，其包含有：
基板；
设置在所述基板上具有数个晶界的半导体膜；以及
设置在所述半导体膜且电流流动的方向与所述晶界平行的薄膜晶体管。
14.一种电路装置，其包含有：
基板；
设置在所述基板上具有数个晶界的半导体膜；以及
数个薄膜晶体管，其设置在所述半导体膜的相同结晶方向上，且电流平行流动于所述晶界方向。
CNB038069520A 2002-03-25 2003-03-04 薄膜晶体管、电路装置及液晶显示器 Expired - Fee Related CN100365827C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP82451/2002 2002-03-25
JP2002082451 2002-03-25

Publications (2)

Publication Number Publication Date
CN1643699A true CN1643699A (zh) 2005-07-20
CN100365827C CN100365827C (zh) 2008-01-30

Family

ID=28449143

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038069520A Expired - Fee Related CN100365827C (zh) 2002-03-25 2003-03-04 薄膜晶体管、电路装置及液晶显示器

Country Status (6)

Country Link
US (2) US7118946B2 (zh)
JP (2) JP4524563B2 (zh)
KR (1) KR100660691B1 (zh)
CN (1) CN100365827C (zh)
TW (1) TWI231603B (zh)
WO (1) WO2003081676A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985761A (zh) * 2013-02-07 2014-08-13 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4496756B2 (ja) * 2003-10-27 2010-07-07 セイコーエプソン株式会社 電気光学装置および電子機器
KR100600341B1 (ko) * 2004-11-17 2006-07-18 삼성에스디아이 주식회사 구동 트랜지스터 및 그것을 채용한 유기 발광 표시 장치
KR100624314B1 (ko) * 2005-06-22 2006-09-19 삼성에스디아이 주식회사 발광표시장치 및 박막트랜지스터
US20070096233A1 (en) * 2005-10-13 2007-05-03 In Gyun Jeon Cmos image sensor
KR20070094527A (ko) 2006-03-17 2007-09-20 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
CN102396121B (zh) * 2009-04-17 2014-08-20 伊利诺斯大学理事会 发光半导体方法和装置
US9214568B2 (en) * 2012-12-12 2015-12-15 The Hong Kong University Of Science And Technology Thin film transistor with two-dimensional doping array
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
KR20150054040A (ko) 2013-11-08 2015-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
CN103715095B (zh) * 2013-12-27 2016-01-20 北京京东方光电科技有限公司 掩膜版组、薄膜晶体管及制作方法、阵列基板、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586163A (en) * 1978-12-23 1980-06-28 Fujitsu Ltd Mis semiconductor device
JPS57172770A (en) * 1981-04-16 1982-10-23 Toshiba Corp Insulating gate type field effect transistor
JPS6245070A (ja) * 1985-08-21 1987-02-27 Mitsubishi Electric Corp 絶縁ゲ−ト電界効果トランジスタ
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
JPH0548095A (ja) * 1991-08-07 1993-02-26 Canon Inc 半導体装置及びその製造方法
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4032443B2 (ja) * 1996-10-09 2008-01-16 セイコーエプソン株式会社 薄膜トランジスタ、回路、アクティブマトリクス基板、液晶表示装置
KR20010033202A (ko) * 1997-12-17 2001-04-25 모리시타 요이찌 반도체박막의 제조방법과 그 제조장치 및 반도체소자와 그제조방법
JP2000133807A (ja) * 1998-10-22 2000-05-12 Seiko Epson Corp 多結晶シリコン薄膜トランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985761A (zh) * 2013-02-07 2014-08-13 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置
CN103985761B (zh) * 2013-02-07 2017-04-12 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置

Also Published As

Publication number Publication date
WO2003081676A1 (fr) 2003-10-02
JPWO2003081676A1 (ja) 2005-08-25
US20050161738A1 (en) 2005-07-28
US7608891B2 (en) 2009-10-27
TW200304706A (en) 2003-10-01
CN100365827C (zh) 2008-01-30
TWI231603B (en) 2005-04-21
JP2009158982A (ja) 2009-07-16
JP4524563B2 (ja) 2010-08-18
US20070023759A1 (en) 2007-02-01
KR20040093175A (ko) 2004-11-04
US7118946B2 (en) 2006-10-10
KR100660691B1 (ko) 2006-12-21

Similar Documents

Publication Publication Date Title
CN1057401C (zh) 半导体器件及其制造方法
CN1194378C (zh) 有源矩阵型显示设备
CN1143362C (zh) 制造半导体器件的方法
CN1045688C (zh) 半导体薄膜及使用这种薄膜的半导体器件的制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1244162C (zh) 沟道蚀刻薄膜晶体管
CN1196832A (zh) 薄膜晶体管及其制造方法和使用该薄膜晶体管的电路和液晶显示装置
CN1462481A (zh) 薄膜晶体管及有源矩阵型显示装置及其制造方法
CN1845341A (zh) 薄膜晶体管及其制造方法
CN1716542A (zh) 在半导体装置的多栅极晶体管上形成栅极电极的方法
US10566199B2 (en) Methods of manufacturing thin film transistor, array substrate and display device
CN1677618A (zh) 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管
CN1828901A (zh) 半导体大规模集成电路及半导体大规模集成电路制造方法
CN1643699A (zh) 薄膜晶体管、电路装置及液晶显示器
CN1683979A (zh) 液晶显示装置的阵列基板及其制造方法
CN1842919A (zh) 薄膜晶体管及其制造方法
CN1499601A (zh) 半导体器件的评估方法、制造方法及器件设计管理系统
CN100347862C (zh) 半导体装置及其制造方法
CN1212654C (zh) 薄膜晶体管的制造方法
CN1268006C (zh) 薄膜晶体管及其制作方法
CN1653508A (zh) 基片、具有该基片的液晶显示器及其制造方法
CN1512545A (zh) 防充电的模板掩膜及其制造方法
CN1353453A (zh) 底部栅极型薄膜晶体管及其制造方法和显示装置
CN1758446A (zh) 薄膜晶体管及其轻掺杂漏极区的制造方法
CN101075586A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOSHIBA MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: LIGUID CRYSTAL ADVANCED TECHNOLOGY DEVELOPMENT CENTER K.K.

Effective date: 20110914

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110914

Address after: Saitama Prefecture of Japan Fukaya Luo Ting a banner chome 9 No. 2

Patentee after: Toshiba Mobile Display Co., Ltd.

Address before: Kanagawa

Patentee before: Liguid Crystal Advanced Technology Development Center K. K.

ASS Succession or assignment of patent right

Owner name: JAPAN DISPLAY MIDDLE INC.

Free format text: FORMER OWNER: TOSHIBA MOBILE DISPLAY CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Saitama Prefecture, Japan

Patentee after: Japan Display East Inc.

Address before: Saitama Prefecture of Japan Fukaya Luo Ting a banner chome 9 No. 2

Patentee before: Toshiba Mobile Display Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080130

Termination date: 20200304

CF01 Termination of patent right due to non-payment of annual fee