JPS6245070A - 絶縁ゲ−ト電界効果トランジスタ - Google Patents

絶縁ゲ−ト電界効果トランジスタ

Info

Publication number
JPS6245070A
JPS6245070A JP60185067A JP18506785A JPS6245070A JP S6245070 A JPS6245070 A JP S6245070A JP 60185067 A JP60185067 A JP 60185067A JP 18506785 A JP18506785 A JP 18506785A JP S6245070 A JPS6245070 A JP S6245070A
Authority
JP
Japan
Prior art keywords
gate
region
ohmic contact
impurity concentration
withstand voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60185067A
Other languages
English (en)
Inventor
Tatsuya Ishii
達也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60185067A priority Critical patent/JPS6245070A/ja
Priority to DE3628309A priority patent/DE3628309C2/de
Publication of JPS6245070A publication Critical patent/JPS6245070A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はゲート破壊を生じ難くした絶縁ゲート電界効
果トランジスタに関するものである。
〔従来の技術〕
＠２図は従来の絶縁ゲート電界効果トランジスタ（ＩＧ
ＦＢＴと略記）を示す重ね合せ平面図であシ、（１）は
基板であって、ここでｔｉｐ形のシリコンｉ板、（２）
は基板（１）表面に形成された縦縞で示したチャネル領
域、（３）　、　（４）は基板（１）表面上チャネル領
域（２）の両側く形成された２つの高不純物濃度領域で
あって、ここでは、いずれもｎ形のそれぞれソースとド
レイン、（５）はチャネル領域（２）、ソース（３）、
ドレイン（４）以外の基板（１）表面をお＼う比較的厚
いフィールド絶縁膜、（６）はチャネル領域（２）をお
＼う比較的薄いゲート絶縁膜、（７）はゲート絶縁膜（
６）上とフィールド絶縁膜（５）の一部の上に形成され
、多数のドツトで示した多結晶シリコン等のゲート、（
８）は上記のものが形成されたのちに、全面に図に示さ
れない比較的厚い上積み絶縁膜を形成し、その一部を除
去し、ソース（３）ドレイ／（４）に開けられた右下シ
の斜線で示した第１のオーム性接触＠　＊　（９）　Ｈ
ゲート（７）上に開けられたことを除いて領域（８）と
まったく同じ第２のオーム性接触領域、（１０は第１の
オーム性接触領域（８）を介してドレイン（４）に接続
され、一方が集積回路等の入力端子に他方が集積回路の
入力トランジスタのゲートに接続される右上りの斜線で
示したアルミニウム等の配線、（６）は第１、第２のオ
ーム性接触領域（ｓ）、　（９Ｊを介して、それぞれソ
ース（３）、ゲート（７）に接続される右上シの斜線で
示したアルミニウム等の接地線である。
従来のＩＧＦＥＩ：Ｔは上記のように構成され、ゲート
（７）が接地電位になっておシ、配線ｇ０が通常の接地
電位から電源電位より若干高い電位までの間の正電位に
ある時は、ｎ彫工ＧＦＥＴであるから常にＯＦＦで配線
Ｏ０が先に述べた入力端子から入力トランジスタのゲー
トに信号を伝達するのを妨げない。配線（１１）Ｋ負の
電位が加わった９、異常な正の高電位が加わると、前者
の場合にはソース（３ンとトンイン（４）が逆になり、
後者の場合はソース（３）、ドレイン（４）間のパンチ
スルーによって導通し、いずれも異常な状態を緩和する
ように働く。
〔発明が解決しようとする問題点〕
上記のような従来の絶縁ゲート電界効果トランジスタで
は、異常な正の高電位がドレイン（４）ニ加わった場合
、ゲート（７）のドレイン（４）側の決った部分でゲー
ト絶＃ｉ膜（６）の破壊が生じる。ドレイン（４ン中の
３つのオーム性接触領域（３）のどれかの０辺中央に対
向するゲート（７）の端の部分で起きる確率が高くなる
問題点があった。
この原因としては、パンチスルーによって異常な大電流
がゲート（７）のドレイン（４）側の端にも流れて、こ
の部分の温度を〜３０ｏ′ｃ程度に上昇させ、相当大な
る電圧がか＼っているゲー）　（７）　、ドレイン（４
）間のゲート絶縁膜（６）の抵抗値を引き下げ破壊に到
るものと思われる。その際、ドレイン（４）内のオーム
性接触領域（８）は配線四のアルミニウム等により、？
１とんど等電位であるのに対し、ドレイン（４）の拡散
頭載の抵抗は無視できず、ゲート（７）近傍の電流密度
にも領域（８）の形状の影響を受けるためと考えられる
。
３つの分離された領域（８）の闇も続けて長方形にして
やれば解決するように思われるが、配線σＱのアルミニ
ウムとドレイン（４）のシリコンとの接触面積が増し合
金を作って、配線ＯＯが断線しやすくなる別な問題が生
じ解決策とはならなかった。
この発明は上記のような問題点を解決するためになされ
たもので、配線σ１とドレイン（４）の接触面積を小さ
く保ち、かつ、ゲート（７）のドレイン（４）側端のパ
ンチスルー等の異常電流の密度を均一にしてゲート破壊
を生じ難くする絶縁ゲート電界効果トランジスタを提供
することを目的とする。
〔問題点を解決するための手段〕
この発明に係る絶縁ゲートトランジスタはゲート直下部
分と高耐圧オーム性接触領域とで挾まれた高不純物濃度
領域の電流が流れる部分の形状が、後者をかなめ部分と
する大略一定長さの１つ以上の扇形部分からなるように
されたものである。
但し、前記高耐圧オーム性接触領域は前記ゲートとの間
に高電圧が加えられる前記高不純物濃度領域に設けられ
たものである。
〔作用〕
この発明においては、下記のように定めたゲート、高耐
圧オーム性接触領域および高不純物濃度領域それぞれの
形状が前記高不純物濃度ｆｆ４Ｍ、のゲート直下部分の
端に沿った電流密度を均一化し異常電圧印加に供う大電
流が流れても電流集中による高温部分が発生するのを防
止する。
但し、前記ゲート直下部分と前記高耐圧オーム性接触領
域とで挾まれた前記高不純物濃度領域の電流が流れる部
分の形状が後者全かなめ部分とする１つ以上の、扇形か
らなる如くに、前記ゲート、前記高耐圧オーム性接触領
域及び前記高不純物濃度領域それぞれの形状が定められ
ている。
〔実施例〕
第１図はこの発明の一実施例を示す重ね合せ平面図であ
り、（８ａ）はゲート（７）との間に高電圧が加わる高
不純物濃度領［（４）内にあり、ゲート（７）の端部よ
ジ図面平面距離にして、＃止ソ一定となるような形状と
位置に設けられた高耐圧オーム性接触領域であって、こ
の実施例では、円形のもの、他の符号は第２図の従来の
ものと間−または相当部分である。
この実施例は上記のように構成したので、通常の電圧が
加わる時及び異常な電圧が加わる時双方ともに従来の技
術で説明したのと同様に動作する。
先に述べた解決すべき問題点については、ゲー）　（７
）　、ドレイン（４）、高耐圧オーム性接触頭［（８ａ
）の形状から、異常な大電流が流れても、ドレイン（４
）のゲート（７）の端部付近の電流密度が均一になるの
で、電流集中により高温になることがなく、ゲート絶縁
膜（６）が破壊される危険性が減少し、解決されること
明白である。
なお、上記実施例では、高耐圧オーム性接触領Ｍ、（８
ａ）をかなめ部分とする開き角９０°の扇形の場合につ
いて述べたが、開き角が任意であってもよく、その特別
なものとして円形になってもよい。
゛また、上記実施例では一定曲率の扇形または円でめっ
たが、曲率の異なる扇形の果ジであってもよく一部曲率
半径が無限大の矩形が含まれてもよい。
また、上記実施例は入力保護回路に適用した場合につい
て示したが、ゲー１−　（７）に対して、高不純物濃度
領域（ａ）　、　（４）のいずれか一方に高電圧が加わ
るようなＩＧＦＥＴに適用できる。
また、上記実施例はｎチャネルエＧＦＥＴ’を例に述べ
たが、ｐチャネルＩ　Ｇ　Ｆ　Ｅ　Ｔについても同様の
ことが言えることは言うまでもない。
〔発明の効果〕
この発明は以上説明したとおυ、ゲートとの間に高電圧
が加わる高不純物濃度領域及びその中に設けられる高耐
圧オーム性接触領域の３つの構成要素の形状により、配
線の金属と高不純物濃度領域のシリコンの接触面積を小
に保ちながら、ゲート近傍の高不純物濃度領域内に電流
集中による高温部分の発生を防止して、ゲート破壊を起
こし難い絶縁ゲート電界効果トランジスタが得られる効
果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例を示す重ね合せ平面図、第
２図は従来の絶縁ゲート電界効果トランジスタを示す重
ね合せ平面図である。 図において、（１）は基板、（２）Ｆｉチャネル饋戚、
（３）。 （４）はいずれも高不純物濃度領域、（６）はゲート絶
縁膜、（７）はゲート、（８ａ）は高耐圧オーム性接触
領域である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）いずれも基板表面にあるチャネル領域及びその両
    側にある２つの高不純物濃度領域と ゲート絶縁膜を介して前記チャネル領域を制御するゲー
    トと 前記ゲートとの間に高電圧が加わる前記高不純物濃度領
    域の一方に設けられた高耐圧オーム性接触領域とを 備え、前記ゲート直下部分と前記高耐圧オーム性接触領
    域とで挾まれた前記高不純物濃度領域の電流が流れる部
    分の形状が後者をかなめ部分とする大略一定長さの１つ
    以上の扇形部分からなるようにされたことを特徴とする
    絶縁ゲート電界効果トランジスタ。
  2. （２）高耐圧オーム性接触領域が設けられている高不純
    物濃度領域がチャネル領域によつて取り囲まれているこ
    とを特徴とする特許請求の範囲第１項記載の絶縁ゲート
    電界効果トランジスタ。
JP60185067A 1985-08-21 1985-08-21 絶縁ゲ−ト電界効果トランジスタ Pending JPS6245070A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60185067A JPS6245070A (ja) 1985-08-21 1985-08-21 絶縁ゲ−ト電界効果トランジスタ
DE3628309A DE3628309C2 (de) 1985-08-21 1986-08-21 Isolierter Gate-Feldeffekttransistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60185067A JPS6245070A (ja) 1985-08-21 1985-08-21 絶縁ゲ−ト電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JPS6245070A true JPS6245070A (ja) 1987-02-27

Family

ID=16164225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60185067A Pending JPS6245070A (ja) 1985-08-21 1985-08-21 絶縁ゲ−ト電界効果トランジスタ

Country Status (2)

Country Link
JP (1) JPS6245070A (ja)
DE (1) DE3628309C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336898B1 (ko) * 1998-12-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 액정표시소자의박막트랜지스터
CN100365827C (zh) * 2002-03-25 2008-01-30 株式会社液晶先端技术开发中心 薄膜晶体管、电路装置及液晶显示器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19746619A1 (de) * 1997-10-22 1999-05-06 Siemens Ag Elektrisches Halbleiterbauelement
US10192958B2 (en) 2014-06-24 2019-01-29 General Electric Company Cellular layout for semiconductor devices
US10199465B2 (en) 2014-06-24 2019-02-05 General Electric Company Cellular layout for semiconductor devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100336898B1 (ko) * 1998-12-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 액정표시소자의박막트랜지스터
CN100365827C (zh) * 2002-03-25 2008-01-30 株式会社液晶先端技术开发中心 薄膜晶体管、电路装置及液晶显示器
US7608891B2 (en) 2002-03-25 2009-10-27 Kabushiki Kaisha Ekisho Sentan Gijutsu Kaihatsu Center Thin film transistor, circuit apparatus and liquid crystal display

Also Published As

Publication number Publication date
DE3628309C2 (de) 1994-01-20
DE3628309A1 (de) 1987-02-26

Similar Documents

Publication Publication Date Title
JP4597945B2 (ja) ラテラルｍｏｓｆｅｔ
JPS6245070A (ja) 絶縁ゲ−ト電界効果トランジスタ
JPH0244150B2 (ja)
US5270566A (en) Insulated gate semiconductor device
JPS6053070A (ja) Ｍｏｓ−ｆｅｔ集積回路装置
JPH0255953B2 (ja)
JPS59132673A (ja) Ｍｏｓトランジスタ
JPH0774353A (ja) 入出力保護回路
JP3118893B2 (ja) 縦型ｍｏｓトランジスタ
JPH02153570A (ja) 半導体素子
JPH02170437A (ja) Ｍｉｓ型半導体装置の製造方法
JPH0462875A (ja) 半導体装置
JPS627160A (ja) 半導体装置
JPS6290963A (ja) Ｍｏｓ半導体回路
JPS58202573A (ja) 半導体集積回路装置
JPH1187527A (ja) 半導体装置
JPS63260149A (ja) 半導体装置
JPS62186565A (ja) 電界効果型半導体装置
JPS61128556A (ja) サ−ジ破壊保護用ダイオ−ド
JPS5910233A (ja) 半導体装置
JPS6292341A (ja) 半導体装置
JPS61128553A (ja) 入力保護回路
JPH11274490A (ja) Ｍｏｓｆｅｔ
JPS5834971A (ja) 半導体装置
JPS62250664A (ja) 半導体集積回路