DE3628309C2 - Isolierter Gate-Feldeffekttransistor - Google Patents

Isolierter Gate-Feldeffekttransistor

Info

Publication number
DE3628309C2
DE3628309C2 DE3628309A DE3628309A DE3628309C2 DE 3628309 C2 DE3628309 C2 DE 3628309C2 DE 3628309 A DE3628309 A DE 3628309A DE 3628309 A DE3628309 A DE 3628309A DE 3628309 C2 DE3628309 C2 DE 3628309C2
Authority
DE
Germany
Prior art keywords
effect transistor
field effect
gate
region
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3628309A
Other languages
English (en)
Other versions
DE3628309A1 (de
Inventor
Tatsuya Ishii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3628309A1 publication Critical patent/DE3628309A1/de
Application granted granted Critical
Publication of DE3628309C2 publication Critical patent/DE3628309C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft einen isolierten Gate-Feldeffekttransistor, umfassend eine Kanalregion und zwei Regionen hoher Störstellendichte, wobei die Kanalregion und die Regionen hoher Störstellendichte auf einer Oberfläche eines Substrats gebildet sind, einen Gate-Isolationsfilm, eine Gate-Metallschicht zur Steuerung der Kanalregion durch den Gate-Isolationsfilm und eine Ohmsche Kontaktregion hoher dielektrischer Festigkeit, welche für eine der Regionen hoher Störstellendichte vorgesehen ist.
Ein isolierter Gate-Feldeffekttransistor dieser Gattung ist aus der Veröffentlichung in IEEE Transact. on El. Div., Bd. ED-31, Nr. 4, 1984, Seiten 435 bis 439, bekannt.
Ein Ausführungsbeispiel eines bekannten Gate-Feldeffekttransistors wird nachfolgend anhand von Fig. 1 der Zeichnungen näher beschrieben.
Darin bedeuten 1 ein Substrat, insbesondere ein Silizium-Substrat vom p-Typ, 2 eine Kanalregion (in der Zeichnung verdeutlicht durch vertikale Linien), die auf der Oberfläche des Substrats 1 ausgebildet ist, 3 und 4 Regionen, welche eine Quelle vom n-Typ und eine Senke vom n-Typ bilden, eine hohe Störstellendichte aufweisen und auf beiden Seiten der Kanalregion 2 ausgebildet sind, 5 einen relativ dicken Feldisolationsfilm, welcher die Oberfläche des Substrats mit Ausnahme der Kanalregion 2, der Quellenregion 3 und der Senkenregion 4 bedeckt, 6 einen relativ dünnen Gate-Isolationsfilm, welcher die Kanalregion 2 überdeckt, 7 eine Gate-Metallschicht aus polykristallinem Silizium oder ähnlichem Material (in der Zeichnung verdeutlicht durch Punkte), welche auf dem Gate-Isolationsfilm 6 und einem Teil des Feldisolationsfilmes 5 ausgebildet ist, sowie 8 erste Ohmsche Kontaktregionen (in der Zeichnung verdeutlicht durch schräg verlaufende Linien), welche für die Quellenregion 3 und die Senkenregion 4 ausgebildet sind. Diese ersten Ohmschen Kontaktregionen werden nach der Bildung der vorerwähnten Komponenten ausgebildet und bilden einen relativ dicken Isolationsfilm (nicht gezeigt), wobei dieser Film dann partiell entfernt wird. Außerdem bezeichnet in Fig. 1 das Bezugszeichen 9 eine zweite Ohmsche Kontaktregion, welche für die Gate-Metallschicht 7 vorgesehen ist. Mit 10 ist ein Leiter bezeichnet, der aus Aluminium oder ähnlichem besteht, welcher durch die erste Ohmsche Kontaktregion 8 mit der Senke 4 verbunden ist, deren eines Ende mit dem Eingangsanschluß einer integrierten Schaltung oder ähnlichem verbunden ist, während das andere Ende mit dem Gate-Metall eines Eingangstransistors in der integrierten Schaltung verbunden ist. 11 bezeichnet einen Erdungsleiter, der aus Aluminium oder ähnlichem besteht, welcher über die erste und zweite Ohmsche Kontaktregion 8 und 9 mit der Quelle 3 und der Gate-Metallschicht 7 jeweils verbunden ist.
Im konventionellen Feldeffekttransistor der zuvor beschriebenen Ausbildung befindet sich das Gate-Metall 7 auf Massepotential. Wenn der Leiter 10 sich auf positivem Potential im Bereich zwischen dem gewöhnlichen Massepotential und einem Potential, welches etwas höher ist als das Potential der Versorgungsquelle, wird der n-Typ- Feldeffekttransistor ausgeschaltet. Der Leiter 10 behindert die Übertragung von Signalen zum Gate des Eingangstransistors über den Eingangsanschluß nicht. Wenn jedoch ein negatives Potential oder ein abnorm hohes positives Potential an den Leiter 10 angelegt wird, dann arbeitet die Quelle 3 als Senke, während die Senke 4 als Quelle arbeitet. Im letztgenannten Falle findet ein Durchschalten zwischen der Quelle 3 und der Senke 4 statt, so daß der Transistor leitend wird. In jedem dieser Fälle arbeitet der Transistor im Sinne einer Entlastung der abnormen Bedingungen.
Wenn bei dem genannten, konventionellen isolierten Gate-Feldeffekttransistor ein abnorm hohes positives Potential an die Senke 4 angelegt wird, tendiert der Gate-Isolationsfilm 6 dazu, an einem spezifischen Teil des Gates auf der Senkenseite zu brechen. Insbesondere tritt der Bruch des Gate-Isolationsfilmes mit hoher Wahrscheinlichkeit am Ende des Gate-Metalles 7 auf, welches dem mittleren Bereich einer der drei Ohmschen Kontaktregionen 8 in der Senke 4 gegenüberliegt.
Der Grund für dieses Phänomen kann der sein, daß ein abnorm hoher Strom zum Ende des Gate-Metalles 7 auf der Seite der Senke 4 fließt, und zwar aufgrund des Durchschaltens, so daß die Temperatur dieses Teiles zunimmt, und zwar auf Werte größer als 300°C. Der Widerstandswert des Gate-Isolationsfilmes 6 zwischen dem Gate-Metall 7 und der Senke 4 nimmt ab, woraufhin der Gate-Isolationsfilm bricht. Während in diesem Falle die Ohmschen Kontaktregionen 8 in der Senke 4 im wesentlichen auf gleichem Potential gehalten werden, und zwar aufgrund des Vorhandenseins des Aluminiumleiters 10, kann der Widerstandswert der Diffusionsregion der Senke nicht außer Acht gelassen werden. Der Strom, welcher in der Nähe des Gate-Metalles 7 fließt, wird durch die Konfiguration bzw. Ausgestaltung der Regionen 8 beeinflußt.
Diese Schwierigkeit kann dadurch beseitigt werden, daß die Bereiche zwischen den drei getrennten Regionen rechtwinklig ausgestaltet werden. Jedoch schafft diese Anordnung eine andere Schwierigkeit, die darin besteht, daß der Kontaktbereich bzw. die Kontaktfläche zwischen dem Leiter 10 aus Aluminium und der Senke aus Silizium vergrößert wird, so daß sich eine Legierung bildet, die dazu führt, daß der Leiter 10 leicht bricht.
Der Erfindung liegt die Aufgabe zugrunde, einen isolierten Gate-Feldeffekttransistor der eingangs genannten Gattung zu schaffen, der auch bei Anlegen von verhältnismäßig hohen Spannungen eine hohe Bruchfestigkeit aufweist.
Erfindungsgemäß wird diese Aufgabe mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 1 gelöst.
Eine Weiterbildung der Erfindung ergibt sich aus dem Patentanspruch 2.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der beigefügten Zeichnungen näher beschrieben. Darin zeigen
Fig. 1 einen herkömmlichen isolierten Gate-Feldeffekttransistor in schematischer Darstellung in der Draufsicht und
Fig. 2 einen erfindungsgemäßen isolierten Gate-Feldeffekttransistor in schematischer Darstellung in der Draufsicht.
In Fig. 2 sind Teile, die funktionell Teilen der bekannten Ausführung nach Fig. 1 entsprechen, mit gleichen Bezugszahlen versehen. In Fig. 2 bezeichnet 8a eine Ohmsche Kontaktregion mit hoher dielektrischer Festigkeit (Durchschlagfestigkeit) in der Region 4 mit hoher Störstellendichte, an die eine hohe Spannung über das Gate-Metall 7 angelegt wird. Die gleichweit entfernte Ohmsche Kontaktregion 8a ist so ausgebildet und positioniert, daß sie im wesentlichen von den Enden des Gate-Metalles 7 gleichweit entfernt ist. Die Ohmsche Kontaktregion 8a ist beispielsweise kreisförmig ausgebildet.
Im isolierten Gate-Feldeffekttransistor der erfindungsgemäßen Ausführungsform arbeitet der Transistor in der gleichen Weise wie der konventionelle Transistor, sowohl, wenn eine gewöhnliche Spannung an ihn angelegt wird, als auch, wenn eine abnorm hohe Spannung an ihn angelegt wird. Selbst wenn ein abnorm hoher Strom im Transistor fließt, ist aufgrund der Konfiguration des Gate-Metalles 7, der Senke 4 und der Kontaktregion 8a mit hoher dielektrischer Festigkeit die Stromdichte in der Nähe der Enden des Gate-Metalles 7 gleichmäßig bzw. konstant, was die Schwierigkeit beseitigt, die bei der herkömmlichen Ausführung infolge Temperaturerhöhung auftritt und zum Bruch des Gate-Isolationsfilmes 6 führen kann.
In dem oben beschriebenen erfindungsgemäßen Feldeffekttransistor weist der Sektor mit der Ohmschen Kontaktregion mit hoher dielektrischer Festigkeit im Mittelpunkt einen Öffnungswinkel von 90° auf. Jedoch ist die Erfindung nicht hierauf oder hierdurch beschränkt. Z. B. kann der Sektor, falls dies gewünscht wird, auch kreisförmig sein.
Obwohl in dem oben beschriebenen Feldeffekttransistor ein Sektor mit einer bestimmten Krümmung oder ein Kreis verwendet wird, kann ein solcher Sektor auch durch eine Gruppe von Sektoren mit unterschiedlichen Krümmungen ersetzt werden. Er kann aber auch zum Teil einen linearen Bereich bzw. lineare Bereiche (unendlicher Krümmungsradius) umfassen.
Während der erfindungsgemäß isolierte Feldeffekttransistor in Verbindung mit einer Eingangsschutzschaltung beschrieben wurde, ist er auch anwendbar in Fällen, in denen eine hohe Spannung zwischen eine der Regionen 3 und 4 hoher Hochstörstellendichte und dem Gate-Metall 7 angelegt wird.
Obwohl die Erfindung in Zusammenhang mit einem n-Kanal- Feldeffekttransistor beschrieben wurde, ist sie ohne weiteres in gleicher Weise auch bei einem p-Kanal-Feldeffekttransistor anwendbar.
Aus der obigen Beschreibung ist ersichtlich, daß der erfindungsgemäße isolierte Gate-Feldeffekttransistor Regionen hoher Störstellendichte aufweist, an die eine hohe Spannung über das Gate angelegt wird, sowie eine in ihnen ausgebildete Ohmsche Kontaktregion mit hoher dielektrischer Festigkeit enthält. Daher wird beim erfindungsgemäß isolierten Feldeffekttransistor bei kleiner Ausbildung der Kontaktfläche zwischen dem Leiter oder Metall und den Regionen mit hoher Störstellendichte aus Silizium die Schwierigkeit beseitigt, daß an den Regionen mit hoher Störstellendichte in der Nähe des Gates, infolge hoher Stromdichte eine größere Erwärmung erfolgt und ein Bruch des Gates einsetzt.

Claims (2)

1. Isolierter Gate-Feldeffekttransistor, umfassend
  • a) eine Kanalregion (2) und zwei Regionen (3, 4) hoher Störstellendichte, wobei die Kanalregion (2) und die Regionen (3, 4) hoher Störstellendichte auf einer Oberfläche eines Substrats (1) gebildet sind,
  • b) einen Gate-Isolationsfilm (6),
  • c) eine Gate-Metallschicht (7) zur Steuerung der Kanalregion (2) durch den Gate-Isolationsfilm (6), und
  • d) eine Ohmsche Kontaktregion (8a) hoher dielektrischer Festigkeit, welche für eine der Regionen (3, 4) hoher Störstellendichte vorgesehen ist, dadurch gekennzeichnet, daß
  • e) ein Teil der Region (4) hoher Störstellendichte, welche zwischen der Ohmschen Kontaktregion (8a) und der Gate-Metallschicht (7) angeordnet ist, mindestens einen im wesentlichen keilförmigen Sektor aufweist, wobei die Ohmsche Kontaktregion (8a) an einem Scheitel dieses Sektors vorgesehen ist und der Abstand zwischen der Ohmschen Kontaktregion (8a) und der Gate-Metallschicht (7) über diesem Sektor im wesentlichen konstant ist.
2. Isolierter Gate-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Region (4) hoher Störstellendichte, für welche die Ohmsche Kontaktregion (8a) vorgesehen ist, durch die Kanalregion (1) umgeben ist.
DE3628309A 1985-08-21 1986-08-21 Isolierter Gate-Feldeffekttransistor Expired - Fee Related DE3628309C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60185067A JPS6245070A (ja) 1985-08-21 1985-08-21 絶縁ゲ−ト電界効果トランジスタ

Publications (2)

Publication Number Publication Date
DE3628309A1 DE3628309A1 (de) 1987-02-26
DE3628309C2 true DE3628309C2 (de) 1994-01-20

Family

ID=16164225

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3628309A Expired - Fee Related DE3628309C2 (de) 1985-08-21 1986-08-21 Isolierter Gate-Feldeffekttransistor

Country Status (2)

Country Link
JP (1) JPS6245070A (de)
DE (1) DE3628309C2 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19746619A1 (de) * 1997-10-22 1999-05-06 Siemens Ag Elektrisches Halbleiterbauelement
KR100336898B1 (ko) * 1998-12-30 2003-06-09 주식회사 현대 디스플레이 테크놀로지 액정표시소자의박막트랜지스터
KR100660691B1 (ko) * 2002-03-25 2006-12-21 가부시끼가이샤 에키쇼 센탄 기쥬츠 가이하쯔 센터 박막 트랜지스터, 회로장치, 액정 디스플레이, 반도체장치 및 그 제조방법
US10192958B2 (en) 2014-06-24 2019-01-29 General Electric Company Cellular layout for semiconductor devices
US10199465B2 (en) 2014-06-24 2019-02-05 General Electric Company Cellular layout for semiconductor devices

Also Published As

Publication number Publication date
JPS6245070A (ja) 1987-02-27
DE3628309A1 (de) 1987-02-26

Similar Documents

Publication Publication Date Title
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE3046749C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE2706623C2 (de)
DE102004063523B4 (de) Halbleitervorrichtung
DE2933694C2 (de) Integrierter Schaltkreis
DE3537004A1 (de) Vdmos-baustein
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE3028718C2 (de) Dünnfilmtransistor in Verbindung mit einer Anzeigevorrichtung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE1489893B1 (de) Integrierte halbleiterschaltung
DE3601326A1 (de) Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter
DE1918222A1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE1913053A1 (de) Feldeffekttransistor mit isolierter Torelektrode
DE19541497B4 (de) Lateraler Feldeffekttransistor
DE3940388C2 (de)
DE3628309C2 (de) Isolierter Gate-Feldeffekttransistor
DE1464395A1 (de) Feldeffekt-Transistor
DE2338388C2 (de) Feldeffekt-Halbleiteranordnung
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
DE3114971A1 (de) Dmos-halbleiterbauelement
DE2433803C3 (de) Feldeffekttransistor mit zwei isolierten Gate-Elektroden
DE2126303A1 (de) Eine isolierte Gate-Elektrode aufweisender Feldeffekt-Transistor mit veränderlicher Verstärkung
DE2855816A1 (de) Integrierte halbleiterschaltungsanordnung mit einer schottky-sperrschichtdiode
DE102006048625B4 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee