DE3046749C2 - MOS-Transistor für hohe Betriebsspannungen - Google Patents

MOS-Transistor für hohe Betriebsspannungen

Info

Publication number
DE3046749C2
DE3046749C2 DE3046749A DE3046749A DE3046749C2 DE 3046749 C2 DE3046749 C2 DE 3046749C2 DE 3046749 A DE3046749 A DE 3046749A DE 3046749 A DE3046749 A DE 3046749A DE 3046749 C2 DE3046749 C2 DE 3046749C2
Authority
DE
Germany
Prior art keywords
field plate
drain
insulating layer
source
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3046749A
Other languages
English (en)
Other versions
DE3046749A1 (de
Inventor
Kiyotoshi Nara Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16069379A external-priority patent/JPS5683077A/ja
Priority claimed from JP16069279A external-priority patent/JPS5683076A/ja
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3046749A1 publication Critical patent/DE3046749A1/de
Application granted granted Critical
Publication of DE3046749C2 publication Critical patent/DE3046749C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Description

15
Die Erfindung betrifft einen MOS-Transistor für hohe Betriebsspannungen gemäß dem Oberbegriff des Patentanspruchs 1.
Ein gattungsgemäßer MOS-Transistor ist in der DE-OS 27 53 613 als bereits zum Stand der Technik gehörend beschrieben. Es ist dort auch angegeben, daß durch Aufbringen einer zusätzlichen Feldplatte Effekte erzielt werden, die die Durchbruchsspannung für das Bauelement erhöhen, daß jedoch andererseits auch ein umgekehrter Feldplatteneffekt erzielt wird, durch den wegen einer Feldzusammendrängung gegen einen Endteil des Drain-Bereichs eine Absenkung der Durchbruchspannung zum Drain-Bereich hin bewirkt ist Die Auswirkung dieses umgekehrten Feldplatteneffektes wird bei der Lösung gemäß der DE-OS 27 53 613 durch einen besonderen Drain-Aufbau gemindert
Aus der DE-OS 24 33 803 ist ein MOS-Transistor für hohe Betriebsspannungen bekannt der eine nicht kontaktierte Feldplatte aufweist, die über einem Gebiet zwischen dem Drain-Bereich und einem Zwischenbereich angeordnet ist, der zwischen dem Source- und dem Drain-Bereich liegt und deren Leitfähigkeitsttyp aufweist.
Ein weiteres gattungsgemäßes MOS-Halbleiterbauelement in 7orm eines MOS-Transistors für hohe Betriebsspannungen ist in F i g. 1 in Schnittdarstellung dargestellt
Dieser bekannte Transistor umfaßt ein P-Typ-Substrat, einen N+-Source-Bereich 2, einen N+-Drain-Bereich 3, eine P+-Schicht 4, eine N--Schicht 5 mit hohem spezifischem Widerstand, eine Sourte-EIektrode 6, eine Drain· Elektrode 7, isolierende Schichten 8, 8' und 8", eine Gate-Elektrode 9, und weitere als »Feldplatte« bezeichnete Schichten 6' und T sowie eine zusätzliche Feldplattenschicht 10 aus AJ, polykristallinem Silizium oder dergleichen.
Die P+-3chicht 4 umgiDt den N+-Source-Bereich 2 und bildet den Kanal des Transistors. Die Schicht wird durch einen Diffusions-Selbstausrichtungsprozeß hergestellt Ein auf diese Weise hergestellter MOS-Transistors für hohe Betriebsspannungen ist in der US-PS 40 58 822 beschrieben.
Der N+-Drain-Bereich 3 ist durch die N--Schicht 5 mit hohem spezifischen Widerstand umgeben, um eine hohe Feldkonzentration im Kantenbereich der Gate-Elektrode 9 zu vermeiden; diese Schicht 5 bildet einen Teil des Drain-Bereichs. Sowohl die Source-Elektrode 6 als auch die Drain-Elektrode 7 bestehen aus Al, polykristallinem Silizium oder dergleichen. Jede der Feldplattenschichten 6' und T erstreckt sich von der Source-Elektrode 6 bzw. der Drain-Elektrode 7. Die Gate-Elektrode 9 besteht als Al oiat polykristallinem Silizium und wird kurz als »Silizium-Gate« bezeichnet. Die Schicht 10 wird gleichzeitig mit dem Silizium-Gate 9 hergestellt
Die Feldplattenschicht 6 dient zur Reduzierung der Feldkonzentration im Bereich der Kanten der Gaie-Elektrode 9. Die Feldplattenschichten T und 10 reduzieren die Feldkonzentration an der Grenze zwischen der N+-Schicht 3 und der N~-Schicht 5.
Sind die Feldplattenschichten 6' bzw. T jedoch begrenzt, so tritt der schon aus der DE-OS 27 53 613 bekannte umgekehrte Feldplatteneffekt, auch Feldplatteneffekt in Gegenrichtung genannt, auf, der hinsichtlich der Schicht 6' auf den Drain-Bereich 3 bzw. hinsichtlich der Schicht T auf die Kante der Gate-Elektrode 9 wirkt Dies reduziert den Wert der Spannungsfestigkeit
Um diesen Feldplatteneffekt in Gegenrichtung zu beseitigen, weist der erläuterte Transistor in der Schicht 5 einen Bereich A mit kleinerem spezifischem Widerstand auf, welcher durch die Feldplattenbereiche 6' und T aus A 1 oder polykristallinem Silizium nicht bedeckt ist Da sich jedoch die im EIN-Zustand des Transistors an diesem liegende und aufrechterhaltend? Betriebsspannung (Hakespannung) unvermeidbarerweise ändert, ändert sich auch der Drain-Strom sowie der Wert des Betriebswiderstands Ron-
Bei den bisher im Stand der Technik bekannten MOS-Transistoren für hohe Betriebsspannungen wurde somit versucht, den umgekehrten Feldplatteneffekt durch besondere Aufbauten der Elektrodenbereiche im Halbleitermaterial zu vermeiden. Die bisher erzielten Ergebnisse sind jedoch nicht voll zufriedenstellend.
Der Erfindung liegt damit die Aufgabe zugrunde, einen gattungsgemäßen MOS-Transistor anzugeben, der besser als bisher bekannte derartige Transistoren für hohe Betriebsspannungen geeignet ist
Erfindungsgemäße Lösungen dieser Aufgabe sind in den nebengeordneten Patentansprüchen 1 und 2 angegeben. Es sind dies Ausgestaltungen eines gemeinsamen Lösungsprinzips, nämlich daß einander überlappende Feldplatten verwendet werden. Bei der Lösung gemäß Patentanspruch 1 handelt es sich um mit der Source-Elektrode bzw. mit der Drain-Elektrode verbundene Fe! iplatten, die einander überlappen, während bei der Lösung gemäß Anspruch 2 zusätzlich mindestens ein nicht-kontaktierter Feldplattenbereich vorhanden ist. In horizontaler Richtung, also zwischen Source-Bereich und Drain-Bereich aufeinanderfolgende Feldplatten und/oder Feldplattenbereiche überlappen einander jeweils.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in beispielsweiser Ausführungsform näher erläutert.
Es zeigt
F i g. 1 die Schnittdarstellung eines herkömmlichtn MOS-Transistors für hohe Betriebsspannungen;
F i g. 2 bis 10 jeweils Schnittdarstellungen eines MOS-Transistors für hohe Betriebsspannungen mit Merkmalen gemäß der Erfindung und
F i g. 11 in grafischer Darstellung einen Vergleich zwischen einem Transistor mit erfindungsgemäßen Merkmalen und Jem bekannten MOS-Transistor für den Kennwert Ron·
In den nachfolgend erläuterten F i g. 2 bis 10 sind die in Verbindung mit der F i g. 1 bereits erwähnten Teile und unterschiedlichen Bereiche mit den entsprechenden Bezugshinweisen gekennzeichnet
Beim Transistor dir F i g. 2 wird der Feldplatteneffekt für die N--Widerstandsschicht mit hohem Widerstand durch eine leitende Schicht 1Oi erreicht, die auf der isolierenden Schicht 8 liegt. Die Schicht 1Oi besteht aus Al,
polykristallinem Silizium oder dergleichen.
Der auf die Schicht 5 wirkende bzw. durch diese aufgebrachte Feldplatteneffekt wird in Kombination durch die Feldplattenschichten 6' und T erreicht und die leitende Schicht 10i wirkt als weiteres Feldplattenelement In dazu senkrechter Richtung betrachtet, überlappt die leitende Schicht 10) einen Teil der Feldplattenschichten 6' und T. Diese stark leitende Schicht 1O1 ist über die Drain-Elektrode 7 mit dem Drain-Bereich 3 verbunden; sie wird gleichzeitig mit der Gate-Elektrode 9 hergestellt.
Bei der Ausfllhrungsform nach den F i g. 3 und 4 sind die leitenden Schichten IO2 bzw. IO3 anders gestaltet; sie bestehen ebenfalls aus Al, polykristallinem Silizium oder dergleichen und liegen auf der isolierenden Schicht 8. Jede dieser Schichten erstreckt sich nicht von der Drain-Elektrode 7 bzw. der Source-Elektrode 9 aus; sie sind also von diesen Elektroden isoliert und in Form einer insei angeordnet. Jede dieser Schichten wird gleichzeitig mit der Gate-Elektrode 9 hergestellt. Die Schichten IO2 bzw. IO3 sind jedoch jeweils mit den Feldplattenabschnitten 6' und T verbunden.
Bei der Ausführungsform nach F i g. 5 ist auf der isolierenden Schicht 8" eine weitere Feldplattenschicht 10« aus Al, polykristallinen! Silizium oder dergleichen vorhanden, welche im wesentlichen den in Verbindung mit F i g. 1 erläuterten Bereich A überdeckt Die Schicht IO4 ist mit der Source-Elektrode 6 über die Feldplattenschicht 6' verbunden. Dazu alternativ kann die Schicht ΙΟ« auch mit der Drain-Elektrode 7 über die Feldplattenschicht T verbunden sein.
Bei der Ausführungsform nach F i g. 6 liegt über der isolierenden Schicht 8" eine weitere Feldplattenschicht IO5, die sich von dem Anschlußelemerit 11 aus erstreckt, das über der Drain-Eiektrode 7 angeordnet ist Die Schicht IO5 überdeckt im wesentlichen den oben erläu-•erte;, D»£J£^ /, · ;j; besteht aus A
Silizium oder dergleichen.
Wie oben erwähnt ist jede der Schicht 10i, IO2, IO3 bzw. 10s notwendigerweise mit einer der Elektroden, beispielsweise mit der Source-Elektrode 6, der Drain-Elektrode 7 bzw. dem Anschlußelement 11 verbunden. Jede dieser Schichten läßt sich also auch als (potentialmäßig) »nicht schwimmendes Gate« bezeichnen.
Da jeweils eine dieser Schichten sich von der betreffenden Elektrode aus erstreckt, ist die Grenz- oder Sperrspannung des Transistors auf einen bestimmten oberen Bereich begrenzt, wodurch ein weiterer Anstieg des Werts der Haltespannung des Transistors verhindert wird. Um ein weiteres Ansteigen des Werts der Haltespannung zu gewährleisten, sieht die Erfindung folgende Maßnahmen vor;
Es wird ein Feldplattenbereich verwendet, der — wie weiter unten noch erläutert — von jeder der Elektroden elektrisch isoliert ist Diese Schichten lassen sich dann auch als »schwimmendes Gate« bezeichnea
Bei der Ausführungsform nach F i g. 7 ist zur Beseitigung des Feldplatteneffekts in Umkehr- oder Gegenrichtung über der isolierenden Schicht 8' ein Bereich B vorhanden, der durch die Feldplattenschichten 6' und T nicht überdeckt ist Der Bereich B entspricht dem Bereich A, der oben anhand von F i g. 1 erläutert wurde. Auf der isolierenden Schicht 8 und dem Bereich B gegenüberstehend ist eine weitere Feldplattenschicht IO5 aus Silizium vorgesehen. Diese Schicht !O3 bildet eine Art schwimmendes Gate. In dazu senkrechter Richtung überlappen die Kanten der Schicht IO5 jede der Feldplattenschichten 6' bzw. 7', um die Überdeckung der Schicht mit hohem Widerstand sicherzustellen. Die Schicht 10s besteht aus AK polykristallinem Silizium oder dergleichen.
Bei der F i g. 8 ist ähnlich wie bei der Ausführungsform nach Fig.7 eine weitere Feldplattenschicht 1O6 über der isolierenden Schicht 8" aufgebracht. Auch diese Schicht 10β besteht aus Al, polykristallinem Silizium oder dergleichen.
Bei den Ausführungsformen nach den Fig.9 und 10 ist eine weitere Feldplattenschicht in Abschnitte unterteilt.
Bei dem MOS-Transistor nach F i g. 9 sind über der isolierenden Schicht 8 bzw. auf der isolierenden Schicht 8' weitere Feldplattenschichten 13 bzw. 12 ausgebildet.
Die Schichten oder Schichtabschnitte 13 sind durch die isolierende Schicht 8' und die Schichten oder Schtchtabschnitte 12 durch die isolierende Schicht 8" überdeck!. Die Schichtabschnitte 13 werden gleichzeitig mit der Gate-Eiektrode 9 hergestellt. Die Scnichiabschniice i?
werden zusammen mit der Source-Elektrode 6 und der Drain-Elektrode 7 ausgebildet. Jeder der Schichtabschnitte 13 bzw. 12 besteht aus Al, polykristallinem Silizium oder dergleichen.
Bei der Ausführungsform nach Fig. 10 liegen über der isolierenden Schicht 8' bzw. der isolierenden Schicht 8" andere unterteilte Feldplattenschnitte 13' bzw. 12'. Die Schichtabschnitte 13' sind durch die isolierende SchiclL 8" überdeckt; sie werden gleichzeitig mit der Source-Elektrode 6 und der Drain-Elektrode 7 hergestellt Die Schichtabschnitte 12' werden gleichzeitig mit dem Anschlußelercient 11 ausgebildet. Jeder der Schichtabschnitte 12" bzw. 13' besteht aus Al, polykristallinem Silizium oder dergleichen.
Bei den Ausführungsformen nach den F i g. 9 und !0 mit unterteilten Feldplattenbereichen besteht eine kapazitive Kopplung zwischen der Drain-Elektrode 7 bzw. dsr Source** Elektrode S durch snisnr£chsnds !c3nsjEitive Elemente Ci, Cj usw, welche durch diese Schichten bestimmt sind. Eine an diesen Schichten liegende Spannung ist durch Unterteilung der Drain-Spannung entsprechend dem Verhältnis der jeweiligen Kapazitätselemente bestimmt
Bei festliegender Drain-Spannung wird das Verhältnis der jeweiligen Kapazitäten vorzugsweise durch Änderung der Größe dieser Schichten oder durch die Dielektrizitätskonstante der isolierenden Schichten festgelegt Die Spannungen dieser Schichten können annähernd beliebig relativ nahe oder weiter weg von der Drain-Elektrode 7 angeordnet werden. Da die Feldplattenschichten unterteilt sind, liegen an den jeweiligen isolierenden Schichten kleinere Spannungen als der Spannungswert, der im Falle der obenerwähnten einzigen Feldplattenschicht auftritt Dies verhindert ganz wesentlich das Auftreten von Entladungen und einem damit verbundenen dielektrischen Durchbruch.
Bei den beschriebenen Ausführungsformen ergibt sich der erhebliche Vorteil der Erfindung dadurch, daß die Schicht 5 mit hohem Widerstand durch die Feldplattenschichten vollständig überdeckt ist, um den Feldplatteneffekt zu erreichen, jedoch ist der Feldplatteneffekt in Gegenrichtung wirksam verhindert
Die graphische Darstellung der Fig. 11 verdeutlicht Vergleichwerte für den Kennwert Ron zwischen einem Transistor gemäß irgendeiner der beschriebenen bevorzugten Ausführungsform der Erfindung und dem herkömmlichen anhand von F i g. 1 erläuterten Transistortyp bei einer Betriebstemperatur von etwa 100° C und bei einer Hoch-Vorspannung von Bds = 200 V bzw.
Vas = 0 V.
In der Darstellung der F i g. 11 sind die Werte /?o/v(kn) auf der Ordinate und die Größe
l/f[(hrs)i]. auf der Abzisse aufgetragen. Der Term
»hrs« bedeutet »Stunden«. Die Werte (I) werden für einen Transistor gemäß der Erfindung erzielt. Für einen heiyrJmmlichen Transistor oben beschriebener Art gelten die Daten (II). Wie die F i g. 1 erkennen läßt, bleiben die Daten (I) konstant, während die Daten (II) stark variieren.
Hierzu 5 Blatt Zeichnungen
15
20
30
35
40
45
50
55
60
65

Claims (12)

Patentansprüche:
1. MOS-Transistor für hohe Betriebsspannungen mit
— einem Halbleiterkörper (1) eines ersten Leitfähigkeitstyps,
— einem von einer Source-EIektrode (6) kontaktierten Source-Bereich (2) mit dem zum Halbleiterkörper entgegengesetzten Leitfähigkeitstyp,
— einem von einer Drainelektrode (7) kontaktierten Drain-Bereich (3) vom Leitfähigkeitstyp des Source-Bereichs,
— einem den Drain-Bereich (3) umgebenden weiteren Bereich (5) vom Leitfähigkeitstyp des Drain-Bereichs und hohem spezifischem Widerstand,
— einer auf einer ersten isolierenden Schicht (8) über iinem Kanal-Bereich (4) aufgebrachten und durch eine zweite isolierende Schicht (S') abgedeckten Gate-Elektrode (9),
— einer sich über der zweiten isolierenden Schicht (8') in Richtung zum Drain-Bereich (3) bis über den Bereich (5) hohen spezifischen Widerstandes erstreckenden Source-Feldplatte (6'), die mit der Source-EIektrode (6) verbunden ist, und
— einer Drain-Feldplatte (T, i0u 1O2,1O4,1O5), die auf einer isolierenden Schicht (z. B. 8) über dem Drain-Bereich (3) angebracht ist und sich in Richtung zum Source-Bereich (2) bis über den Bereich (5) hohen spezifischen Widerstandes erstreckt,
dadurch gekennzeichr· it, daß
— die Drain-Feldplatte von der Source-Feidpiatte (6'), diese überlappend, durch eine isolierende Schicht (z. B. 8') getrennt ist
2. MOS-Transistor gemäß dem Oberbegriff des Anspruchs !,gekennzeichnetdurch
— mindestens eine nicht-kontaktierte Feldplatte (1O6, 12, 13), die von der Drain-Feldplatte (7') und der Source-Feldplatte (6') isoliert ist bzw. sind,
— wobei alle Feldplatten so angebracht sind, daß in horizontaler Richtung vom Source-Bereich (2) zum Drain-Bereich (3) aufeinanderfolgende Feldplatten einander überlappen.
3. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Feldplatte (10|) auf der ersten isolierenden Schicht (8) aufgebracht ist (F ig. 2).
4. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die brain-Feldplatte (7') auf der zweiten isolierenden Schicht (8') aufgebracht ist, jedoch ohne an die Source-Feldplatte (6') zu stoßen, und daß auf der ersten isolierenden Schicht (8) ein den Zwischenbereich zwischen der Drain- und der Source-Feldplatte überbrückender Feldplattenbereich (IO2) aufgebracht ist, der mit der Source-Feldplatte durch die zweite isolierende Schicht (8') hindurch leitend verbunden ist (F i g. 3).
5. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Feldplatte (?') auf der zweiten isolierenden Schicht (8') aufgebracht ist, jedoch ohne an die Source-Feldplatte (6') zu stoßen, und daß auf der ersten isolierender. Schicht (8) ein den Zwischenbereich zwischen der Drain- und der Source-Feldplatte überbrückender Feldplattenbereich (IO3) aufgebracht ist, der mit der Drain-Feldplatte durch die zweite isolierende Schicht (8') hindurch leitend verbunden ist (F i g. 4).
6. MOS-Transistor nach Anspruch J, dadurch gekennzeichnet, daß die Drain-Feldplatte (7') auf der zweiten isolierenden Schicht (8') aufgebracht ist, jedoch ohne an die Source-Feldplatte (6') zu stoßen, daß die Source- und die Drain-Feldplatte durch eine zusammenhängende dritte isolierende Schicht (8") abgedeckt sind, auf der ein den Zwischenbereich zwischen der Drain- und der Source-Feldplatte überbrückender Feldplattenbereich (IO4) aufgebracht ist, der mit der Source-Feldplatte durch die dritte isolierende Schicht (8") hindurch leitend verbunden ist (F i g. 5).
7. MOS-Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Drain-Feidplatte (T) auf der zweiten isolierenden Schicht (8') aufgebracht ist, jedoch ohne an die Source-Feldplatte (6') zu stoßen, daß die Source- und die Drain-Feldplatte durch eine zusammenhängende dritte isolierende Schicht (8") abgedeckt sind, auf der ein den Zwischenbereich zwischen der Drain- und der Source-Feldplatte und die gesamte Drain-Feldplatte abdeckender Feldplattenbereich (IO5) aufgebracht ist, der mit der Drain-Elektrode (7) leitend verbunden ist (F i g. 6).
8. MOS-Transistor nach Anspruch 2, dadurch gekennzeichnet, daß die Drain-Feldplatte (7') auf der zweiten isolierenden Schicht (S') aufgebracht ist, jedoch ohne an die Source-Feldplatte (6') zu stoßen, und daß auf der ersten isolierenden Schicht (8) die nicht kontaktierte Feldplatte (1O3), die den Zwischenbereich zwischen der Drain- und der Source-Feldplatte überbrückt, aufgebracht ist (F i g. 7).
9. MOS-Transistor nach Ans,vruch 2, dadurch gekennzeichnet, daß die Drain-Feldplatte (T) auf der zweiten isolierenden Schicht (8') aufgebracht ist, jedoch ohne an die Source-Feldplatte (6') zu stoßen, daß die Source- und die Drain-Feldplatte durch eine zusammenhängende dritte isolierende Schicht (8") abgedeckt sind, auf der die den Zwischenbereich zwischen der Drain- und der Source-Feldplatte überbrückende nicht-kontaktierte Feldplatte (10β) aufgebracht ist (F i g. 8).
10. MOS-Transistor nach Anspruch 2, dadurch gekennzeichnet, daß die Drain-Feldplatte auf der zweiten isolierenden Schicht (8') unter Einhalten eines horizontalen Zwischenraumes zur Source-Feldplatte aufgebracht isi und daß im Zwischenraum abwechselnd auf der ersten isolierenden Schicht (8) und der zweiten isolierenden Schicht (8') nicht-kontaktierte Feldplatten (13 bzw. 12), die in horizontaler Richtung jeweils einander überlappen, aufgebracht sind (F i g. 9).
11. MOS-Transistor nach Anspruch 2, dadurch gekennzeichnet, daß
— die Source- und die Drain-Feldplatte durch eine zusammenhängende dritte isolierende Schicht (8") abgedeckt sind,
— die Drain-Feldplatte (7') auf der zweiten isolierenden Schicht (8') unter Einhalten eines horizontalen Zwischenraumes zur Source-Feldplatte (6') aufgebracht ist und
35
— im Zwischenraum abwechselnd auf der zweiten isolierenden Schicht (8') und der dritten isolierenden Schicht (8") nicht-kontaktierte Feldplatten (13' bzw. 12'), die in horizontaler Richtung jeweils einander überlappen, aufgebracht sind (Fig. 10).
12 MOS-Transistor nach einem der Ansprüche 1 — 11, dadurch gekennzeichnet, daß der Kanalbereich (4) vom Leitfähigkeitstyp des Halbleiterkörpers (1) den Source-Bereich (2) umgibt
DE3046749A 1979-12-10 1980-12-10 MOS-Transistor für hohe Betriebsspannungen Expired DE3046749C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP16069379A JPS5683077A (en) 1979-12-10 1979-12-10 High tension mos field-effect transistor
JP16069279A JPS5683076A (en) 1979-12-10 1979-12-10 High tension mos field-effect transistor

Publications (2)

Publication Number Publication Date
DE3046749A1 DE3046749A1 (de) 1981-09-10
DE3046749C2 true DE3046749C2 (de) 1986-01-16

Family

ID=26487113

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3046749A Expired DE3046749C2 (de) 1979-12-10 1980-12-10 MOS-Transistor für hohe Betriebsspannungen

Country Status (2)

Country Link
US (1) US4614959A (de)
DE (1) DE3046749C2 (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947232A (en) * 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
JPS56169368A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
JPS56169369A (en) * 1980-05-30 1981-12-26 Sharp Corp High withstand voltage mos field effect semiconductor device
DE3141203A1 (de) * 1981-10-16 1983-04-28 Siemens AG, 1000 Berlin und 8000 München Planares halbleiterbauelement
EP0160183A3 (de) * 1984-05-03 1986-12-03 Rockwell International Corporation Hochspannungs-MOS-Feldeffekttransistor
US5229633A (en) * 1987-06-08 1993-07-20 U.S. Philips Corporation High voltage lateral enhancement IGFET
FR2616966B1 (fr) * 1987-06-22 1989-10-27 Thomson Semiconducteurs Structure de transistors mos de puissance
US4956700A (en) * 1987-08-17 1990-09-11 Siliconix Incorporated Integrated circuit with high power, vertical output transistor capability
DE58905356D1 (de) * 1988-05-11 1993-09-30 Siemens Ag MOS-Halbleiterbauelement für hohe Sperrspannung.
DE69225552T2 (de) * 1991-10-15 1999-01-07 Texas Instruments Inc Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
JP3307481B2 (ja) * 1993-11-05 2002-07-24 三菱電機株式会社 半導体装置
US5959342A (en) * 1993-12-08 1999-09-28 Lucent Technologies Inc. Semiconductor device having a high voltage termination improvement
KR0175277B1 (ko) * 1996-02-29 1999-02-01 김광호 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법
EP0925610A1 (de) * 1996-07-16 1999-06-30 Siemens Aktiengesellschaft Halbleiterbauelement mit einer steuerelektrode zur modulation der leitfähigkeit eines kanalbereichs unter verwendung einer feldplattenstruktur
US6207994B1 (en) * 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6639277B2 (en) * 1996-11-05 2003-10-28 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
US6166418A (en) * 1997-12-16 2000-12-26 Infineon Technologies Ag High-voltage SOI thin-film transistor
DE69910736T2 (de) * 1999-06-03 2004-04-01 Stmicroelectronics S.R.L., Agrate Brianza Randabschluss von Hochspannungs-Halbleiterbauelementen mit einem kapazitiven Spannungsteiler
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
DE10137343C1 (de) * 2001-07-31 2002-09-12 Infineon Technologies Ag Halbleiterstruktur mit Feldplatte
DE10206739C1 (de) * 2002-02-18 2003-08-21 Infineon Technologies Ag Transistorbauelement
JP2004111746A (ja) * 2002-09-19 2004-04-08 Fujitsu Ltd 半導体装置及びその製造方法
KR20060132808A (ko) * 2003-09-22 2006-12-22 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 전계 효과 장치 및 초음파 장치
WO2005031876A1 (en) * 2003-09-30 2005-04-07 Koninklijke Philips Electronics, N.V. Lateral thin-film soi device having a field plate with isolated metallic regions
US7109562B2 (en) * 2005-02-07 2006-09-19 Leadtrend Technology Corp. High voltage laterally double-diffused metal oxide semiconductor
DE102005023026B4 (de) * 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
DE102005039804B4 (de) * 2005-08-22 2009-07-09 Infineon Technologies Ag Laterales Halbleiterbauelement mit Driftstrecke und Potentialverteilungsstruktur, Verwendung des Halbleiterbauelements sowie Verfahren zur Herstellung desselben
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device
CN102945839B (zh) * 2012-12-06 2015-09-16 电子科技大学 一种部分场板屏蔽的高压互连结构
US9425788B1 (en) 2015-03-18 2016-08-23 Infineon Technologies Austria Ag Current sensors and methods of improving accuracy thereof
US10177225B2 (en) 2015-08-12 2019-01-08 Mediatek Inc. Electronic component and manufacturing method thereof
CN107710408B (zh) 2016-05-26 2021-06-18 新电元工业株式会社 半导体装置
US10971624B2 (en) * 2018-03-19 2021-04-06 Macronix International Co., Ltd. High-voltage transistor devices with two-step field plate structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573571A (en) * 1967-10-13 1971-04-06 Gen Electric Surface-diffused transistor with isolated field plate
US3602782A (en) * 1969-12-05 1971-08-31 Thomas Klein Conductor-insulator-semiconductor fieldeffect transistor with semiconductor layer embedded in dielectric underneath interconnection layer
GB1468346A (en) * 1973-02-28 1977-03-23 Mullard Ltd Devices having conductive tracks at different levels with interconnections therebetween
GB1423449A (en) * 1973-07-27 1976-02-04 Standard Telephones Cables Ltd Semiconductor device
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
DE3046749A1 (de) 1981-09-10
US4614959A (en) 1986-09-30

Similar Documents

Publication Publication Date Title
DE3046749C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE2706623C2 (de)
DE2954481C2 (de) Leistungs-mosfet-anordnung.
DE3118674C2 (de) Dünnfilmtransistor
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
EP1051756A1 (de) Mos-feldeffekttransistor mit hilfselektrode
DE4309764A1 (de) Leistungs-MOSFET
DE69937101T2 (de) Laterale-dünnfilm-silizium-auf-isolator (soi) anordnung mit mehreren gebieten im drift-gebiet
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE102006002065A1 (de) Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE3021042C2 (de) Widerstandselement mit hoher Durchbruchsspannung für integrierte Schaltungen
DE2200455C3 (de) Ladungsgekoppelte Halbleiterschaltung
DE19923466B4 (de) Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
DE2201028A1 (de) Feldeffekt-Speicherelement
DE2634312C2 (de) Mit zweiphasigen Taktsignalen betreibbare CCD-Vorrichtung
WO2005076366A2 (de) Soi-halbleiterbauelement mit erhöhter spannungsfestigkeit
DE2818584C2 (de) Sperrschicht-Feldeffekttransistor vom vertikalen Typ
DE102004009602B4 (de) Trench-Transistor
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator
EP0156022B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE2756514A1 (de) Halbleiterbauelement
DE19818299B4 (de) Niederohmiger Hochvolt-Feldeffekttransistor
DE102004006001B3 (de) Leistungshalbleiterbauelement mit Feldzonen-Feldelektroden-Strukturen
DE19755868C1 (de) Hochvolt-SOI-Dünnfilmtransistor
DE2243988C3 (de) Hableiteranordnung mit mindestens einem MIS-Kondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN