CN106548980B - 薄膜晶体管及其制作方法、显示基板和显示装置 - Google Patents

薄膜晶体管及其制作方法、显示基板和显示装置 Download PDF

Info

Publication number
CN106548980B
CN106548980B CN201710071073.3A CN201710071073A CN106548980B CN 106548980 B CN106548980 B CN 106548980B CN 201710071073 A CN201710071073 A CN 201710071073A CN 106548980 B CN106548980 B CN 106548980B
Authority
CN
China
Prior art keywords
insulating layer
layer
amorphous silicon
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710071073.3A
Other languages
English (en)
Other versions
CN106548980A (zh
Inventor
李小龙
李栋
张慧娟
刘政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710071073.3A priority Critical patent/CN106548980B/zh
Publication of CN106548980A publication Critical patent/CN106548980A/zh
Priority to US16/077,777 priority patent/US11227882B2/en
Priority to PCT/CN2017/115887 priority patent/WO2018145515A1/zh
Application granted granted Critical
Publication of CN106548980B publication Critical patent/CN106548980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制作方法、显示基板和显示装置，属于显示技术领域。所述薄膜晶体管包括栅极、源极、漏极和有源层，形成所述有源层的步骤包括：形成保温层的图形；在所述保温层上形成非晶硅层的图形，所述非晶硅层的图形包括位于所述保温层上的第一部分和超出所述保温层之外的第二部分；利用激光退火工艺对所述非晶硅层的图形进行处理使得所述非晶硅层沿从所述第二部分到所述第一部分的方向生长晶粒，形成由多晶硅组成的所述有源层。本发明的技术方案能够以较低的成本制备晶粒尺寸较大且均匀性较好的多晶硅有源层，进而提高薄膜晶体管的载流子迁移率和阈值电压的稳定性。

Description

薄膜晶体管及其制作方法、显示基板和显示装置
技术领域
本发明涉及显示技术领域，特别是指一种薄膜晶体管及其制作方法、显示基板和显示装置。
背景技术
有源矩阵有机发光二极管面板(Active Matrix Organic Light EmittingDiode，AMOLED)具有能耗低、生产成本低、视角宽、响应速度快等优点，因此AMOLED已经逐渐取代传统的液晶显示器。
目前AMOLED是通过驱动晶体管(Drive Thin Film Transistor，DTFT)来驱动有机发光层进行发光，为了使得DTFT具有较高的载流子迁移率，一般采用低温多晶硅来制作DTFT的有源层。
现有的低温多晶硅薄膜中由于晶粒间界缺陷态的大量存在导致薄膜晶体管的阈值电压不稳定和载流子迁移率不佳，并且当薄膜晶体管尺寸缩小时，阈值电压不稳定的问题将变得更为严重。目前，一般采用ELA(准分子激光退火)和CW固态激光两步处理的方法使低温多晶硅薄膜的均匀性得到改善，但是这样增加了成本和工艺的复杂度，不利于实际应用。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管及其制作方法、显示基板和显示装置，能够以较低的成本制备晶粒尺寸较大且均匀性较好的多晶硅有源层，进而提高薄膜晶体管的载流子迁移率和阈值电压的稳定性。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种薄膜晶体管的制作方法，所述薄膜晶体管包括栅极、源极、漏极和有源层，形成所述有源层的步骤包括：
形成保温层的图形；
在所述保温层上形成非晶硅层的图形，所述非晶硅层的图形包括位于所述保温层上的第一部分和超出所述保温层之外的第二部分；
利用激光退火工艺对所述非晶硅层的图形进行处理，形成由多晶硅组成的所述有源层。
进一步地，
所述形成保温层的图形包括：
提供一衬底基板；
在所述衬底基板上沉积一层缓冲材料和一层保温材料，所述缓冲材料的厚度小于所述保温材料的厚度；
对该层保温材料进行构图，形成所述保温层的图形。
进一步地，
所述在所述保温层的图形上形成非晶硅层的图形包括：
在形成有所述保温层的图形的衬底基板上沉积一层非晶硅材料；
对该层非晶硅材料进行构图，形成所述非晶硅层的图形，所述非晶硅层为长条形，包括相对的第一端部、第二端部、位于所述第一端部和所述第二端部之间的中间部，所述中间部位于所述保温层上，所述第一端部和所述第二端部中的至少一个超出所述保温层之外。
进一步地，所述第一端部和所述第二端部均超出所述保温层之外。
进一步地，在所述第一端部超出所述保温层之外时，超出部分的长度范围为1-1.5um；
在所述第二端部超出所述保温层之外时，超出部分的长度范围为1-1.5um。
进一步地，所述保温层为长条形，所述保温层与所述非晶硅层的延伸方向相同，所述保温层在垂直于所述延伸方向上的宽度大于所述中间部在垂直于所述延伸方向上的宽度。
进一步地，所述保温层在垂直于所述延伸方向上的宽度比所述中间部在垂直于所述延伸方向上的宽度大1-2um。
进一步地，所述缓冲材料为SiNx，缓冲材料的厚度范围为50-100nm；
所述保温材料为SiO2，保温材料的厚度范围为250-350nm。
进一步地，在激光退火工艺中，激光的能量范围为350mJ/cm2-450mJ/cm2，激光的照射时间范围为7-8分钟。
本发明实施例还提供了一种薄膜晶体管，为采用如上所述的制作方法制作得到，所述薄膜晶体管包括位于保温层上由多晶硅组成的有源层，所述有源层包括位于保温层上的部分和超出所述保温层之外的部分。
本发明实施例还提供了一种显示基板，包括如上所述的薄膜晶体管。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
本发明的实施例具有以下有益效果：
上述方案中，非晶硅层的图形包括位于保温层上的第一部分和超出保温层之外的第二部分，在对非晶硅层激光退火后，超出保温层外的第二部分冷却的比较快会首先形核，第一部分冷却的比较慢会较慢形核，这样能够使得非晶硅层沿第二部分到第一部分的方向生长晶粒，从而可以控制晶粒的生长方向，提高多晶硅的均匀性；并且由于第一部分是形成在保温层上，由于保温层的存在，第一部分会冷却的比较慢，形成的晶粒也会比较大，从而能够以较低的成本制备晶粒尺寸较大且均匀性较好的多晶硅有源层，进而提高薄膜晶体管的载流子迁移率和阈值电压的稳定性。
附图说明
图1为现有技术中低温多晶硅薄膜晶体管的有源层的截面示意图；
图2为本发明实施例在衬底基板上形成缓冲层和保温层的示意图；
图3为本发明实施例对保温层进行构图的示意图；
图4为本发明实施例沉积非晶硅层的示意图；
图5为本发明实施例对非晶硅层进行构图的示意图；
图6为本发明实施例对非晶硅层进行准分子激光退火的示意图；
图7为本发明实施例薄膜晶体管的有源层的平面示意图。
附图标记
1衬底基板 2缓冲层 3有源层
4缓冲层 5保温层 6非晶硅层 7有源层
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
如图1所示，现有的低温多晶硅基板中是在衬底基板1上形成缓冲层2，并在缓冲层2上形成由低温多晶硅薄膜组成的有源层3。由于低温多晶硅薄膜晶粒间界缺陷态的大量存在导致薄膜晶体管的阈值电压不稳定和载流子迁移率不佳，并且当薄膜晶体管尺寸缩小时，阈值电压不稳定的问题将变得更为严重。目前，一般采用ELA和CW固态激光两步处理的方法使低温多晶硅薄膜的均匀性得到改善，但是这样增加了成本和工艺的复杂度，不利于实际应用
为了解决上述问题，本发明的实施例提供一种薄膜晶体管及其制作方法、显示基板和显示装置，能够以较低的成本制备晶粒尺寸较大且均匀性较好的多晶硅有源层，进而提高薄膜晶体管的载流子迁移率和阈值电压的稳定性。
实施例一
本实施例提供一种薄膜晶体管的制作方法，所述薄膜晶体管包括栅极、源极、漏极和有源层，形成所述有源层的步骤包括：
形成保温层的图形；
在所述保温层上形成非晶硅层的图形，所述非晶硅层的图形包括位于所述保温层上的第一部分和超出所述保温层之外的第二部分；
利用激光退火工艺对所述非晶硅层的图形进行处理，形成由多晶硅组成的所述有源层。
本实施例中，非晶硅层的图形包括位于保温层上的第一部分和超出保温层之外的第二部分，在对非晶硅层激光退火后，超出保温层外的第二部分冷却的比较快会首先形核，第一部分冷却的比较慢会较慢形核，这样能够使得非晶硅层沿第二部分到第一部分的方向生长晶粒，从而可以控制晶粒的生长方向，提高多晶硅的均匀性；并且由于第一部分是形成在保温层上，由于保温层的存在，第一部分会冷却的比较慢，形成的晶粒也会比较大，从而能够以较低的成本制备晶粒尺寸较大且均匀性较好的多晶硅有源层，进而提高薄膜晶体管的载流子迁移率和阈值电压的稳定性。
其中，非晶硅层位于保温层上的第一部分与保温层相接触，且在保温层和非晶硅层都形成在衬底基板上时，第一部分在衬底基板上的正投影落入保温层在衬底基板上的正投影内，第二部分在衬底基板上的正投影位于保温层在衬底基板上的正投影之外。
保温层一般采用冷却速率比较慢的无机材料制成，保温层的冷却速率小于衬底基板的冷却速率，这样在对非晶硅层激光退火后，形成在保温层上的非晶硅层的温度下降地会比较慢。
为了防止衬底基板的部分杂质离子逸出到其他膜层中，对薄膜晶体管的性能造成影响，在保温层和衬底基板之间还设置有缓冲层，具体地，形成保温层的图形的步骤包括：
提供一衬底基板；
在所述衬底基板上沉积一层缓冲材料和一层保温材料，所述缓冲材料的厚度小于所述保温材料的厚度；
对该层保温材料进行构图，形成所述保温层的图形。
缓冲材料和保温材料选用不同的无机材料，由于缓冲层也具有一定的保温效果，如果将缓冲层设置的比较厚，由于第二部分位于缓冲层上，则在冷却时第一部分和第二部分的冷却速率之间的差异会比较小，因此，需要将缓冲层设置的比较薄，保温层设置的比较厚，这样能够使得在冷却时第一部分和第二部分的冷却速率之间的差异比较大。具体地，缓冲材料可以采用SiNx，厚度范围为50-100nm，保温材料可以采用SiO2，厚度范围为250-350nm。
一具体实施方式，在所述保温层的图形上形成非晶硅层的图形的步骤包括：
在形成有所述保温层的图形的衬底基板上沉积一层非晶硅材料；
对该层非晶硅材料进行构图，形成所述非晶硅层的图形，所述非晶硅层为长条形，包括相对的第一端部、第二端部、位于所述第一端部和所述第二端部之间的中间部，所述中间部位于所述保温层上，所述第一端部和所述第二端部中的至少一个超出所述保温层之外。
其中，上述长条形是指非晶硅层的图形的大致形状为宽度远小于长度，具体地，非晶硅层的图形可以为直线形、波浪线形、弓字形等，在此不做限定。非晶硅层的图形也可以包括有多个端部，不局限有两个端部，但为了控制晶粒的生长方向，提高多晶硅的均匀性，非晶体层的图形的端部也不宜过多，优选地，非晶硅层的图形包括有两个端部。
非晶硅层的图形的第一端部和第二端部中的至少一个超出保温层之外，这样在对非晶硅层激光退火后，超出保温层外的端部冷却的比较快会首先形核，其他部分冷却的比较慢会较慢形核，这样能够使得非晶硅层沿该超出保温层之外的端部到中间部的方向生长晶粒，从而可以控制晶粒的生长方向，提高多晶硅的均匀性；并且由于中间部是形成在保温层上，由于保温层的存在，中间部和/或位于保温层上的端部会冷却的比较慢，形成的晶粒也会比较大。
优选实施例中，所述第一端部和所述第二端部均超出所述保温层之外。这样在对非晶硅层激光退火后，能够沿从第一端部到中间部的方向和沿从第二端部到中间部的方向同时生长晶粒，提高生长晶粒的速度，使得在保温层冷却之前就完成晶粒的生长，提高形成的晶粒的尺寸。
其中，在非晶硅层的图形具有超出保温层的部分时，非晶硅层的图形超出保温层部分的长度不宜设计的过长，因为，非晶硅层的图形超出保温层的部分仅是为了控制晶粒的生长方向，并且该部分是位于保温层之外，冷却的比较慢，形成的晶粒比较小，具体地，在所述第一端部超出所述保温层之外时，超出部分的长度范围为1-1.5um；在所述第二端部超出所述保温层之外时，超出部分的长度范围为1-1.5um。
进一步地，所述保温层可以也为长条形，与非晶硅层的图形的形状相匹配，所述保温层与所述非晶硅层的延伸方向相同，所述保温层在垂直于所述延伸方向上的宽度大于所述中间部在垂直于所述延伸方向上的宽度，这样能够保证非晶硅层的图形除端部之外的其他部分都位于保温层上。
本实施例的技术方案中，由于只需要保证非晶硅层的图形除端部之外的其他部分都位于保温层上即可，因此，保温层的宽度也不需要设置的过大，保温层在垂直于所述延伸方向上的宽度可以比所述中间部在垂直于所述延伸方向上的宽度大1-2um。
当然，保温层的形状并不一定需要与非晶硅层的图形相匹配，保温层还可以为圆形、方形等其他形状，只要能够保证非晶硅层的图形第一部分位于保温层上，第二部分超出保温层之外即可。
进一步地，在激光退火工艺中，激光的能量范围为350mJ/cm2-450mJ/cm2，激光的照射时间范围为7-8分钟。当然，激光退火工艺还可以采用其它的工艺参数，并不限定采用上述参数。
下面结合附图对本实施例的薄膜晶体管的有源层的制作方法进行详细介绍：
步骤1、如图2所示，提供一衬底基板1，在衬底基板1上形成缓冲层4和保温层5；
其中，衬底基板1可为玻璃基板或石英基板。具体地，在对衬底基板1进行清洗后，可以采用等离子体增强化学气相沉积(PECVD)方法在衬底基板1上沉积厚度范围为50～100nm的缓冲层4，缓冲层4可以覆盖整个衬底基板1，能够防止衬底基板1中的杂质离子逸出，影响薄膜晶体管的性能，缓冲层4可以选用氧化物、氮化物或者氧氮化合物，具体可以采用SiNx。
在缓冲层4上可以采用等离子体增强化学气相沉积(PECVD)方法沉积厚度范围为250-350nm的保温层5，保温层5可以采用氧化物、氮化物或者氧氮化合物，具体可以采用SiO2。
步骤2、如图3所示，对保温层5进行构图，形成保温层5的图形；
具体地，在保温层5上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于保温层5的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的保温层5，剥离剩余的光刻胶，形成保温层5的图形。
具体地，如图7所示，保温层5的图形大致为长条形，包括首尾依次相接的第一线段、第二线段、第三线段、第四线段和第五线段，第一线段与第二线段垂直，第二线段与第三线段垂直，第三线段与第四线段垂直，第四线段与第五线段垂直。
步骤3、如图4所示，在完成步骤2的衬底基板1上沉积非晶硅层6；
可以采用等离子体增强化学气相沉积(PECVD)方法在衬底基板1上沉积厚度范围为40～50nm的a-Si作为非晶硅层6，并在OVEN(高温退火)炉中完成去氢工艺。
步骤4、如图5所示，对非晶硅层6进行构图，形成非晶硅层6的图形；
具体地，在非晶硅层6上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于非晶硅层6的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的非晶硅层6，剥离剩余的光刻胶，形成非晶硅层6的图形。
具体地，如图7所示，非晶硅层6的大致为长条形，包括两头的第一端部、第二端部、位于所述第一端部和所述第二端部之间的中间部，所述中间部位于所述保温层上，所述第一端部和所述第二端部均超出所述保温层之外，超出部分的长度S为1-1.5um。保温层5在垂直于延伸方向上的宽度超出非晶硅层6的中间部在垂直于延伸方向上的宽度，超出部分的宽度D为1-2um。
步骤5、如图6所示，利用ELA工艺对非晶硅层6的图形进行处理，得到有源层7。
利用准分子激光退火工艺完成非晶硅向多晶硅的转变，激光的能量范围为350mJ/cm2～450mJ/cm2，激光的照射时间范围为7-8分钟。
在对非晶硅层6激光退火后，非晶硅层6超出保温层5外的第一端部和第二端部冷却的比较快会首先形核，中间部冷却的比较慢会较慢形核，这样能够使得非晶硅层沿从第一端部到中间部和第二端部到中间部的方向生长晶粒，从而可以控制晶粒的生长方向，提高多晶硅的均匀性；并且由于中间部是形成在保温层5上，由于保温层5的存在，中间部会冷却的比较慢，形成的晶粒也会比较大，从而能够以较低的成本制备晶粒尺寸较大且均匀性较好的多晶硅有源层，进而提高薄膜晶体管的载流子迁移率和阈值电压的稳定性。
经过上述步骤1-5即可制作得到薄膜晶体管的有源层，之后可以采用现有工艺制作薄膜晶体管的栅绝缘层、栅极、中间绝缘层、源极和漏极，即可得到薄膜晶体管。
实施例二
本实施例提供了一种薄膜晶体管，为采用如上所述的制作方法制作得到，所述薄膜晶体管包括位于保温层上由多晶硅组成的有源层，所述有源层包括位于保温层上的部分和超出所述保温层之外的部分。
由于在该薄膜晶体管有源层的形成过程中，是在保温层上形成非晶硅层的图形，所述非晶硅层的图形包括位于所述保温层上的第一部分和超出所述保温层之外的第二部分，再利用激光退火工艺对所述非晶硅层的图形进行处理，在对非晶硅层激光退火后，超出保温层外的第二部分冷却的比较快会首先形核，第一部分冷却的比较慢会较慢形核，这样能够使得非晶硅层沿第二部分到第一部分的方向生长晶粒，从而可以控制晶粒的生长方向，提高多晶硅的均匀性；并且由于第一部分是形成在保温层上，由于保温层的存在，第一部分会冷却的比较慢，形成的晶粒也会比较大，从而能够以较低的成本制备晶粒尺寸较大且均匀性较好的多晶硅有源层，进而提高薄膜晶体管的载流子迁移率和阈值电压的稳定性。
实施例三
本实施例提供了一种显示基板，包括如上所述的薄膜晶体管。由于上述薄膜晶体管的载流子迁移率较高，阈值电压比较稳定，因此，与现有显示基板相比，本实施例的显示基板的性能也会比较可靠。
实施例四
本实施例还提供了一种显示装置，包括如上所述的显示基板。所述显示装置可以为：显示面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种薄膜晶体管的制作方法，所述薄膜晶体管包括栅极、源极、漏极和有源层，其特征在于，形成所述有源层的步骤包括：
形成保温层的图形；
在所述保温层上直接形成非晶硅层的图形，所述非晶硅层的图形包括位于所述保温层上的第一部分和超出所述保温层之外的第二部分；
利用激光退火工艺对所述非晶硅层的图形进行处理，形成由多晶硅组成的所述有源层；
所述形成保温层的图形包括：
提供一衬底基板；
在所述衬底基板上沉积一层缓冲材料和一层保温材料，所述缓冲材料的厚度小于所述保温材料的厚度；
对该层保温材料进行构图，形成所述保温层的图形；
所述在所述保温层的图形上形成非晶硅层的图形包括：
在形成有所述保温层的图形的衬底基板上沉积一层非晶硅材料；
对该层非晶硅材料进行构图，形成所述非晶硅层的图形，所述非晶硅层为长条形，包括相对的第一端部、第二端部、位于所述第一端部和所述第二端部之间的中间部，所述中间部位于所述保温层上，所述第一端部和所述第二端部均超出所述保温层之外。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述第一端部超出所述保温层之外时，超出部分的长度范围为1-1.5um；
在所述第二端部超出所述保温层之外时，超出部分的长度范围为1-1.5um。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述保温层为长条形，所述保温层与所述非晶硅层的延伸方向相同，所述保温层在垂直于所述延伸方向上的宽度大于所述中间部在垂直于所述延伸方向上的宽度。
4.根据权利要求3所述的薄膜晶体管的制作方法，其特征在于，所述保温层在垂直于所述延伸方向上的宽度比所述中间部在垂直于所述延伸方向上的宽度大1-2um。
5.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述缓冲材料为SiNx，缓冲材料的厚度范围为50-100nm；
所述保温材料为SiO2，保温材料的厚度范围为250-350nm。
6.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在激光退火工艺中，激光的能量范围为350mJ/cm2-450mJ/cm2，激光的照射时间范围为7-8分钟。
7.一种薄膜晶体管，其特征在于，为采用如权利要求1-6中任一项所述的制作方法制作得到，所述薄膜晶体管包括位于保温层上由多晶硅组成的有源层，所述有源层包括位于保温层上的部分和超出所述保温层之外的部分。
8.一种显示基板，其特征在于，包括如权利要求7所述的薄膜晶体管。
9.一种显示装置，其特征在于，包括如权利要求8所述的显示基板。
CN201710071073.3A 2017-02-09 2017-02-09 薄膜晶体管及其制作方法、显示基板和显示装置 Active CN106548980B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710071073.3A CN106548980B (zh) 2017-02-09 2017-02-09 薄膜晶体管及其制作方法、显示基板和显示装置
US16/077,777 US11227882B2 (en) 2017-02-09 2017-12-13 Thin film transistor, method for fabricating the same, display substrate, and display device
PCT/CN2017/115887 WO2018145515A1 (zh) 2017-02-09 2017-12-13 薄膜晶体管及其制作方法、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710071073.3A CN106548980B (zh) 2017-02-09 2017-02-09 薄膜晶体管及其制作方法、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN106548980A CN106548980A (zh) 2017-03-29
CN106548980B true CN106548980B (zh) 2018-09-14

Family

ID=58398690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710071073.3A Active CN106548980B (zh) 2017-02-09 2017-02-09 薄膜晶体管及其制作方法、显示基板和显示装置

Country Status (3)

Country Link
US (1) US11227882B2 (zh)
CN (1) CN106548980B (zh)
WO (1) WO2018145515A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548980B (zh) * 2017-02-09 2018-09-14 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN109638174B (zh) * 2018-11-13 2021-02-26 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN109524475B (zh) * 2018-11-19 2022-06-14 合肥鑫晟光电科技有限公司 薄膜晶体管、其制备方法及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851862A (en) * 1994-03-11 1998-12-22 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a silicon film
CN104157700A (zh) * 2014-09-01 2014-11-19 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN105374882A (zh) * 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法
CN106373922A (zh) * 2015-07-24 2017-02-01 昆山国显光电有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192818B1 (en) * 2005-09-22 2007-03-20 National Taiwan University Polysilicon thin film fabrication method
KR100785019B1 (ko) * 2006-06-09 2007-12-11 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
CN101673528A (zh) 2009-09-29 2010-03-17 深圳市国显科技有限公司 解决液晶屏显示画面拖影问题的方法
CN102842620A (zh) * 2012-09-11 2012-12-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104064451A (zh) * 2014-07-10 2014-09-24 深圳市华星光电技术有限公司 低温多晶硅的制作方法及使用该方法的tft基板的制作方法与tft基板结构
CN104505404A (zh) * 2014-12-23 2015-04-08 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104779199B (zh) * 2015-03-27 2019-01-22 深圳市华星光电技术有限公司 低温多晶硅tft基板结构及其制作方法
CN104966663B (zh) * 2015-05-22 2020-01-14 信利（惠州）智能显示有限公司 低温多晶硅薄膜及其制备方法、以及薄膜晶体管
CN104900532B (zh) * 2015-06-15 2018-10-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN105185695A (zh) * 2015-08-21 2015-12-23 京东方科技集团股份有限公司 氧化物半导体薄膜的制备方法和薄膜晶体管的制备方法
CN106206257A (zh) * 2016-08-12 2016-12-07 昆山国显光电有限公司 制备低温多晶硅薄膜及晶体管的方法
CN108074938B (zh) * 2016-11-14 2020-06-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN106548980B (zh) * 2017-02-09 2018-09-14 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
KR20200051901A (ko) * 2018-11-05 2020-05-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851862A (en) * 1994-03-11 1998-12-22 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a silicon film
CN104157700A (zh) * 2014-09-01 2014-11-19 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN106373922A (zh) * 2015-07-24 2017-02-01 昆山国显光电有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法
CN105374882A (zh) * 2015-12-21 2016-03-02 武汉华星光电技术有限公司 一种低温多晶硅薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
WO2018145515A1 (zh) 2018-08-16
US20210193700A1 (en) 2021-06-24
US11227882B2 (en) 2022-01-18
CN106548980A (zh) 2017-03-29

Similar Documents

Publication Publication Date Title
JP7039742B2 (ja) トランジスタ
CN102169906B (zh) 半导体装置
CN101794822B (zh) 半导体装置及其制造方法
TWI704694B (zh) 電晶體
CN102779844B (zh) 半导体装置及其制造方法
CN104576748B (zh) 半导体装置的制造方法
CN101640221B (zh) 半导体装置以及半导体装置的制造方法
CN108231795A (zh) 阵列基板、制作方法、显示面板及显示装置
KR20190086587A (ko) 산화물 박막 트랜지스터 어레이의 제조방법 및 이를 포함하는 디바이스
CN102842619B (zh) 一种半导体装置及其制造方法
CN105870057B (zh) 一种阵列基板、其制作方法和显示装置
CN106548980B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN105280716B (zh) 薄膜晶体管的制造方法
CN108550625A (zh) 一种薄膜晶体管及其制作方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
US20160247940A1 (en) Manufacturing method and structure of oxide semiconductor tft substrate
US10629746B2 (en) Array substrate and manufacturing method thereof
US9614036B2 (en) Manufacture method of TFT substrate and sturcture thereof
US9793411B2 (en) Manufacturing method and structure of oxide semiconductor TFT substrate
CN105304650A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
EP3196938B1 (en) Unit pixel, array substrate, display device and manufacturing method thereof
Hsieh et al. Threshold voltage uniformity enhancement for low-temperature polysilicon thin-film transistors using tilt alignment technique

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant