CN104157700A - 低温多晶硅薄膜晶体管及其制备方法 - Google Patents
低温多晶硅薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN104157700A CN104157700A CN201410440579.3A CN201410440579A CN104157700A CN 104157700 A CN104157700 A CN 104157700A CN 201410440579 A CN201410440579 A CN 201410440579A CN 104157700 A CN104157700 A CN 104157700A
- Authority
- CN
- China
- Prior art keywords
- layer
- low
- film transistor
- heat
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 105
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 239000010409 thin film Substances 0.000 title abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 263
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 53
- 239000012212 insulator Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 229920005591 polysilicon Polymers 0.000 claims description 96
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 27
- 238000005224 laser annealing Methods 0.000 claims description 15
- -1 gate electrode Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 11
- 229910017083 AlN Inorganic materials 0.000 claims description 7
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 239000011368 organic material Substances 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- 239000010935 stainless steel Substances 0.000 claims description 4
- 229910001220 stainless steel Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 abstract description 28
- 230000002411 adverse Effects 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 79
- 229920001621 AMOLED Polymers 0.000 description 26
- 238000000151 deposition Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000002425 crystallisation Methods 0.000 description 9
- 230000008025 crystallization Effects 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005660 chlorination reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本申请提供了一种低温多晶硅薄膜晶体管及其制备方法，该LTPS TFT依次包括：基板、具有若干个条形凸起的导热层、平坦化层和具有若干个活性沟道的有源层，所述有源层由低温多晶硅薄膜施加黄光制程形成，所述有源层上设置有栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极；每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻；每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度。本申请能获得大的多晶硅晶粒，并使薄膜晶体管的活性沟道完全位于单个晶粒内部，从而避免多晶硅晶界对载流子迁移率的不利影响，且消除了因晶界存在而产生的漏电流现象，能实现最简单的像素电路驱动结构。
Description
技术领域
本申请涉及多晶硅薄膜晶体管技术领域，尤其涉及一种低温多晶硅薄膜晶体管及其制备方法。
背景技术
AMOLED(Active Matrix Organic Light Emitting Diode)是有源矩阵有机发光二极管，具有自发光、广色域、高对比度、响应快和可柔性显示等优点，被认为是TFT-LCD(Thin Film Transistor-Liquid Crystal Display，薄膜场效应晶体管-液晶显示器)的理想替代者。现有的商业化AMOLED产品主要应用于智能手机，采用LTPS TFT(Low Temperature Poly Silicon Thin Film Transistor，低温多晶硅薄膜场效应晶体管)背板驱动。其中，低温多晶硅技术是在低于600℃的温度下，在基板上生成多晶硅薄膜的工艺，具有薄膜电流面积较小和功耗较低等优点。
由于多晶硅的晶粒大小不一以及晶界的存在，经过黄光制程和电极沉积等工序所制备的TFT的电学性能不同，使得AMOLED的每个子像素(subpixel)必须使用“M个薄膜晶体管+N个电容”(M≥5，N≥1)，如6个薄膜晶体管+2个电容(6T+2C)，来制作驱动电路。其中，黄光制程是通过对涂覆在基板表面的光刻胶进行曝光，显影后留下的部分对底层起保护作用，再进行蚀刻、脱模，最终获得永久性图形的过程。
上述现有技术不仅对黄光制程包括曝光机、刻蚀机和显影机等提出了很高的要求，还会降低整个薄膜场效应晶体管阵列(TFT array)的良率，不利于应用。
发明内容
有鉴于此，本申请提供一种低温多晶硅薄膜晶体管及其制备方法，本申请提供的低温多晶硅薄膜晶体管能避免多晶硅晶界对载流子迁移率的不利影响，实现较简单的像素电路驱动结构。
本发明提供一种低温多晶硅薄膜晶体管，包括：
基板；
设置在在所述基板上的导热层，所述导热层具有若干个条形凸起；
设置在所述导热层上的平坦化层；
设置在所述平坦化层上的有源层，所述有源层由低温多晶硅薄膜施加黄光制程形成，所述有源层具有若干个活性沟道；
设置在所述有源层上的栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极；
每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻；
每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度。
优选的，每个所述条形凸起的所在位置位于每个所述活性沟道的所在位置的右侧。
优选的，每个所述条形凸起的所在位置位于每个所述活性沟道的所在位置的左侧。
优选的，每个所述条形凸起的宽度为0.1μm～3μm。
优选的，所述导热层的厚度为≥所述平坦化层的厚度≥
优选的，每个所述条形凸起的厚度≥
优选的，所述导热层的制作材料为碳化硅、氮化铝或氧化铝。
优选的，所述平坦化层的制作材料为氧化硅和有机材料中的一种或几种；
所述基板为玻璃基板、石英基板、聚酰亚胺基板或不锈钢基板。
与现有技术相比，本申请提供的低温多晶硅薄膜晶体管依次包括基板、具有若干个条形凸起的导热层、平坦化层和具有若干个活性沟道的有源层，所述有源层由低温多晶硅薄膜施加黄光制程形成，并且所述有源层上设置有栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极；其中，每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻；每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度。本申请对设置于基板上的导热层进行减薄，但在每个TFT的活性沟道所在位置的一侧，保留条形图案不减薄，即在不减薄的导热层部分形成条形凸起；条形图案位于活性沟道所在位置之外，但与其紧密接触；条形图案的长度大于TFT活性沟道的宽度。在本申请中，非晶硅吸收能量后，生成大量的热，从而进行结晶；对于导热层减薄的所在位置，热量经过厚平坦化层、薄导热层传至基板；对于导热层非减薄的位置，热量经过薄平坦化层、厚导热层传至基板。由于导热层减薄处的热阻大于未减薄处(条形凸起)的热阻，未减薄处的能量能更快地被传递至基板，导致该位置具有更大的过冷度，使得熔融的非晶硅在此处首先形成硅的晶核。由于减薄处与未减薄处的热阻不一致，可形成从减薄处到未减薄处的温度梯度，硅晶核将沿温度梯度逆向生长，也就是从低温向高温生长，最后形成覆盖整个TFT活性沟道区域的单个晶粒。因此，在本申请中，导热层具有若干个条形凸起，能使有源层所在位置的硅晶粒较大，并且使薄膜晶体管的活性沟道完全位于单个晶粒内部，从而避免多晶硅晶界对载流子迁移率的不利影响。同时，本申请消除了因晶界存在而产生的漏电流现象，能实现最简单的像素电路驱动结构。特别是对于AMOLED，本申请可实现2个薄膜晶体管+1个电容(2T+1C)驱动，为AMOLED实现高分辨率(＞500ppi)奠定了一定的基础。
本申请还提供一种低温多晶硅薄膜晶体管的制备方法，包括以下步骤：
1)在基板上沉积导热层，对所述导热层施加黄光制程，进行减薄，使所述导热层具有若干个条形凸起；
2)在所述具有若干个条形凸起的导热层上沉积平坦化层；
3)在所述平坦化层上沉积非晶硅层，然后对所述非晶硅层进行准分子激光退火，得到低温多晶硅薄膜，再对所述低温多晶硅薄膜施加黄光制程，得到具有若干个活性沟道的有源层；每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻；
每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度；
4)在所述有源层上形成栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极，得到低温多晶硅薄膜晶体管。
优选的，所述步骤1)中所述导热层的厚度为≥每个所述条形凸起的厚度≥
所述步骤2)中所述平坦化层的厚度≥
所述步骤3)中所述非晶硅层的厚度为30nm～60nm。
与现有技术相比，本申请提供的低温多晶硅薄膜晶体管的制备方法首先对沉积于基板上的导热层进行特定位置的减薄，使其具有若干个条形凸起；然后依次沉积平坦化层和非晶硅层，并通过准分子激光退火的非晶硅晶化方式，得到低温多晶硅薄膜，施加黄光制程后，得到有源层；最后在所述有源层上形成栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极，完成低温多晶硅薄膜晶体管的制备。在本申请中，非晶硅吸收激光能量后，生成大量的热，从而进行结晶；对于导热层减薄的所在位置，热量经过厚平坦化层、薄导热层传至基板；对于导热层非减薄的位置，热量经过薄平坦化层、厚导热层传至基板。由于导热层减薄处的热阻大于未减薄处(条形凸起)的热阻，未减薄处的能量能更快地被传递至基板，导致该位置具有更大的过冷度，使得熔融的非晶硅在此处首先形成硅的晶核。由于减薄处与未减薄处的热阻不一致，可形成从减薄处到未减薄处的温度梯度，硅晶核将沿温度梯度逆向生长，也就是从低温向高温生长，最后形成覆盖整个TFT活性沟道区域的单个晶粒。因此，本申请通过制备工艺创新，在预定位置控制非晶硅形核与生长方式，能获得大的多晶硅晶粒，并使薄膜晶体管的活性沟道完全位于单个晶粒内部，从而避免多晶硅晶界对载流子迁移率的不利影响，且消除了因晶界存在而产生的漏电流现象，能实现最简单的像素电路驱动结构。特别是对于AMOLED，本申请可实现2个薄膜晶体管+1个电容(2T+1C)驱动，为AMOLED实现高分辨率(＞500ppi)奠定了一定的基础。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例提供的低温多晶硅薄膜晶体管的结构示意图；
图2为本申请实施例提供的导热层图案形状示意侧视图；
图3为本申请实施例提供的导热层图案形状示意俯视图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请提供了一种低温多晶硅薄膜晶体管，包括：
基板；
设置在在所述基板上的导热层，所述导热层具有若干个条形凸起；
设置在所述导热层上的平坦化层；
设置在所述平坦化层上的有源层，所述有源层由低温多晶硅薄膜施加黄光制程形成，所述有源层具有若干个活性沟道；
设置在所述有源层上的栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极；
每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻；
每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度。
本申请提供的低温多晶硅薄膜晶体管依次包括基板、具有若干个条形凸起的导热层、平坦化层和具有若干个活性沟道的有源层，所述有源层由低温多晶硅薄膜施加黄光制程形成，并且所述有源层上设置有栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极。本申请提供的低温多晶硅薄膜晶体管的载流子迁移率较好，能实现较简单的像素电路驱动结构。
参见图1，图1为本申请实施例提供的低温多晶硅薄膜晶体管的结构示意图。图1中，1为基板，2为导热层，3为平坦化层，4为多晶硅活性层，5为p+/n+区，6为栅极绝缘层，7为栅电极(Gate电极)，8为层间绝缘层，9为源电极/漏电极(S/D电极)。
本申请提供的低温多晶硅薄膜晶体管包括基板1，所述基板包括玻璃基板和塑料基板等，优选为玻璃基板、石英基板、聚酰亚胺基板或不锈钢基板，更优选为玻璃基板，应用方便、广泛，且成本较低。本申请对所述基板的厚度和来源等没有特殊限制，采用本领域常用的市售基板即可，并要求清洗干净后再使用。
所述低温多晶硅薄膜晶体管包括导热层2，其设置在基板1上。所述导热层也可称为导热缓冲层，其制作材料为高导热绝缘材料，如碳化硅、氮化铝和氧化铝等，本申请优选采用碳化硅、氮化铝或氧化铝制作导热层。所述导热层的厚度优选大于等于更优选为
在本申请中，所述导热层具有若干个条形凸起。本申请实施例通过黄光制程减薄，制备得到如图2和图3所示形状的导热层图案，图2为本申请实施例提供的导热层图案形状示意侧视图，图2中，1为基板，2为导热层，3为平坦化层；图3为本申请实施例提供的导热层图案形状示意俯视图，图3中，1为导热层，2为导热层具有的条形凸起。
在本申请所述导热层上，每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻。条形图案位于近激光行进路线一侧，如激光从右至左扫描，则条形图案位于TFT活性沟道右侧；如激光从左至右扫描，则条形图案位于TFT活性沟道左侧。
关于所述条形凸起的尺寸，要求每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度。在本申请中，所述每个所述条形凸起的宽度优选为0.1μm～3μm，更优选为0.5μm～2.5μm；每个所述条形凸起的厚度优选大于等于在本申请实施例中，所述导热层厚度大于等于减薄后的(也就是未凸起的部分)导热层厚度为本申请对所述条形凸起的个数没有特殊限制，可根据具体应用而调整。
本申请对设置于基板上的导热层进行减薄，但在每个TFT的活性沟道所在位置的一侧，保留条形图案不减薄，即在不减薄的导热层部分形成条形凸起；条形图案位于活性沟道所在位置之外，但与其紧密接触；条形图案的长度大于TFT活性沟道的宽度。在本申请中，非晶硅吸收能量后，生成大量的热，从而进行结晶；对于导热层减薄的所在位置，热量经过厚平坦化层、薄导热层传至基板；对于导热层非减薄的位置，热量经过薄平坦化层、厚导热层传至基板。由于导热层减薄处的热阻大于未减薄处(条形凸起)的热阻，未减薄处的能量能更快地被传递至基板，导致该位置具有更大的过冷度，使得熔融的非晶硅在此处首先形成硅的晶核。假定平坦化层由氧化硅制作形成，其导热系数为1.4W/(m·K)，厚度为300nm；导热层由氮化铝制作形成，其导热系数为200W/(m·K)，厚度为300nm；导热层减薄至50nm，则根据热阻计算公式：
R(热)＝d/λ；
其中，R(热)—热阻，d—材料厚度，λ—材料导热系数；
由此可得，减薄处热阻为：(50*10-9/200+300*10-9/1.4)＝214.5K/W；
未减薄处热阻为：(300*10-9/200+50*10-9/1.4)＝37.2K/W。可见，减薄处的热阻是未减薄处的5.7倍。
由于减薄处与未减薄处的热阻不一致，可形成从减薄处到未减薄处的温度梯度，硅的晶核将沿温度梯度逆向生长，也就是从低温向高温生长，最后形成覆盖整个TFT活性沟道区域的单个晶粒。因此，本申请能使有源层所在位置的硅晶粒较大，并且使薄膜晶体管的活性沟道完全位于单个晶粒内部，从而避免多晶硅晶界对载流子迁移率的不利影响。同时，本申请消除了因晶界存在而产生的漏电流现象，能实现最简单的像素电路驱动结构。特别是对于AMOLED，本申请可成功地将AMOLED像素结构所需的(mT+nC)简化为2T+1C，为AMOLED实现大于500ppi的高分辨率奠定了一定的基础。
在导热层2上，本申请提供的低温多晶硅薄膜晶体管包括平坦化层3。所述平坦化层的制作材料优选为氧化硅和有机材料中的一种或几种，更优选为氧化硅。所述平坦化层的厚度优选≥更优选为
所述低温多晶硅薄膜晶体管包括设置在平坦化层3上、具有若干个活性沟道的有源层，本申请对低温多晶硅薄膜施加黄光制程形成TFT的有源层。所述低温多晶硅薄膜晶体管包括全N型或全P型低温多晶硅薄膜晶体管，相应的，所述有源层包括多晶硅活性层4和p+/n+区5，本申请对多晶硅活性层和p+/n+区的比例等没有特殊限制。本申请通过对多晶硅活性层进行离子植入，以获得p型或n型的活性层。若为n型低温多晶硅薄膜晶体管(n-type LTPSTFT)，则植入磷(P)元素，以PH3为离子源；若为p型低温多晶硅薄膜晶体管(p-type LTPS TFT)，则植入硼(B)元素，以BH3为离子源。
在本申请形成有源层时，在平坦化层上制作非晶硅(a-Si)层，然后可采用准分子激光退火(ELA)将其晶化，得到低温多晶硅薄膜，再采用黄光制程制作多晶硅活性层图案，使多晶硅活性层位于单一晶粒内部，将晶界等去除掉，从而获得电学特性优异的低温多晶硅薄膜晶体管。其中，所述非晶硅层的厚度优选为30nm～60nm，更优选为40nm～50nm。所述多晶硅活性层图案采用本领域常用的即可，本申请没有特殊限制。
除了以上各层，本申请实施例在TFT的有源层上设置栅极绝缘层6、栅电极7、层间绝缘层8、源电极和漏电极9。所述栅极绝缘层(gate insulator)、栅电极(栅极电极，gate electrode)、层间绝缘层(interlayer)、源电极和漏电极均为本领域技术人员熟知的TFT部件，本申请对各部件的尺寸和设置方法没有特殊限制。
具体的，本申请优选采用三氧化二铝、氮化硅和氧化硅中的一种或几种制作栅极绝缘层。本申请优选采用Mo、Al、Cu及其合金中的一种或几种制作栅极(gate)金属层，然后通过黄光制程制作栅极电极图案。所述层间绝缘层的制作材料优选为三氧化二铝、氮化硅和氧化硅中的一种或几种，更优选为氮化硅。本申请采用黄光制程，在上述绝缘层上制作接触孔(contact hole)。本申请采用Mo、Al、Cu及其合金中的一种或几种制作资料(data)金属层，然后通过黄光制程制作资料电极(data electrode)图案；所述源电极和漏电极分别通过绝缘层接触孔与所述有源层的两端相连。在本申请中，各黄光制程均为本领域技术人员熟知的技术手段。
而对于OLED，还可采用三氧化二铝、氮化硅和氧化硅中的一种或几种制作钝化层(passivation layer)，然后采用黄光制程制作通孔(via hole)；采用ITO/Ag/ITO、ITO/Al/ITO、IZO/Ag/IZO和IZO/Al/IZO中的任一种制作OLED阳极(anode)金属层，然后通过黄光制程制作anode图案。
相应的，本申请还提供了一种低温多晶硅薄膜晶体管的制备方法，包括以下步骤：
1)在基板上沉积导热层，对所述导热层施加黄光制程，进行减薄，使所述导热层具有若干个条形凸起；
2)在所述具有若干个条形凸起的导热层上沉积平坦化层；
3)在所述平坦化层上沉积非晶硅层，然后对所述非晶硅层进行准分子激光退火，得到低温多晶硅薄膜，再对所述低温多晶硅薄膜施加黄光制程，得到具有若干个活性沟道的有源层；每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻；
每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度；
4)在所述有源层上形成栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极，得到低温多晶硅薄膜晶体管。
本申请提供的低温多晶硅薄膜晶体管的制备方法首先对沉积于基板上的导热层进行特定位置的减薄，使其具有若干个条形凸起；然后依次沉积平坦化层和非晶硅层，并通过准分子激光退火的非晶硅晶化方式，得到低温多晶硅薄膜，施加黄光制程后，得到有源层；最后在所述有源层上形成栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极，完成低温多晶硅薄膜晶体管的制备。本申请通过制备工艺创新，成功地将AMOLED像素结构所需的(mT+nC)简化为2T+1C，从而为AMOLED实现高分辨率(＞500ppi)奠定了基础。
根据AMOLED的技术参数，确定每个子像素的大小及TFT在子像素内部的位置后，本申请实施例将基板清洗干净，然后在其上沉积导热层。
在本申请中，所述基板包括玻璃基板和塑料基板等，优选为玻璃基板、石英基板、聚酰亚胺基板或不锈钢基板，更优选为玻璃基板，应用方便、广泛且成本较低。本申请对所述基板的厚度和来源等没有特殊限制，采用本领域常用的市售基板即可，且清洗干净后再使用较好。
所述导热层沉积在基板上，其也可称为导热缓冲层，可以如碳化硅、氮化铝和氧化铝等的高导热绝缘材料为制作材料，本申请优选采用碳化硅、氮化铝或氧化铝制作导热层。所述沉积导热层的方法可以为溅射沉积(sputter)和原子层沉积(ALD)等，本申请对此没有特殊限制。所述导热层的厚度优选大于等于更优选为
本申请实施例通过黄光制程，对所述导热层进行减薄，使所述导热层具有若干个条形凸起。所述黄光制程为本领域技术人员熟知的技术内容，制备如图1至图3所示形状的导热层图案。
在本申请所述导热层上，每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻。条形图案位于近激光行进路线一侧，如激光从右至左扫描，则条形图案位于TFT活性沟道右侧；如激光从左至右扫描，则条形图案位于TFT活性沟道左侧。
关于所述条形凸起的尺寸，要求每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度。在本申请中，每个所述条形凸起的宽度优选为0.1μm～3μm，更优选为0.5μm～2.5μm；每个所述条形凸起的厚度优选大于等于在本申请实施例中，所述导热层厚度大于等于减薄后的(也就是未凸起的部分)导热层厚度为本申请对所述条形凸起的个数没有特殊限制，可根据具体应用而调整。
本申请对设置于基板上的导热层进行减薄，但在每个TFT的活性沟道所在位置的一侧，保留条形图案不减薄，即在不减薄的导热层部分形成条形凸起；条形图案位于活性沟道所在位置之外，但与其紧密接触；条形图案的长度大于TFT活性沟道的宽度。在本申请中，非晶硅吸收能量后，生成大量的热，从而进行结晶；对于导热层减薄的所在位置，热量经过厚平坦化层、薄导热层传至基板；对于导热层非减薄的位置，热量经过薄平坦化层、厚导热层传至基板。由于导热层减薄处的热阻大于未减薄处(条形凸起)的热阻，未减薄处的能量能更快地被传递至基板，导致该位置具有更大的过冷度，使得熔融的非晶硅在此处首先形成硅晶核。由于减薄处与未减薄处的热阻不一致，可形成从减薄处到未减薄处的温度梯度，硅晶核将沿温度梯度逆向生长，也就是从低温向高温生长，最后形成覆盖整个TFT活性沟道区域的单个晶粒。因此，本申请能使有源层所处位置的硅晶粒较大，并且使薄膜晶体管的活性沟道完全位于单个晶粒内部，从而避免多晶硅晶界对载流子迁移率的不利影响。同时，本申请消除了因晶界存在而产生的漏电流现象，能实现最简单的像素电路驱动结构。特别是对于AMOLED，本申请可成功地将AMOLED像素结构所需的(mT+nC)简化为2T+1C，为AMOLED实现大于500ppi的高分辨率奠定了基础。
完成制作具有特定图案的导热层后，本申请实施例在其上沉积平坦化层。在本申请中，沉积平坦化层的方法可以为狭缝涂布(slit coating)、旋涂(spincoating)和丝印(screen printing)等沉积方法，采用常用的即可。所述平坦化层的制作材料优选为氧化硅和有机材料中的一种或几种，更优选为氧化硅。当采用氧化硅时，本申请实施例利用溶胶-凝胶等液相法制作平坦化层；所述平坦化层的制作材料也可以为有机材料，采用本领域技术人员熟知的市售材料即可。所述平坦化层的厚度优选≥更优选为
沉积好平坦化层后，本申请实施例在其上沉积非晶硅层。本申请可以采用等离子增强化学气相沉积(PECVD)的方法，制作非晶硅(a-Si)层。所述非晶硅层的厚度优选为30nm～60nm，更优选为40nm～50nm。
在完成非晶硅层的沉积后，本申请实施例对所述非晶硅层进行准分子激光退火，激光束位于基板上方，将非晶硅层晶化，从而得到低温多晶硅薄膜。
在本申请中，所述准分子激光退火的脉冲重复率(pulse repetition ratio)优选为300Hz～800Hz，更优选为400Hz～600Hz；扫描间距(scan pitch)优选为15μm～30μm；激光能量优选为800W～2000W，更优选为1000W～1800W；扫描速率优选为0.5mm/s～50mm/s，更优选为1mm/s～30mm/s，最优选为2mm/s～10mm/s。在本申请中，所述准分子激光退火采用的准分子激光器为本领域常用的即可，如氯化氙、氟化氪和氟化氩中任一种准分子激光器。在本申请的一个实施例中，采用波长为308nm的氯化氙准分子激光器。本申请通过更合理地调整激光能量和扫描速率等参数，使得非晶硅结晶方向可控、晶粒尺寸可控。
得到低温多晶硅薄膜后，本申请实施例对其施加黄光制程，得到具有若干个活性沟道的有源层。也就是本申请采用黄光制程制作多晶硅活性层图案，形成TFT的有源层。本申请使多晶硅活性层位于单一晶粒内部，将晶界等去除掉，从而获得电学特性优异的低温多晶硅薄膜晶体管。
其中，所述多晶硅活性层图案采用本领域常用的即可，本申请没有特殊限制。本申请通过对多晶硅活性层进行离子植入，以获得p型或n型的活性层。若为n型低温多晶硅薄膜晶体管(n-type LTPS TFT)，则植入磷(P)元素，以PH3为离子源；若为p型低温多晶硅薄膜晶体管(p-type LTPS TFT)，则植入硼(B)元素，以BH3为离子源。
完成上述各层的制作后，本申请实施例在所述有源层上形成栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极，得到低温多晶硅薄膜晶体管。
所述栅极绝缘层(gate insulator)、栅电极(栅极电极，gate electrode)、层间绝缘层(interlayer)、源电极和漏电极均为本领域技术人员熟知的TFT部件，本申请对各部件的制作方法等没有特殊限制。
具体的，本申请优选采用PECVD或ALD沉积三氧化二铝、氮化硅和氧化硅中的一种或几种，制备得到栅极绝缘层。
本申请优选采用sputter沉积Mo、Al、Cu及其合金中的一种或几种，制备得到栅极(gate)金属层，然后通过黄光制程制作栅极电极图案。
本申请实施例采用离子注入设备，利用栅电极为掩膜(mask)，对多晶硅活性层两端进行离子植入，以获得p+/n+源极/漏极区。然后，本申请实施例在无氧炉中进行退火，完成离子活化。其中，所述退火的温度优选为400℃～600℃，更优选为450℃～550℃；时间优选为1小时。
本申请优选采用PECVD或ALD沉积三氧化二铝、氮化硅和氧化硅中的一种或几种，制备得到层间绝缘层。本申请采用黄光制程，在上述绝缘层上制作接触孔(contact hole)。
本申请优选采用sputter沉积Mo、Al、Cu及其合金中的一种或几种，制备得到资料(data)金属层，然后通过黄光制程制作资料电极(data electrode)图案；所述源电极和漏电极分别通过绝缘层接触孔与所述有源层的两端相连。在本申请中，各黄光制程均为本领域技术人员熟知的技术手段；本申请对各沉积方法也没有特殊限定。
而对于OLED，还可采用三氧化二铝、氮化硅和氧化硅中的一种或几种制作钝化层(passivation layer)，然后采用黄光制程制作通孔(via hole)；采用ITO/Ag/ITO、ITO/Al/ITO、IZO/Ag/IZO和IZO/Al/IZO中的任一种制作OLED阳极(anode)金属层，然后通过黄光制程制作anode图案。
得到低温多晶硅薄膜晶体管后，本申请实施例采用2TIC LTPS像素电路驱动AMOLED，效果良好。
为了进一步说明本申请，下面结合实施例对本申请提供的低温多晶硅薄膜晶体管及其制备方法进行详细地描述，但不能将它们理解为对本申请保护范围的限定。
以下实施例中，采用波长为308nm的氯化氙准分子激光器。
实施例1
根据AMOLED的技术参数，确定每个子像素的大小及TFT在子像素内部的位置。
采用sputter沉积氧化铝，以在玻璃基板上沉积厚度为的导热缓冲层。
通过黄光制程，对所述导热缓冲层进行减薄，形成若干个条形凸起；导热层图案如图1至图3所示。在所述黄光制程中，激光从右至左扫描，每个所述条形凸起的所在位置位于每个所述活性沟道的所在位置的右侧。每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度，每个所述条形凸起的宽度为0.5μm；减薄后的导热缓冲层厚度为
采用溶胶-凝胶法沉积SiO2，以在所述具有若干个条形凸起的导热层上沉积厚度为的平坦化层。
在所述平坦化层上采用PECVD沉积厚度为30nm的非晶硅层。
在完成非晶硅层的沉积后，对所述非晶硅层进行准分子激光退火，激光束位于基板上方，将非晶硅层晶化，得到低温多晶硅薄膜。其中，所述准分子激光退火的脉冲重复率为500Hz；扫描间距为15μm；激光能量为1000W；扫描速率为2mm/s。
得到低温多晶硅薄膜后，对其施加黄光制程，形成TFT的有源层。
在所述有源层上形成栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极，得到低温多晶硅薄膜晶体管。其中，所述源电极和漏电极分别通过绝缘层接触孔与所述有源层的两端相连。
得到低温多晶硅薄膜晶体管后，采用2TIC LTPS像素电路驱动AMOLED，效果良好。
实施例2
根据AMOLED的技术参数，确定每个子像素的大小及TFT在子像素内部的位置。
采用sputter沉积碳化硅，以在玻璃基板上沉积厚度为的导热缓冲层。
通过黄光制程，对所述导热缓冲层进行减薄，形成若干个条形凸起；导热层图案如图1至图3所示。在所述黄光制程中，激光从右至左扫描，每个所述条形凸起的所在位置位于每个所述活性沟道的所在位置的右侧。每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度，每个所述条形凸起的宽度为1μm；减薄后的导热缓冲层厚度为
采用旋涂沉积亚克力材料单体，然后在UV光照下聚合，以在所述具有若干个条形凸起的导热层上沉积厚度为的平坦化层。
在所述平坦化层上采用PECVD沉积厚度为45nm的非晶硅层。
在完成非晶硅层的沉积后，对所述非晶硅层进行准分子激光退火，激光束位于基板上方，将非晶硅层晶化，得到低温多晶硅薄膜。其中，所述准分子激光退火的脉冲重复率为700Hz；扫描间距为22μm；激光能量为800W；扫描速率为5mm/s。
得到低温多晶硅薄膜后，对其施加黄光制程，形成TFT的有源层。
在所述有源层上形成栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极，得到低温多晶硅薄膜晶体管。其中，所述源电极和漏电极分别通过绝缘层接触孔与所述有源层的两端相连。
得到低温多晶硅薄膜晶体管后，采用2TIC LTPS像素电路驱动AMOLED，效果良好。
实施例3
根据AMOLED的技术参数，确定每个子像素的大小及TFT在子像素内部的位置。
采用ALD沉积氮化铝，以在玻璃基板上沉积厚度为的导热缓冲层。
通过黄光制程，对所述导热缓冲层进行减薄，形成若干个条形凸起；导热层图案如图1至图3所示。在所述黄光制程中，激光从右至左扫描，每个所述条形凸起的所在位置位于每个所述活性沟道的所在位置的右侧。每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度，每个所述条形凸起的宽度为2μm；减薄后的导热缓冲层厚度为
利用溶胶-凝胶法沉积氧化硅，以在所述具有若干个条形凸起的导热层上沉积厚度为的平坦化层。
在所述平坦化层上采用PECVD沉积厚度为60nm的非晶硅层。
在完成非晶硅层的沉积后，对所述非晶硅层进行准分子激光退火，激光束位于基板上方，将非晶硅层晶化，得到低温多晶硅薄膜。其中，所述准分子激光退火的脉冲重复率为500Hz；扫描间距为20μm；激光能量为900W；扫描速率为3mm/s。
得到低温多晶硅薄膜后，对其施加黄光制程，形成TFT的有源层。
在所述有源层上形成栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极，得到低温多晶硅薄膜晶体管。其中，所述源电极和漏电极分别通过绝缘层接触孔与所述有源层的两端相连。
得到低温多晶硅薄膜晶体管后，采用2TIC LTPS像素电路驱动AMOLED，效果良好。
由以上实施例可知，本申请通过制备工艺等创新，在预定位置控制非晶硅形核与生长方式，获得大的多晶硅晶粒，并使薄膜晶体管的活性沟道完全位于单个晶粒内部，从而改善了载流子迁移率，且消除了因晶界存在而产生的漏电流现象，实现了最简单的像素电路驱动结构。特别是对于AMOLED，可实现2T+1C驱动，从而为其实现高分辨率奠定了基础。
Claims (10)
1.一种低温多晶硅薄膜晶体管，包括：
基板；
设置在在所述基板上的导热层，所述导热层具有若干个条形凸起；
设置在所述导热层上的平坦化层；
设置在所述平坦化层上的有源层，所述有源层由低温多晶硅薄膜施加黄光制程形成，所述有源层具有若干个活性沟道；
设置在所述有源层上的栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极；
每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻；
每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度。
2.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，每个所述条形凸起的所在位置位于每个所述活性沟道的所在位置的右侧。
3.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，每个所述条形凸起的所在位置位于每个所述活性沟道的所在位置的左侧。
4.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，每个所述条形凸起的宽度为0.1μm～3μm。
5.根据权利要求1所述的低温多晶硅薄膜晶体管，其特征在于，所述导热层的厚度为≥所述平坦化层的厚度≥
6.根据权利要求5所述的低温多晶硅薄膜晶体管，其特征在于，每个所述条形凸起的厚度≥
7.根据权利要求1至6任一项所述的低温多晶硅薄膜晶体管，其特征在于，所述导热层的制作材料为碳化硅、氮化铝或氧化铝。
8.根据权利要求1至6任一项所述的低温多晶硅薄膜晶体管，其特征在于，所述平坦化层的制作材料为氧化硅和有机材料中的一种或几种；
所述基板为玻璃基板、石英基板、聚酰亚胺基板或不锈钢基板。
9.一种低温多晶硅薄膜晶体管的制备方法，包括以下步骤：
1)在基板上沉积导热层，对所述导热层施加黄光制程，进行减薄，使所述导热层具有若干个条形凸起；
2)在所述具有若干个条形凸起的导热层上沉积平坦化层；
3)在所述平坦化层上沉积非晶硅层，然后对所述非晶硅层进行准分子激光退火，得到低温多晶硅薄膜，再对所述低温多晶硅薄膜施加黄光制程，得到具有若干个活性沟道的有源层；每个所述条形凸起的所在位置在相应的每个所述活性沟道的所在位置的一侧之外，且两个位置相邻；
每个所述条形凸起的长度大于相应的每个所述活性沟道的宽度；
4)在所述有源层上形成栅极绝缘层、栅电极、层间绝缘层、源电极和漏电极，得到低温多晶硅薄膜晶体管。
10.根据权利要求9所述的制备方法，其特征在于，所述步骤1)中所述导热层的厚度为≥每个所述条形凸起的厚度≥
所述步骤2)中所述平坦化层的厚度≥
所述步骤3)中所述非晶硅层的厚度为30nm～60nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410440579.3A CN104157700B (zh) | 2014-09-01 | 2014-09-01 | 低温多晶硅薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410440579.3A CN104157700B (zh) | 2014-09-01 | 2014-09-01 | 低温多晶硅薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104157700A true CN104157700A (zh) | 2014-11-19 |
| CN104157700B CN104157700B (zh) | 2018-02-13 |
Family
ID=51883157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410440579.3A Active CN104157700B (zh) | 2014-09-01 | 2014-09-01 | 低温多晶硅薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104157700B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900710A (zh) * | 2015-06-08 | 2015-09-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| WO2016201725A1 (zh) * | 2015-06-15 | 2016-12-22 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
| CN106548980A (zh) * | 2017-02-09 | 2017-03-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
| WO2018054180A1 (zh) * | 2016-09-23 | 2018-03-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN109300914A (zh) * | 2018-09-27 | 2019-02-01 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
| CN109742154A (zh) * | 2019-01-08 | 2019-05-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板及其制作方法和应用 |
| CN109841581A (zh) * | 2019-03-28 | 2019-06-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
| CN110190063A (zh) * | 2018-07-02 | 2019-08-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN111554750A (zh) * | 2020-05-20 | 2020-08-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851862A (en) * | 1994-03-11 | 1998-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of crystallizing a silicon film |
| CN1604273A (zh) * | 2004-09-14 | 2005-04-06 | 友达光电股份有限公司 | 半导体器件及制作一低温多晶硅层的方法 |
| CN102969250A (zh) * | 2012-11-22 | 2013-03-13 | 京东方科技集团股份有限公司 | Ltps薄膜及薄膜晶体管的制备方法、阵列基板及显示装置 |
-
2014
- 2014-09-01 CN CN201410440579.3A patent/CN104157700B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851862A (en) * | 1994-03-11 | 1998-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method of crystallizing a silicon film |
| CN1604273A (zh) * | 2004-09-14 | 2005-04-06 | 友达光电股份有限公司 | 半导体器件及制作一低温多晶硅层的方法 |
| CN102969250A (zh) * | 2012-11-22 | 2013-03-13 | 京东方科技集团股份有限公司 | Ltps薄膜及薄膜晶体管的制备方法、阵列基板及显示装置 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104900710A (zh) * | 2015-06-08 | 2015-09-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| WO2016201725A1 (zh) * | 2015-06-15 | 2016-12-22 | 深圳市华星光电技术有限公司 | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 |
| US10312271B2 (en) | 2016-09-23 | 2019-06-04 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| WO2018054180A1 (zh) * | 2016-09-23 | 2018-03-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN106548980A (zh) * | 2017-02-09 | 2017-03-29 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
| CN106548980B (zh) * | 2017-02-09 | 2018-09-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
| CN110190063B (zh) * | 2018-07-02 | 2021-10-12 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN110190063A (zh) * | 2018-07-02 | 2019-08-30 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| US11527554B2 (en) | 2018-07-02 | 2022-12-13 | Beijing Boe Technology Development Co., Ltd. | Array substrate, manufacturing method thereof, and display device |
| CN109300914A (zh) * | 2018-09-27 | 2019-02-01 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
| CN109742154A (zh) * | 2019-01-08 | 2019-05-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板及其制作方法和应用 |
| CN109742154B (zh) * | 2019-01-08 | 2023-10-31 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板及其制作方法和应用 |
| CN109841581A (zh) * | 2019-03-28 | 2019-06-04 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
| CN109841581B (zh) * | 2019-03-28 | 2020-11-24 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板、显示面板及装置 |
| CN111554750A (zh) * | 2020-05-20 | 2020-08-18 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示面板 |
| CN111554750B (zh) * | 2020-05-20 | 2022-06-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104157700B (zh) | 2018-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104157700B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| US9502448B2 (en) | Method for fabricating an array substrate with improved driving ability | |
| CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
| EP2735629B1 (en) | Method of manufacturing low temperature polysilicon film, thin film transistor and manufacturing method thereof | |
| CN106558593A (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| CN102969250B (zh) | Ltps薄膜及薄膜晶体管的制备方法,阵列基板及显示装置 | |
| CN104332477A (zh) | 薄膜晶体管组件、阵列基板及其制作方法、和显示装置 | |
| TW201244114A (en) | Semiconductor device | |
| WO2017028461A1 (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| US20180190490A1 (en) | Thin film transistor and method for fabricating the same | |
| US10978495B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| CN103839826A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
| CN105470196A (zh) | 薄膜晶体管、阵列基板及其制造方法、和显示装置 | |
| CN105097666A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| CN105762196A (zh) | 一种薄膜晶体管、其制作方法及相应装置 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| CN102379041A (zh) | 薄膜晶体管阵列器件、有机el显示装置以及薄膜晶体管阵列器件的制造方法 | |
| JP2006178449A (ja) | 薄膜トランジスタ表示板 | |
| CN104037127A (zh) | 一种多晶硅层及显示基板的制备方法、显示基板 | |
| CN106783875A (zh) | 低温多晶硅膜制备方法、薄膜晶体管及其制备方法 | |
| CN105097453B (zh) | 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置 | |
| CN103022355B (zh) | 一种低温多晶硅薄膜晶体管及其制作方法 | |
| CN104078621B (zh) | 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置 | |
| KR101274697B1 (ko) | 실리콘 결정화 방법 및 이를 이용한 박막 트랜지스터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |