CN111554750A - 薄膜晶体管及其制备方法、显示面板 - Google Patents

薄膜晶体管及其制备方法、显示面板 Download PDF

Info

Publication number
CN111554750A
CN111554750A CN202010429980.2A CN202010429980A CN111554750A CN 111554750 A CN111554750 A CN 111554750A CN 202010429980 A CN202010429980 A CN 202010429980A CN 111554750 A CN111554750 A CN 111554750A
Authority
CN
China
Prior art keywords
substrate
heat dissipation
layer
electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010429980.2A
Other languages
English (en)
Other versions
CN111554750B (zh
Inventor
周天民
王利忠
刘凤娟
杨维
黄睿
强朝辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010429980.2A priority Critical patent/CN111554750B/zh
Publication of CN111554750A publication Critical patent/CN111554750A/zh
Application granted granted Critical
Publication of CN111554750B publication Critical patent/CN111554750B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请提供了一种薄膜晶体管及其制备方法、显示面板。所述薄膜晶体管包括衬底、位于所述衬底一侧的散热层、位于所述散热层背离所述衬底一侧的有源层、及位于所述有源层背离所述衬底一侧的栅电极、第一电极和第二电极。所述散热层背离所述衬底的表面的面积大于所述散热层在所述衬底上的正投影的面积。所述显示面板包括所述薄膜晶体管。

Description

薄膜晶体管及其制备方法、显示面板
技术领域
本申请涉及半导体技术领域，尤其涉及一种薄膜晶体管及其制备方法、显示面板。
背景技术
近年来，基于OLED(Organic Light Emitting Diode，有机发光二极管)的显示装置因具有自发光、视角广、发光效率高、色域广、工作电压低、面板薄等优点，成为国内外热门的显示产品。
OLED显示装置的驱动方式一般为主动驱动，即显示装置的像素由像素电路驱动。一般像素电路中的开关晶体管采用氧化物半导体晶体管。薄膜晶体管的沟道的宽长比较大时，会导致薄膜晶体管工作时产生的温度更高，对器件的稳定性产生不利影响。
发明内容
根据本申请实施例的第一方面，提供了一种薄膜晶体管。所述薄膜晶体管包括：
衬底；
位于所述衬底一侧的散热层，所述散热层背离所述衬底的表面的面积大于所述散热层在所述衬底上的正投影的面积；
位于所述散热层背离所述衬底一侧的有源层；
位于所述有源层背离所述衬底一侧的栅电极、第一电极和第二电极。
在一个实施例中，所述衬底上设有凸起结构，所述散热层包括覆盖所述凸起结构表面的第一散热部、以及形成于相邻所述凸起结构之间的第二散热部，所述第二散热部与相邻所述第一散热部相连。
在一个实施例中，所述凸起结构的侧壁与水平方向之间的夹角范围为30°～80°；和/或，在所述衬底指向所述散热层的方向上，所述凸起结构的尺寸范围为500nm～2000nm。
在一个实施例中，所述散热层的材料为导电材料，所述薄膜晶体管还包括连接部，所述连接部的一端与所述第一电极或所述栅电极电连接，所述连接部的另一端与所述散热层电连接，所述第一电极用于连接稳定的电信号。
在一个实施例中，所述薄膜晶体管包括位于所述散热层与所述有源层之间的绝缘层，所述绝缘层包括位于相邻两个所述第一散热部之间的第一绝缘层、及位于所述第一绝缘层上的第二绝缘层，所述第二绝缘层在所述衬底上的正投影覆盖所述衬底；
所述有源层包括第一区、第二区及位于所述第一区与所述第二区之间的有源区，所述有源区在所述衬底上的正投影位于所述第二散热部在所述衬底上的正投影内。
在一个实施例中，所述连接部的一端与所述第一电极电连接时，所述连接部在所述衬底上的正投影位于所述凸起结构的顶壁或侧壁；和/或，
所述连接部、所述第一电极及所述第二电极在一次构图工艺中形成。
在一个实施例中，所述散热层的厚度范围为50nm至200nm；和/或，
所述有源层、所述第一电极、所述第二电极及所述栅电极在所述衬底上的投影均落在所述散热层在所述衬底上的投影内。
在一个实施例中，所述散热层的材料为不透光材料。
根据本申请实施例的第二方面，提供了一种显示面板，所述显示面板包括上述的薄膜晶体管。
根据本申请实施例的第三方面，提供了一种薄膜晶体管的制备方法，所述薄膜晶体管的制备方法包括：
提供衬底；
在所述衬底的一侧形成散热层，所述散热层背离所述衬底的表面的面积大于所述散热层在所述衬底上的正投影的面积；
在所述散热层背离所述衬底一侧形成有源层；
在所述有源层背离所述衬底一侧形成栅电极、第一电极和第二电极。
在一个实施例中，所述提供衬底，包括：
提供基体层；
在所述基体层上形成多个凹槽，以在所述基体层上形成多个凸起结构；
所述在所述衬底的一侧形成散热层，包括：
同时在所述凸起结构表面形成第一散热部及在相邻所述凸起结构之间形成第二散热部，所述第二散热部与相邻所述第一散热部相连。
在一个实施例中，所述散热层的材料为导电材料，所述薄膜晶体管的制备方法还包括：形成连接部，所述连接部的一端与所述第一电极或所述栅电极电连接，所述连接部的另一端与所述散热层电连接，所述第一电极用于连接稳定的电信号；
所述在所述有源层背离所述衬底一侧形成栅电极、第一电极和第二电极，包括：
在所述有源层背离所述衬底的一侧形成栅电极，所述栅电极与所述有源层绝缘；
在所述有源层背离所述衬底的一侧形成第一电极和第二电极，所述第一电极与所述第二电极分别与所述有源层电连接；
所述连接部与所述第一电极电连接时，所述形成连接部的步骤、与所述在所述有源层背离所述衬底的一侧形成第一电极和第二电极的步骤同步进行。
在一个实施例中，所述在所述散热层背离所述衬底一侧形成有源层之前，所述薄膜晶体管的制备方法还包括：
在所述散热层背离所述衬底一侧形成位于相邻两个所述第一散热部之间的第一绝缘层；在所述第一绝缘层背离所述衬底的一侧形成第二绝缘层；
所述有源层形成于所述第二绝缘层背离所述衬底的一侧；所述有源层包括第一区、第二区及位于所述第一区与所述第二区之间的有源区，所述有源区在所述衬底上的正投影位于所述第二散热部在所述衬底上的正投影内；
和/或，
所述散热层的材料为不透光材料。
本申请实施例提供的薄膜晶体管及其制备方法、显示面板，散热层背离衬底的表面的面积大于散热层在衬底上的正投影的面积，则散热层的散热面积较大，可提升薄膜晶体管的散热效果，改善薄膜晶体管的自发热效应，有助于提升薄膜晶体管的工作稳定性；并且在提升散热层的散热面积的同时散热层在横向上的尺寸可保持不变，不会增大薄膜晶体管的尺寸，薄膜晶体管应用在显示面板中时有助于实现显示面板较高的像素密度。
附图说明
图1A为本申请一示例性实施例提供的薄膜晶体管的剖视图；
图1B为本申请另一示例性实施例提供的薄膜晶体管的剖视图；
图1C为本申请再一示例性实施例提供的薄膜晶体管的剖视图；
图2为本申请一示例性实施例提供的薄膜晶体管的制备方法的流程图；
图3是本申请一示例性实施例提供的薄膜晶体管的衬底的结构示意图；
图4为本申请一示例性实施例提供的第一中间结构的结构示意图；
图5为本申请一示例性实施例提供的第二中间结构的结构示意图；
图6为本申请一示例性实施例提供的第三中间结构的结构示意图；
图7为本申请一示例性实施例提供的显示面板的局部剖视图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。除非另作定义，本申请使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请说明书以及权利要求书中使用的“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而且可以包括电性的连接，不管是直接的还是间接的。“多个”包括两个，相当于至少两个。在本申请说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
下面结合附图，对本申请实施例提供的薄膜晶体管及其制备方法、显示面板进行详细说明。在不冲突的情况下，下述的实施例及实施方式中的特征可以相互补充或相互组合。
本申请实施例提供了一种薄膜晶体管。参见图1A至图1C，所述薄膜晶体管100包括衬底10、散热层20、有源层30、栅电极40、第一电极50和第二电极60。
其中，散热层20位于衬底10的一侧，散热层20背离所述衬底10的表面的面积大于所述散热层20在所述衬底10上的正投影的面积。有源层30位于所述散热层20背离所述衬底10一侧。栅电极40、第一电极50和第二电极60位于有源层30背离衬底10的一侧。栅电极40与有源层30绝缘，栅电极40在衬底10的正投影落在有源层30在衬底10的正投影内。第一电极50及第二电极60分别与有源层30电连接。
本申请实施例提供的薄膜晶体管100，散热层20背离衬底10的表面的面积大于散热层20在衬底10上的正投影的面积，则散热层20的散热面积较大，可提升薄膜晶体管的散热效果，改善薄膜晶体管的自发热效应，有助于提升薄膜晶体管的工作稳定性；并且在提升散热层20的散热面积的同时散热层在横向上的尺寸可保持不变，不会增大薄膜晶体管的尺寸，薄膜晶体管应用在显示面板中时有助于实现显示面板较高的像素密度。
本申请实施例提供的薄膜晶体管100可以是N型晶体管或者P型晶体管。第一电极与第二电极中的一个为源电极，另一个为漏电极。
在一个实施例中，薄膜晶体管100还包括位于有源层30与栅电极40之间的栅极绝缘层83、位于栅电极40背离衬底10一侧的层间介质层84。有源层30包括第二区31、第一区32及位于第二区31与第一区32之间的有源区33。有源层30与栅电极40绝缘，有源层30在衬底10上的正投影与有源区33在衬底10上的正投影大致重合。第一电极50与第一区32电连接，第二电极60与第二区31电连接。
图1A至图1C所示的实施例中，栅极绝缘层83仅形成于栅电极40靠近衬底10一侧的部分区域，第一电极50与第二电极60通过层间介质层84上的通孔与有源层电连接。在其他实施例中，栅极绝缘层83在衬底10上的正投影可覆盖大部分衬底10，第一电极50与第二电极60通过穿透栅极绝缘层与层间介质层84的通孔与有源层电连接。
栅极绝缘层83的材料可以是氧化硅或氧化铝等，厚度范围可以为80nm～200nm。栅极绝缘层83的厚度例如可以是80nm、100nm、150nm、200nm等。栅电极40的材料可以是铜、铝、钛等金属。
在一个实施例中，衬底10可以是柔性衬底，柔性衬底的材料可以包括PI(聚酰亚胺)、PET(聚对苯二甲酸乙二醇酯)及PC(聚碳酸酯)中的一种或多种。在其他实施例中，衬底可以是刚性衬底，刚性衬底的材料例如可以为玻璃、金属、塑料等。
在一个实施例中，衬底10设有多个凹陷(未标号)，相邻凹陷之间形成凸起结构11。衬底10为柔性衬底时，可采用掩膜板对衬底10进行刻蚀，以形成多个凹陷结构。
在一个实施例中，衬底10的厚度范围为5μm～10μm。也即是凸起结构11的顶表面与衬底10的底表面之间的距离为5μm～10μm。衬底10的厚度范围例如为5μm、6μm、8μm、10μm等。
在一个实施例中，散热层20的材料为不透光材料。不透光材料指的是透光率较低的材料，例如透光率可小于30％。不透光材料例如可以是导电材料或者非导电材料，导电材料例如可以是金属材料或者石墨烯，金属材料例如可以是金属钼、金属铝及金属钛中的一种、或包括两种或两种以上的金属合金，非导电材料例如可以是黑色树脂。散热层20位于有源层30与衬底10之间，入射至有源层30的光线被散热层20遮挡，可改善有源层30由于光线入射产生的导电性能差异，可以提高薄膜晶体管的工作稳定性，薄膜晶体管应用在显示面板中时，可避免因光线入射至有源层30而出现显示画面不均的问题，提高显示效果。其中散热层20的材料为金属材料或石墨烯时，散热层20的散热效果更好，同时遮光效果也较好。
在一个实施例中，散热层20包括覆盖凸起结构11的第一散热部21及形成于相邻凸起结构11之间的第二散热部22，第二散热部22与相邻第一散热部21相连。第一散热部21与第二散热部22为一体结构。如此设置，散热层20在纵向上的截面呈非直线型，可增大散热层的柔韧性，薄膜晶体管用于可弯折的显示面板中时，可避免显示面板弯折过程中散热层发生断裂。同时，散热层20靠近衬底10的表面的面积大于散热层20在衬底10上的正投影的面积，可进一步提升散热层20的散热效果。
图1A与图1B所示的实施例中，凸起结构11包括顶壁及位于顶壁两侧的两个侧壁，第一散热部21包括位于凸起结构11顶壁上的第一部211、以及位于凸起结构11两个侧壁上的第二部212，也即是所述第一散热部21向背离所述衬底10的一侧凸起，第二散热部22位于相邻凸起结构11之间。图1A所示的实施例中，凸起结构11的顶壁及侧壁均大致呈平面，散热层20在纵向上的截面大致呈折线形；图1B所示的实施例中，凸起结构11的顶壁呈弧面，侧壁大致呈平面。图1C所示的实施例中，凸起结构11仅包括两个侧壁，两个侧壁大致呈平面，第一散热部21包括位于凸起结构11两个侧壁上的两个第二部212，两个第二部212相连。在其他实施例中，凸起结构11也可呈其他形状，形成在凸起结构11上的第一散热部21的形状与凸起结构11的表面的形状一致。
在一个实施例中，在衬底10指向散热层20的方向上，衬底10的凸起结构11的尺寸h的范围可为500nm～2000nm。如此设置，在衬底10指向散热层20的方向上，在凸起结构11上形成的第一散热部21的第一部211的尺寸范围为500nm～2000nm，可避免第一散热部21在该方向上的尺寸太小导致无法有效增大散热层20的散热效果，又可避免第一散热部21在该方向上的尺寸太大导致工艺实现难度比较大，同时也可避免薄膜晶体管100的纵向尺寸较大，用于显示面板中时使得显示面板的厚度较大的问题。衬底10的凸起结构11在该方向上的尺寸例如为500nm、800nm、1000nm、1400nm、1800nm、2000nm等。
在一个实施例中，参见图1A，凸起结构11的侧壁与水平方向之间的夹角β的范围可为30°～80°。如此设置，既可避免凸起结构11的侧壁与水平方向之间的夹角太大导致在形成散热层20时在凸起结构11的侧壁处发生断裂，也可避免凸起结构11的侧壁与水平方向之间的夹角太小，而导致不能有效增大散热层20的散热面积。凸起结构11的侧壁与水平方向之间的夹角可为30°、40°、50°、60°、70°、80°等。在一个实施例中，所述散热层20的厚度范围为50nm至200nm。如此设置，即可避免散热层20的厚度太小而导致遮光效果不好，又可避免散热层20的厚度太大导致薄膜晶体管的厚度增大，且可避免散热层20的厚度太大导致散热层20的柔韧性降低。散热层20的厚度例如可以是50nm、100nm、150nm、200nm等。散热层20各处的厚度可大致相同，如此散热层20各处的遮光效果比较一致。
在一个实施例中，有源层30的材料为金属氧化物半导体，例如为铟镓锌氧化物、氧化铟锡或氧化铟锌。有源层30的厚度范围可以为20nm～70nm。有源层30的厚度可以是20nm、30nm、50nm、70nm等。
在一个实施例中，有源层30、栅电极40、第一电极50及第二电极60在衬底10上的正投影均位于所述散热层20在衬底10上的正投影内。如此设置，散热层20对薄膜晶体管产生的热量的散热效果更好，并且散热层20能有效遮挡入射至有源层30的光线。
在一个实施例中，所述散热层20的材料为导电材料时，所述薄膜晶体管100还包括连接部70，所述连接部70的一端与所述第一电极50或所述栅电极40电连接，所述连接部70的另一端与所述散热层20电连接，第一电极50用于连接稳定的电信号。稳定的电压信号可以是低电平电信号。栅电极40连接扫描信号，扫描信号为稳定的电信号。散热层20通过连接部70连接至第一电极50或栅电极40，则散热层20的电压信号的大小固定，可防止散热层20与其他部件之间产生感应电动势，而影响薄膜晶体管100的特性。
在一个实施例中，所述薄膜晶体管100还包括位于所述散热层20与所述有源层30之间的绝缘层80，所述绝缘层80包括位于相邻两个所述第一散热部21之间的第一绝缘层81、及位于所述第一绝缘层81上的第二绝缘层82，所述第二绝缘层82背离所述衬底10的表面齐平，所述第二绝缘层82在所述衬底10上的正投影覆盖所述衬底10。其中第二绝缘层82背离衬底10的表面齐平指的是第二绝缘层82背离衬底10的表面大致齐平，没有明显的凹陷。通过设置第二绝缘层82的表面齐平，可防止在形成的有源层30发生断裂。
第一绝缘层81的材质可以是PI、PET及PC中的一种或多种。第一绝缘层81背离衬底10的表面可与第一部211背离衬底10的表面齐平。
第二绝缘层82可以包括氧化硅膜层与氮化硅膜层形成的叠层结构。第二绝缘层82的厚度范围可以是200nm至500nm。第二绝缘层82的厚度例如可以是200nm、300nm、400nm、500nm等。
所述有源层30包括第一区32、第二区31及位于所述第一区32与所述第二区31之间的有源区33，所述有源区33在所述衬底10上的正投影位于所述第二散热部22在所述衬底10上的正投影内。
通过设置绝缘层80包括位于相邻两个第一散热部21之间的第一绝缘层81、及位于第一绝缘层81背离衬底10一侧的第二绝缘层82，且有源区33在衬底10上的正投影位于第二散热部22在衬底10上的正投影内，则有源区33与第二散热部22之间的绝缘层包括第一绝缘层81及第二绝缘层82，有源区33与第二散热部22之间的绝缘层的厚度较大。通过测试发现，散热层20与第一电极50电连接后，散热层20与第一电极50之间会产生电场，导致有源区33的电子传输速率降低。有源区33与第二散热部22之间的绝缘层的厚度较大，可减弱有源区33与第二散热部22之间的电场强度，有助于改善薄膜晶体管的输出电流降低的问题。
在一个实施例中，所述连接部70的一端与所述第一电极50电连接，所述连接部70在所述衬底10上的正投影位于所述凸起结构的顶壁或侧壁。图1A与图1B所示的实施例中，连接部70在所述衬底10上的正投影位于所述凸起结构的顶壁，也即是，连接部70在所述衬底上的正投影位于所述第一散热部21的第一部211在衬底10的正投影内。图1C所示的实施例中，所述连接部70在所述衬底10上的正投影位于所述凸起结构的侧壁，也即是，连接部70在所述衬底上的正投影位于第一散热部21的第二部212在衬底10上的正投影内。如此，第一电极50与第一部211或第二部212之间的绝缘层的厚度较小，在形成连接部70时，需要刻蚀的绝缘层的厚度较小，有助于简化制备工艺。图示实施例中，第一电极50与第一部211之间只有层间介质层84，在刻蚀时可通过一次刻蚀工艺来形成容纳连接部70的开孔。
在一个实施例中，连接部70与第一电极50电连接，所述连接部70、所述第一电极50及所述第二电极60在一次构图工艺中形成。如此设置，连接部70、第一电极50及第二电极60可在同一工艺步骤中形成，有助于简化制备工艺。
本申请实施例还提供了一种薄膜晶体管的制备方法。下面通过薄膜晶体管的制备过程进行介绍。本申请实施例所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后可称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。
参见图2，所述薄膜晶体管的制备方法包括如下步骤110至步骤140。下面将对各步骤进行具体介绍。
在步骤110中，提供衬底。
在一个实施例中，衬底可以是柔性衬底，柔性衬底的材料可以包括PI(聚酰亚胺)、PET(聚对苯二甲酸乙二醇酯)及PC(聚碳酸酯)中的一种或多种。在其他实施例中，衬底可以是刚性衬底，刚性衬底的材料例如可以为玻璃、金属、塑料等。
在一个实施例中，所述提供衬底的步骤110包括如下过程：
首先，提供基体层。基体层的表面齐平。
其次，在所述基体层上形成多个凹槽，以在所述基体层上形成多个凸起结构。在该步骤中，可通过刻蚀工艺形成多个凹槽，在进行刻蚀时可采用掩膜板。通过该步骤可得到如图3所示的衬底10。
在一个实施例中，衬底10上的凹槽12在纵向上的尺寸h的范围可以是500nm～2000nm，也即是凸起结构11在纵向上的尺寸范围为500nm～2000nm。凸起结构11的侧壁与水平方向之间的夹角β的范围可为30°～80°。
在步骤120中，在所述衬底的一侧形成散热层，所述散热层背离所述衬底的表面的面积大于所述散热层在所述衬底上的正投影的面积。
通过该步骤可得到如图4所示的第一中间结构。
在一个实施例中，散热层20可通过溅镀工艺形成。
在一个实施例中，在所述衬底10的一侧形成散热层20的步骤120包括：同时在所述凸起结构11的表面形成第一散热部21及在相邻所述凸起结构11之间形成第二散热部22，所述第二散热部22与相邻的所述第一散热部21相连。
在一个实施例中，所述散热层20的厚度范围为50nm至200nm。
在一个实施例中，散热层20的材料为不透光材料。
在一个实施例中，所述散热层20的材料为导电材料，散热层的材料可包括金属钼、金属铝及金属钛中的一种或者包括两种以上的合金，或者散热层的材料可包括石墨烯。在其他实施例中，散热层20的材料也可为非导电材料，例如散热层20的材料为黑色的树脂。在步骤130中，在所述散热层背离所述衬底一侧形成有源层。
通过该步骤可得到如图5所示的第二中间结构。
在该步骤中，在所述散热层背离所述衬底一侧形成有源层的步骤可包括如下过程：
在散热层20背离衬底一侧形成有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成有源层30。
在一个实施例中，有源层30包括第二区31、第一区32及位于第二区31与第一区32之间的有源区33。
在一个实施例中，有源层30的材料为金属氧化物半导体，例如为铟镓锌氧化物、氧化铟锡或氧化铟锌。有源层30的厚度范围可以为20nm～70nm。有源层30的厚度可以是20nm、30nm、50nm、70nm等。
在一个实施例中，散热层20的材料为导电材料，在步骤130之间，所述制备方法还可包括如下步骤：在所述散热层20背离所述衬底10一侧形成位于相邻两个所述第一散热部21之间的第一绝缘层81，第一绝缘层81与第一散热部21的顶部齐平；在所述第一绝缘层81背离所述衬底10的一侧形成第二绝缘层82，所述第二绝缘层82背离所述衬底的表面齐平。
其中，第一绝缘层81的材质可以是PI、PET及PC中的一种或多种。第一绝缘层81背离衬底10的表面可与第一部211背离衬底10的表面齐平。第二绝缘层82可以包括氧化硅膜层与氮化硅膜层形成的叠层结构。第二绝缘层82的厚度范围可以是200nm至500nm。
在一个实施例中，所述有源区33在所述衬底10上的正投影位于所述第二散热部22在所述衬底10上的正投影内。也即是，有源区33在衬底10上的正投影落在相邻两个凸起结构11之间。
在步骤140中，在所述有源层背离所述衬底一侧形成栅电极、第一电极和第二电极。
通过该步骤可得到如图1A所示的薄膜晶体管。
在一个实施例中，步骤140包括如下过程：
首先，在所述有源层背离所述衬底的一侧形成栅电极，所述栅电极与所述有源层绝缘；其次，在所述有源层背离所述衬底的一侧形成第一电极和第二电极，所述第一电极与所述第二电极分别与所述有源层电连接。
在一个实施例中，所述散热层20的材料为导电材料，所述薄膜晶体管的制备方法还包括：形成连接部70，所述连接部70的一端与所述第一电极50或所述栅电极40电连接，所述连接部70的另一端与所述散热层20电连接，第一电极50用于连接稳定的电信号。
在一个实施例中，所述连接部70与所述第一电极50电连接时，所述形成连接部70的步骤、与所述在所述有源层30背离所述衬底的一侧形成第一电极50和第二电极60的步骤同步进行。
在一个示例性实施例中，形成栅电极、第一电极、第二电极及连接部的具体过程可如下：
在有源层30背离所述衬底10的一侧形成栅极绝缘薄膜，通过构图工艺对栅极绝缘薄膜进行构图，形成栅极绝缘层83。在其他实施例中，也可不对栅极绝缘薄膜进行构图，栅极绝缘薄膜即为栅极绝缘层。
随后，在栅极绝缘层83背离衬底10的一侧形成第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成栅电极40。
随后，在栅电极40背离衬底10的一侧形成层间介质层84，层间介质层84在衬底10上的正投影覆盖衬底10。
随后，对层间介质层84进行刻蚀，形成穿透层间介质层84的通孔，其中有源层30上对应形成有两个通孔，其中一个通孔分别暴露部分第一区，另一个通孔暴露部分第二区；有源层30与散热层20之间形成有一个通孔，该瞳孔暴露部分有源区。通过该步骤可得到如图6所示的第三中间结构。
随后，依次沉积第二金属薄膜、第三金属薄膜和第四金属薄膜，通过构图工艺对第二金属薄膜、第三金属薄膜和第四金属薄膜进行构图，形成第一电极50、第二电极60及连接部70。第一电极50及第二电极60分别通过通孔与有源层30电连接，连接部70的一端与第一电极50电连接，另一端与散热层20电连接。
在一个实施例中，所述连接部70在所述衬底10上的正投影位于所述凸起结构的顶部内。也即是，连接部70在所述衬底上的正投影位于所述第一散热部21的第一部211在衬底10的正投影内。
在一个实施例中，有源层30、栅电极40、第一电极50及第二电极60在衬底10上的正投影均位于所述散热层20在衬底10上的正投影内。
需要说明的是，图3至图6所示的结构中仅以凸起结构11为图1A所示的形状为例进行示意。在其他实施例中，凸起结构11也可以是图1B及1C所示的形状，或者也可以是其他形状，制备过程与上述的制备过程相同，不再进行赘述。
本申请实施例还提供了一种显示面板，所述显示面板包括上述任一实施例所述的薄膜晶体管100。显示面板可以是顶发射结构或者是底发射结构。
所述显示面板包括多个子像素，每一子像素对应一个像素驱动电路，像素驱动电路包括上述的薄膜晶体管100。参见图7，子像素包括第一电极层90、位于第一电极层90上的有机发光层(未图示)及位于有机发光层上的第二电极层(未图示)。第一电极层90与薄膜晶体管100的第二电极60电连接。第一电极层90与第二电极60电连接。其中，第一电极层可以是阳极，第二电极层可以是阴极。
显示面板还可包括位于第一电极50与第二电极60背离衬底10一侧的钝化层85及位于钝化层85背离衬底10一侧的平坦化层86，第一电极层90通过贯穿钝化层85与平坦化层86的通孔与第二电极60电连接。
在一些实施例中，显示面板还可包括封装层及盖板，封装层位于第二电极层背离衬底的一侧，盖板位于封装层背离衬底的一侧。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
本领域技术人员在考虑说明书及实践这里公开的内容后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (13)

1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
衬底；
位于所述衬底一侧的散热层，所述散热层背离所述衬底的表面的面积大于所述散热层在所述衬底上的正投影的面积；
位于所述散热层背离所述衬底一侧的有源层；
位于所述有源层背离所述衬底一侧的栅电极、第一电极和第二电极。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述衬底上设有凸起结构，所述散热层包括覆盖所述凸起结构表面的第一散热部、以及形成于相邻所述凸起结构之间的第二散热部，所述第二散热部与相邻所述第一散热部相连。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述凸起结构的侧壁与水平方向之间的夹角范围为30°～80°；和/或，在所述衬底指向所述散热层的方向上，所述凸起结构的尺寸范围为500nm～2000nm。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述散热层的材料为导电材料，所述薄膜晶体管还包括连接部，所述连接部的一端与所述第一电极或所述栅电极电连接，所述连接部的另一端与所述散热层电连接，所述第一电极用于连接稳定的电信号。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括位于所述散热层与所述有源层之间的绝缘层，所述绝缘层包括位于相邻两个所述第一散热部之间的第一绝缘层、及位于所述第一绝缘层上的第二绝缘层，所述第二绝缘层在所述衬底上的正投影覆盖所述衬底；
所述有源层包括第一区、第二区及位于所述第一区与所述第二区之间的有源区，所述有源区在所述衬底上的正投影位于所述第二散热部在所述衬底上的正投影内。
6.根据权利要求4所述的薄膜晶体管，其特征在于，所述连接部的一端与所述第一电极电连接时，所述连接部在所述衬底上的正投影位于所述凸起结构的顶壁或侧壁；和/或，
所述连接部、所述第一电极及所述第二电极在一次构图工艺中形成。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述散热层的厚度范围为50nm至200nm；和/或，
所述有源层、所述第一电极、所述第二电极及所述栅电极在所述衬底上的投影均落在所述散热层在所述衬底上的投影内。
8.根据权利要求1-7任一项所述的薄膜晶体管，其特征在于，所述散热层的材料为不透光材料。
9.一种显示面板，其特征在于，所述显示面板包括权利要求1至8任一项所述的薄膜晶体管。
10.一种薄膜晶体管的制备方法，其特征在于，所述薄膜晶体管的制备方法包括：
提供衬底；
在所述衬底的一侧形成散热层，所述散热层背离所述衬底的表面的面积大于所述散热层在所述衬底上的正投影的面积；
在所述散热层背离所述衬底一侧形成有源层；
在所述有源层背离所述衬底一侧形成栅电极、第一电极和第二电极。
11.根据权利要求10所述的薄膜晶体管的制备方法，其特征在于，所述提供衬底，包括：
提供基体层；
在所述基体层上形成多个凹槽，以在所述基体层上形成多个凸起结构；
所述在所述衬底的一侧形成散热层，包括：
同时在所述凸起结构表面形成第一散热部及在相邻所述凸起结构之间形成第二散热部，所述第二散热部与相邻所述第一散热部相连。
12.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述散热层的材料为导电材料，所述薄膜晶体管的制备方法还包括：形成连接部，所述连接部的一端与所述第一电极或所述栅电极电连接，所述连接部的另一端与所述散热层电连接，所述第一电极用于连接稳定的电信号；
所述在所述有源层背离所述衬底一侧形成栅电极、第一电极和第二电极，包括：
在所述有源层背离所述衬底的一侧形成栅电极，所述栅电极与所述有源层绝缘；
在所述有源层背离所述衬底的一侧形成第一电极和第二电极，所述第一电极与所述第二电极分别与所述有源层电连接；
所述连接部与所述第一电极电连接时，所述形成连接部的步骤、与所述在所述有源层背离所述衬底的一侧形成第一电极和第二电极的步骤同步进行。
13.根据权利要求11所述的薄膜晶体管的制备方法，其特征在于，所述在所述散热层背离所述衬底一侧形成有源层之前，所述薄膜晶体管的制备方法还包括：
在所述散热层背离所述衬底一侧形成位于相邻两个所述第一散热部之间的第一绝缘层；在所述第一绝缘层背离所述衬底的一侧形成第二绝缘层；
所述有源层形成于所述第二绝缘层背离所述衬底的一侧；所述有源层包括第一区、第二区及位于所述第一区与所述第二区之间的有源区，所述有源区在所述衬底上的正投影位于所述第二散热部在所述衬底上的正投影内；
和/或，
所述散热层的材料为不透光材料。
CN202010429980.2A 2020-05-20 2020-05-20 薄膜晶体管及其制备方法、显示面板 Active CN111554750B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010429980.2A CN111554750B (zh) 2020-05-20 2020-05-20 薄膜晶体管及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010429980.2A CN111554750B (zh) 2020-05-20 2020-05-20 薄膜晶体管及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN111554750A true CN111554750A (zh) 2020-08-18
CN111554750B CN111554750B (zh) 2022-06-17

Family

ID=72008340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010429980.2A Active CN111554750B (zh) 2020-05-20 2020-05-20 薄膜晶体管及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN111554750B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246514A (ja) * 2001-02-14 2002-08-30 Fuji Electric Co Ltd 半導体装置
US20030052337A1 (en) * 1999-09-17 2003-03-20 Hiroshi Tanabe Thin film transistor and method for fabricating same
US20030085425A1 (en) * 2001-11-02 2003-05-08 Ultrarf, Inc. Silicon on insulator device with improved heat removal and method of manufacture
CN1612359A (zh) * 2003-09-30 2005-05-04 三洋电机株式会社 半导体装置
US20100127296A1 (en) * 2008-11-25 2010-05-27 Kabushiki Kaisha Toshiba Light emitting apparatus and method for manufacturing same
JP2011233858A (ja) * 2010-04-09 2011-11-17 Dainippon Printing Co Ltd 薄膜素子用基板の製造方法、薄膜素子の製造方法、薄膜トランジスタの製造方法、薄膜素子、および薄膜トランジスタ
CN104157700A (zh) * 2014-09-01 2014-11-19 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
US20170062538A1 (en) * 2015-08-24 2017-03-02 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing the same, and organic light-emitting display
CN108389885A (zh) * 2018-04-13 2018-08-10 业成科技（成都）有限公司 散热结构及应用其的电子装置和显示装置
CN109841581A (zh) * 2019-03-28 2019-06-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052337A1 (en) * 1999-09-17 2003-03-20 Hiroshi Tanabe Thin film transistor and method for fabricating same
JP2002246514A (ja) * 2001-02-14 2002-08-30 Fuji Electric Co Ltd 半導体装置
US20030085425A1 (en) * 2001-11-02 2003-05-08 Ultrarf, Inc. Silicon on insulator device with improved heat removal and method of manufacture
CN1612359A (zh) * 2003-09-30 2005-05-04 三洋电机株式会社 半导体装置
US20100127296A1 (en) * 2008-11-25 2010-05-27 Kabushiki Kaisha Toshiba Light emitting apparatus and method for manufacturing same
JP2011233858A (ja) * 2010-04-09 2011-11-17 Dainippon Printing Co Ltd 薄膜素子用基板の製造方法、薄膜素子の製造方法、薄膜トランジスタの製造方法、薄膜素子、および薄膜トランジスタ
CN104157700A (zh) * 2014-09-01 2014-11-19 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
US20170062538A1 (en) * 2015-08-24 2017-03-02 Samsung Display Co., Ltd. Thin film transistor, method of manufacturing the same, and organic light-emitting display
CN108389885A (zh) * 2018-04-13 2018-08-10 业成科技（成都）有限公司 散热结构及应用其的电子装置和显示装置
CN109841581A (zh) * 2019-03-28 2019-06-04 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Also Published As

Publication number Publication date
CN111554750B (zh) 2022-06-17

Similar Documents

Publication Publication Date Title
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
KR102328494B1 (ko) Oled 디스플레이 패널 및 이의 제조 방법
JP5178006B2 (ja) 有機発光ダイオードを有するピクセル、及びそのピクセルを作成する方法
US8927325B2 (en) Method for producing an organic radiation-emitting component and organic radiation-emitting component
US8975636B2 (en) Organic light emitting display device having reflection structure and method of manufacturing organic light emitting display device having reflection structure
US8004176B2 (en) Organic light emitting display having reduced manufacturing shorts and method of fabricating the same
US8455893B2 (en) Light-emitting apparatus and production method thereof
KR101084588B1 (ko) 유기 ｅｌ 발광 소자, 그 제조 방법 및 표시 장치
US7615922B2 (en) Electro-luminescent display device and method for fabricating the same
CN109119440B (zh) Oled背板及其制作方法
CN107768412B (zh) 显示基板及其制备方法和显示面板
CN109244107B (zh) Oled背板及其制作方法
CN104733495A (zh) 有机发光二极管显示设备及其制造方法
WO2020253336A1 (zh) 显示基板及其制造方法、有机发光二极管显示装置
CN110783490A (zh) 显示面板及其制备方法
KR102462498B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20190245021A1 (en) Electroluminescent device and method of manufacturing the same
CN116249371A (zh) 用于高级图案化的准整体阴极接触方法
WO2019136818A1 (zh) 一种喷墨打印的oled显示面板及其制备方法
CN111554750B (zh) 薄膜晶体管及其制备方法、显示面板
CN109817816B (zh) 显示面板及制造方法
US20210234117A1 (en) Display panel and method of manufacturing thereof
CN111162112A (zh) 一种双面oled显示结构及制作方法
US11552143B1 (en) OLED panel with trench overhang structures
JP4975137B2 (ja) 有機ｅｌ素子および表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant