CN109300914A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN109300914A
CN109300914A CN201811131701.3A CN201811131701A CN109300914A CN 109300914 A CN109300914 A CN 109300914A CN 201811131701 A CN201811131701 A CN 201811131701A CN 109300914 A CN109300914 A CN 109300914A
Authority
CN
China
Prior art keywords
polysilicon layer
doped region
ion
ion beam
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811131701.3A
Other languages
English (en)
Inventor
王威
黃情
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201811131701.3A priority Critical patent/CN109300914A/zh
Publication of CN109300914A publication Critical patent/CN109300914A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本申请提供了一种阵列基板及其制作方法。所述阵列基板的制作方法包括：提供一基板，在所述基板上形成图案化的多晶硅层。在所述多晶硅层上形成栅绝缘层。在所述栅绝缘层上形成图案化的栅极金属层。确定离子束的掩模版，采用至少两道离子束工艺对所述多晶硅层进行离子植入，以在所述多晶硅层内形成重掺杂区以及位于所述沟道区与所述重掺杂区之间的轻掺杂区。本申请通过采用离子束植入的方式在所述多晶硅层中植入离子，以形成超小尺寸的轻掺杂区，进而满足超小尺寸薄膜晶体管的需要。

Description

阵列基板及其制作方法
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及其制作方法。
背景技术
高解析度的产品需要阵列基板的器件结构具有更小的特征尺寸。高解析度产品相较于非高解析度的产品，需要的薄膜晶体管具有更小沟道长度和沟道宽度，需要的电容需要更小的电容面积。但是，阵列基板上的器件尺寸缩小会导致器件的电学特性恶化。如：当薄膜晶体管的沟道长度和宽度小于2微米时，就会出现严重的短沟道效应和窄沟道效应。这些现象会致使薄膜晶体管的开关特性异常，漏电流偏大，最终导致产品的显示功能异常。
为了解决上述问题，技术人员通过形成轻掺杂区的方式来降低漏电流对薄膜晶体管中靠近源漏端沟道区的影响。轻掺杂区通常需要采用黄光工艺来进行制备。但是黄光工艺形成的轻掺杂区的最小长度为1微米，明显不适用于超短沟道薄膜晶体管。当轻掺杂区长度相对于沟道长度占比过大时，会严重降低薄膜晶体管的载流子迁移率和导通电流。因此，目前亟需一种阵列基板以及阵列基板的制作方法以解决上述问题。
发明内容
本申请提供了一种阵列基板及其制作方法，以解决现有阵列基板中薄膜晶体管的轻掺杂区长度较大，无法满足超小尺寸薄膜晶体管生产需求的问题。
根据本申请的一个方面，提供了一种阵列基板的制作方法，包括：
S10、提供一基板，在所述基板上形成图案化的多晶硅层，所述多晶硅层包括待掺杂区以及位于所述待掺杂区之间的沟道区，所述待掺杂区包括待重掺杂区和待轻掺杂区；
S20、在所述多晶硅层上形成栅绝缘层；
S30、在所述栅绝缘层上形成图案化的栅极金属层；
S40、确定离子束的掩模版，采用至少两道离子束工艺对所述多晶硅层进行离子植入，以在所述多晶硅层内形成重掺杂区以及位于所述沟道区与所述重掺杂区之间的轻掺杂区；
其中，所述至少两道离子束工艺中的前两道离子束工艺所采用的离子束均与所述多晶硅层的上表面呈现一定角度a，需满足a≠0°且a≠90°。
根据本申请一实施例，所述S40具体包括：
S401、以所述栅极金属层为掩模版，采用所述离子束沿第一方向对所述待掺杂区进行第一次离子植入；
S402、以所述栅极金属层为掩模版，采用所述离子束沿第二方向对所述待掺杂区进行第二次离子植入。
根据本申请一实施例，所述S40还包括：
S403、以所述栅极金属层为掩模版，采用所述离子束沿第三方向对所述待重掺杂区进行第三次离子植入，以形成轻掺杂区和重掺杂区。
根据本申请一实施例，所述第一方向与所述第二方向关于所述第一平面对称，所述第一平面平行于所述栅极金属层的任一侧面，所述侧面与所述多晶硅层的上表面垂直。
根据本申请一实施例，所述第三方向为所述多晶硅层上表面的法线方向。
根据本申请一实施例，所述轻掺杂区的长度与所述第一方向与所述多晶硅层所在平面的平面夹角的大小相关。
根据本申请一实施例，所述第一次离子植入、所述第二次离子植入的能量和剂量均相同，且所述第三次离子植入的能量低于所述第一次离子植入和所述第二次离子植入的能量，所述第三次离子植入的剂量高于所述第一次离子植入和所述第二次离子植入的剂量。
根据本申请一实施例，对所述多晶硅层进行离子植入的所述离子束采用等离子体离子源发射。
根据本申请的另一个方面，还提供了一种阵列基板，包括：
基板；
设置在所述基板上的图案化的多晶硅层，所述多晶硅层包括重掺杂区、沟道区以及位于所述重掺杂区与所述沟道区之间的轻掺杂区；
设置在所述多晶硅层上的栅绝缘层；
设置在所述栅绝缘层上的图案化的栅极金属层；
其中，在俯视条件下，所述轻掺杂区的边界与所述栅极金属层的边界重叠。
根据本申请一实施例，所述重掺杂区和所述轻掺杂区由对所述多晶硅层的目标区域采用离子束进行离子植入后形成。
本申请的优点是，提供了一种阵列基板及其制作方法，通过采用离子束植入的方式在所述多晶硅层中植入离子，以形成超小尺寸的轻掺杂区，进而满足超小尺寸薄膜晶体管的需要。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的制作方法的流程示意图；
图2a-2d为本申请实施例提供的阵列基板的制作方法的结构示意图；
图3a-3c为本申请实施例提供的阵列基板的制作方法中S40的结构示意图；
图4为本申请实施例提供的阵列基板的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
本申请提供了一种阵列基板及其制作方法，现有阵列基板中薄膜晶体管的轻掺杂区长度较大，无法满足超小尺寸薄膜晶体管生产需求的问题，本实施例能够改善该缺陷。
下面接合附图和具体实施例对本申请做进一步的说明：
请参阅图1，图1为本申请实施例提供的阵列基板的制作方法的流程示意图，提供了一种阵列基板的制作方法，包括：
请参阅图2a，S10、提供一基板11，在所述基板11上形成图案化的多晶硅层，所述多晶硅层包括待掺杂区以及位于所述待掺杂区之间的沟道区121，所述待掺杂区包括待重掺杂区122a和待轻掺杂区122b。
所述基板11包括衬底，以及设置在衬底上的阻隔层、缓冲层等。
在一种实施例中，所述待重掺杂区122a的长度与重掺杂区的长度相对应，所述轻掺杂区122b的长度与轻掺杂区的长度相对应。且所述待重掺杂区122a的长度和所述待轻掺杂区122b的长度可以根据阵列基板的实际需求进行调整。
在一种实施例中，所述待重掺杂区122a的长度和所述待轻掺杂区122b的长度指的是在如图2a所示的剖面图中，所述待重掺杂区122a和所述待轻掺杂区122b所表现出来的长度。
在一种实施例中，所述多晶硅层在经过黄光工艺后形成图案化的多晶硅层。
请参阅图2b，S20、在所述多晶硅层上形成栅绝缘层13。
在一种实施例中，所述栅绝缘层13的制作方法包括物理气相沉积技术和原子沉积技术等其它制作技术。
所述栅绝缘层13的制备材料包括氧化硅和氮化硅等其它材料。
请参阅图2c，S30、在所述栅绝缘层13上形成图案化的栅极金属层14。
在一种实施例中，所述栅极金属层14位于所述待轻掺杂区122b的上方。在俯视条件下，所述待轻掺杂区122b的边界与所述栅极金属层14的边界重叠。
请参阅图2d，S40、确定离子束的掩模版，采用至少两道离子束工艺对所述多晶硅层进行离子植入，以在所述多晶硅层内形成重掺杂区1221以及位于所述沟道区121与所述重掺杂区之间的轻掺杂区1222。
在一种实施例中，离子束的掩模版为所述栅极金属层14。
本申请中通过将所述栅极金属层14作为离子束工艺中的掩模版，避免了增加一次额外的黄光工艺。
至少两道离子束工艺中的前两道离子束工艺所采用的离子束均与所述多晶硅层的上表面呈现一定角度a，需满足a≠0°且a≠90°，以使所述离子束能够绕过所述栅极金属层植入到所述栅极金属层下方的待轻掺杂区。
当不需要限定所述栅极金属层的边界与所述轻掺杂区的边界重叠时，阵列基板的轻掺杂区和重掺杂区可以采用两道离子束工艺形成，所述多晶硅层中仅经历一道离子束植入的区域为轻掺杂区，经历两道离子束植入的区域为重掺杂区域。
当需要所述栅极金属层的边界与所述轻掺杂区的边界重叠时，所述阵列基板的轻掺杂区和重掺杂区需要采用至少三道离子束工艺形成。增加的一道离子束工艺中的离子束垂直与所述多晶硅层植入，轻掺杂区由于被栅极金属层遮挡而未进行离子束植入，经第三道离子束植入的多晶硅层的对应区域为重掺杂区域，在以下进行详细说明。
在一种实施例中，所述离子束工艺中的离子束覆盖所述多晶硅层，以实现所述掺杂区的离子植入。
在一种实施例中，所述S40包括：
请参阅图3a，S401、以所述栅极金属层14为掩模版，采用所述离子束沿第一方向对所述待掺杂区进行第一次离子植入。
请参阅图3b，S402、以所述栅极金属层14为掩模版，采用所述离子束沿第二方向对所述待掺杂区进行第二次离子植入。
在一种实施例中，所述第一方向与所述第二方向关于所述第一平面对称，所述第一平面平行于所述栅极金属层的任一侧面，所述侧面与所述多晶硅层的上表面垂直，通过上述设置以保证所述掺杂区长度的均一性。
在一种实施例中，当需要所述栅极金属层14的边界与所述轻掺杂区的边界重叠时，所述步骤S40还包括：
请参阅图3c，S403、以所述栅极金属层14为掩模版，采用所述离子束沿第三方向对所述待重掺杂区进行第三次离子植入，以形成轻掺杂区和重掺杂区。
在一种实施例中，所述第三方向为所述多晶硅层上表面的法线方向。
在一种实施例中，所述轻掺杂区的长度与所述第一方向与所述多晶硅层所在平面的平面夹角的大小相关。
在一种实施例中，所述轻掺杂区的长度除了与所述第一方向与所述多晶硅层所在平面的平面夹角有关，还与所述栅绝缘层13的特征值有关，所述特征值包括但并不止于材料的种类、厚度和密度等。
在一种实施例中，所述第一次离子植入、所述第二次离子植入的能量和剂量均相同，且所述第三次离子植入的能量低于所述第一次离子植入和所述第二次离子植入的能量，所述第三次离子植入的剂量高于所述第一次离子植入和所述第二次离子植入的剂量。
在一种实施例中，对所述多晶硅层进行离子植入的所述离子束采用等离子体离子源发射。
根据本申请的另一个发明，如图4所示，还提供了一种阵列基板，包括：
基板11；
设置在所述基板11上的图案化的多晶硅层，所述多晶硅层包括重掺杂区1221、沟道区121以及位于所述重掺杂区1221与所述沟道区121之间的轻掺杂区1222；
设置在所述多晶硅层上的栅绝缘层13；
设置在所述栅绝缘层13上的图案化的栅极金属层14；
其中，在俯视条件下，所述轻掺杂区1222的边界与所述栅极金属层14的边界重叠。
在一种实施例中，所述重掺杂区1221和所述轻掺杂区1222由对所述多晶硅层的目标区域采用离子束进行离子植入后形成。
所述阵列基板的工作原理与所述阵列基板的制作方法的工作原理相似，所述阵列基板的工作原理具体可以参考所述阵列基板的制作方法的工作原理，这里不做赘述。
本申请的优点是，提供了一种阵列基板及其制作方法，通过采用离子束植入的方式在所述多晶硅层中植入离子，以形成超小尺寸的轻掺杂区，进而满足超小尺寸薄膜晶体管的需要。
综上所述，虽然本申请已以实施例揭露如上，但上述实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
S10、提供一基板，在所述基板上形成图案化的多晶硅层，所述多晶硅层包括待掺杂区以及位于所述待掺杂区之间的沟道区，所述待掺杂区包括待重掺杂区和待轻掺杂区；
S20、在所述多晶硅层上形成栅绝缘层；
S30、在所述栅绝缘层上形成图案化的栅极金属层；
S40、确定离子束的掩模版，采用至少两道离子束工艺对所述多晶硅层进行离子植入，以在所述多晶硅层内形成重掺杂区以及位于所述沟道区与所述重掺杂区之间的轻掺杂区；
其中，所述至少两道离子束工艺中的前两道离子束工艺所采用的离子束均与所述多晶硅层的上表面呈现一定角度a，所述a≠0°且所述a≠90°。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述S40具体包括：
S401、以所述栅极金属层为掩模版，采用所述离子束沿第一方向对所述待掺杂区进行第一次离子植入；
S402、以所述栅极金属层为掩模版，采用所述离子束沿第二方向对所述待掺杂区进行第二次离子植入。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述S40还包括：
S403、以所述栅极金属层为掩模版，采用所述离子束沿第三方向对所述待重掺杂区进行第三次离子植入，以形成所述轻掺杂区和所述重掺杂区。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述第一方向与所述第二方向关于第一平面对称，所述第一平面平行于所述栅极金属层的任一侧面，所述侧面与所述多晶硅层的上表面垂直。
5.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述第三方向为所述多晶硅层上表面的法线方向。
6.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述轻掺杂区的长度与所述第一方向与所述多晶硅层所在平面的平面夹角的大小相关。
7.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述第一次离子植入、所述第二次离子植入的能量和剂量均相同，且所述第三次离子植入的能量低于所述第一次离子植入和所述第二次离子植入的能量，所述第三次离子植入的剂量高于所述第一次离子植入和所述第二次离子植入的剂量。
8.根据权利要求2所述的阵列基板的制作方法，其特征在于，对所述多晶硅层进行离子植入的所述离子束采用等离子体离子源发射。
9.一种阵列基板，其特征在于，包括：
基板；
设置在所述基板上的图案化的多晶硅层，所述多晶硅层包括重掺杂区、沟道区以及位于所述重掺杂区与所述沟道区之间的轻掺杂区；
设置在所述多晶硅层上的栅绝缘层；
设置在所述栅绝缘层上的图案化的栅极金属层；
其中，在俯视条件下，所述轻掺杂区的边界与所述栅极金属层的边界重叠。
10.根据权利要求9所述的阵列基板，其特征在于，所述重掺杂区和所述轻掺杂区由对所述多晶硅层的目标区域采用离子束进行离子植入后形成。
CN201811131701.3A 2018-09-27 2018-09-27 阵列基板及其制作方法 Pending CN109300914A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811131701.3A CN109300914A (zh) 2018-09-27 2018-09-27 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811131701.3A CN109300914A (zh) 2018-09-27 2018-09-27 阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN109300914A true CN109300914A (zh) 2019-02-01

Family

ID=65164676

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811131701.3A Pending CN109300914A (zh) 2018-09-27 2018-09-27 阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN109300914A (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245176A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPS61137369A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体装置の製造方法
JPH06104277A (ja) * 1992-09-22 1994-04-15 Nippon Semiconductor Kk 半導体集積回路の製造方法
JPH0832080A (ja) * 1994-07-14 1996-02-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH08279612A (ja) * 1995-04-07 1996-10-22 Sony Corp イオン注入方法
KR20060114863A (ko) * 2005-05-03 2006-11-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조 방법
CN101192519A (zh) * 2006-11-27 2008-06-04 中华映管股份有限公司 半导体元件及其制作方法
CN101452855A (zh) * 2007-12-07 2009-06-10 统宝光电股份有限公司 影像显示系统的薄膜晶体管的结构与制造方法
US20090224290A1 (en) * 2008-03-06 2009-09-10 Kabushiki Kaisha Toshiba Two-way Halo Implant
CN103762263A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种感光单元、显示面板的阵列基板及其制作方法
CN104143533A (zh) * 2014-08-07 2014-11-12 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
CN104157700A (zh) * 2014-09-01 2014-11-19 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN104779167A (zh) * 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
CN106653862A (zh) * 2017-01-24 2017-05-10 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
CN106783626A (zh) * 2017-01-04 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置的制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245176A (ja) * 1984-05-18 1985-12-04 Matsushita Electric Ind Co Ltd Ｍｉｓ型電界効果トランジスタの製造方法
JPS61137369A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd 半導体装置の製造方法
JPH06104277A (ja) * 1992-09-22 1994-04-15 Nippon Semiconductor Kk 半導体集積回路の製造方法
JPH0832080A (ja) * 1994-07-14 1996-02-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH08279612A (ja) * 1995-04-07 1996-10-22 Sony Corp イオン注入方法
KR20060114863A (ko) * 2005-05-03 2006-11-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조 방법
CN101192519A (zh) * 2006-11-27 2008-06-04 中华映管股份有限公司 半导体元件及其制作方法
CN101452855A (zh) * 2007-12-07 2009-06-10 统宝光电股份有限公司 影像显示系统的薄膜晶体管的结构与制造方法
US20090224290A1 (en) * 2008-03-06 2009-09-10 Kabushiki Kaisha Toshiba Two-way Halo Implant
CN103762263A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种感光单元、显示面板的阵列基板及其制作方法
CN104143533A (zh) * 2014-08-07 2014-11-12 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
CN104157700A (zh) * 2014-09-01 2014-11-19 信利（惠州）智能显示有限公司 低温多晶硅薄膜晶体管及其制备方法
CN104779167A (zh) * 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
CN106783626A (zh) * 2017-01-04 2017-05-31 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置的制造方法
CN106653862A (zh) * 2017-01-24 2017-05-10 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法

Similar Documents

Publication Publication Date Title
EP0670604B1 (en) MOS thin-film transistors with a drain offset region
CN107634001B (zh) 一种ldmos器件的制造方法
CN104347422B (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
US11397359B2 (en) Thin film transistor array substrate, manufacturing method thereof, and display panel
CN109696781B (zh) 阵列基板、阵列基板的制作方法和显示装置
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
WO2019218566A1 (zh) Ltps tft基板的制作方法
CN106783626A (zh) 薄膜晶体管、阵列基板和显示装置的制造方法
WO2020082623A1 (zh) 薄膜晶体管及其制造方法
CN106847702B (zh) 一种漏极轻偏移结构的制备方法
CN109616479A (zh) Ltps tft基板的制作方法
CN109545689B (zh) 主动开关及其制作方法、显示装置
CN109300914A (zh) 阵列基板及其制作方法
CN102214580B (zh) 场效晶体管的制作方法及场效晶体管
CN109830539A (zh) 薄膜晶体管及其制作方法
CN109545690A (zh) 薄膜晶体管结构及其制作方法、显示装置
WO2017080004A1 (zh) 液晶显示面板及液晶显示装置
CN100397656C (zh) 多栅极结构的薄膜晶体管及其制作方法
CN100368912C (zh) 液晶显示装置的制造方法
KR20040060550A (ko) 플래시 메모리의 소오스 저항 개선 구조 및 그 제조 방법
CN109637932A (zh) 薄膜晶体管及其制备方法
CN114420690B (zh) Esd保护结构及其制备方法
TWI236770B (en) Thin film transistor and fabrication method thereof
TW202332048A (zh) 半導體器件及其製備方法與應用
CN117524857A (zh) 一种显示面板的制造方法及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190201