JPH08279612A - イオン注入方法 - Google Patents

イオン注入方法

Info

Publication number
JPH08279612A
JPH08279612A JP8244995A JP8244995A JPH08279612A JP H08279612 A JPH08279612 A JP H08279612A JP 8244995 A JP8244995 A JP 8244995A JP 8244995 A JP8244995 A JP 8244995A JP H08279612 A JPH08279612 A JP H08279612A
Authority
JP
Japan
Prior art keywords
substrate
gate
diffusion layer
gate electrode
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8244995A
Other languages
English (en)
Inventor
Hisahiro Anzai
久浩 安斎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8244995A priority Critical patent/JPH08279612A/ja
Publication of JPH08279612A publication Critical patent/JPH08279612A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 ソース及びドレイン領域の接合リーク及び基
板ダメージを抑えることができるイオン注入方法を提供
する。 【構成】 上方に複数のMOSトランジスタ1のゲート
電極12がそれぞれ平行をなす状態で配置された基板1
1中に、各MOSトランジスタ1のポケット拡散層を形
成するためのイオンを注入する方法であっり、各ゲート
電極12のゲート幅方向Lに対して垂直をなす2方向か
ら基板11の表面に対して入射角度を斜めに保ってイオ
ンビームI11,I12を照射し、ゲート電極12下方のチャ
ネル形成領域におけるゲート長方向の両端にイオンを注
入する。これによって、ポケット拡散層を形成するのに
不要な方向から基板に対してイオンビームが照射される
のを防止する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、イオン注入方法に関
し、特にはMOSトランジスタのポケット拡散層を形成
する場合のイオン注入方法に関する。
【0002】
【従来の技術】MOSトランジスタの製造工程で、ゲー
ト電極下方のチャネル形成領域におけるチャネル長方向
の両端に短チャネル効果を防止するためのポケット拡散
層を形成する場合には、イオン注入によって上記ゲート
電極下方の基板中に不純物を導入している。上記イオン
注入では、上方にゲート電極が形成された基板を回転さ
せながら当該基板の表面に対して入射角度を斜めに保っ
てイオンビームを照射している。
【0003】上記のようにイオン注入を行うことによっ
て、上記ゲート電極下方のポケット拡散層を形成する基
板領域に上記不純物のイオンが導入される。
【0004】
【発明が解決しようとする課題】しかし、上記のイオン
注入方法では、基板を回転させながら入射角度を斜めに
保ってイオンビームを照射していることから、上記基板
には全ての方向から連続的にイオンビームが照射され
る。このため、上記ゲート電極下のポケット拡散層を形
成する基板領域には、基板に対して照射されるイオンビ
ームのうちの一部の方向からの照射されるイオンビーム
が注入されるに過ぎない。したがって、上記イオン注入
では、例えば各ゲート電極のゲート幅方向からもイオン
ビームが照射されることになり、基板に対してポケット
拡散層を形成するのに不要な方向からイオンビームが照
射されていることになる。
【0005】また、上記ポケット拡散層を形成するため
のイオン注入は、ゲート電極の下方にイオンを注入する
必要があるため、例えば200keVという高い注入エ
ネルギーでイオンビームを照射する必要がある。
【0006】以上のことから、上記のような不要な方向
から高い注入エネルギーのイオンビームが照射されるこ
とによって、ソース及びドレイン領域の下面側の界面に
おける基板濃度が上昇する。このため、ポケット拡散層
を形成するためのイオン注入が、ソース及びドレイン領
域の接合リークを増大させる要因になると共に、基板に
不要なダメージを加える要因になっている。
【0007】そこで本発明は、上記の課題を解決するイ
オン注入方法を提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
の本発明の第1のイオン注入方法は、それぞれが平行を
なす状態で配置されたMOSトランジスタのゲート電極
下にポケット拡散層を形成するためのイオン注入方法で
ある。ここでは、上記ゲート電極のゲート幅方向に対し
て垂直をなす2方向から当該ゲート電極下方の基板の表
面に対して入射角度を斜めに保ってイオンビームを照射
する。
【0009】また、第2のイオン注入方法は、それぞれ
が垂直をなす状態で配置された各MOSトランジスタの
ゲート電極下にポケット拡散層を形成するためのイオン
注入方法である。この場合、上記各ゲート電極のゲート
幅方向に対して基板に投影した角度が45°をなす4方
向から当該基板の表面に対して入射角度を斜めに保って
イオンビームを照射する。
【0010】そして、第3のイオン注入方法は、それぞ
れが45°の角度をなす状態で配置された各MOSトラ
ンジスタのゲート電極下にポケット拡散層を形成するた
めのイオン注入方法である。この場合、上記各ゲート電
極のゲート幅方向に対して基板に投影した角度が45°
をなす8方向から当該基板の表面に対して入射角度を斜
めに保ってイオンビームを照射する。
【0011】
【作用】上記第1のイオン注入方法では、それぞれが平
行をなす状態で配置された各ゲート電極のゲート幅方向
に対して垂直をなす2方向から入射角度を斜めに保って
イオンビームが基板に照射される。このことから、上記
基板にイオンビームを照射している間は、各ゲート電極
下の基板中に絶えず最大侵入幅でイオンが注入される。
このため、ポケット拡散層を形成するためのイオンが効
率良くゲート電極下方に注入される。
【0012】また、上記第2のイオン注入方法では、そ
れぞれが垂直をなす状態で配置された各ゲート電極のゲ
ート幅方向に対して基板に投影した角度が45°をなす
4方向から入射角度を斜めに保ってイオンビームが基板
に照射される。このことから、基板にイオンビームが照
射される間は、ゲート電極下に絶えず同一の侵入幅でイ
オンが注入される。このため、ポケット拡散層を形成す
るためのイオンが効率良くゲート電極下方に注入され
る。
【0013】そして、第3のイオン注入方法では、それ
ぞれが45°の角度をなす状態で配置された各ゲート電
極のゲート幅方向に対して基板に投影した角度が45°
をなす8方向から入射角度を斜めに保ってイオンビーム
が基板に照射される。このことから、各ゲート電極下に
は、8方向のうちの4方向及び2方向からそれぞれ均等
な侵入幅でイオンが注入される。このため、ポケット拡
散層を形成するためのイオンが効率良くゲート電極下方
に注入される。
【0014】
【実施例】先ず、本発明の第1実施例のイオン注入方法
を図1に基づいて説明する。図1(1)はポケット拡散
層を形成するためのイオン注入が施されるウエハの平面
図,図1(2)は上記平面図の要部拡大図,図1(3)
は上記要部拡大図のA−A’部分の断面図である。上記
図に示すように、イオン注入が施されるウエハ10は、
基板11の上面に複数のMOSトランジスタのゲート電
極12が形成されたものである。上記各ゲート電極12
は、それぞれのゲート幅方向Lが平行をなす状態で配置
されている。
【0015】ここでは、上記のように配置されたゲート
電極12下方の基板11中に、ポケット拡散層を形成す
るためのイオン注入を行う。上記ポケット拡散層は、M
OSトランジスタ1のチャネル形成領域となる基板11
部分におけるチャネル長方向の両端部分に形成される拡
散層である。このポケット拡散層を形成するポケット拡
散層形成領域15には、MOSトランジスタ1のソース
拡散層13及びドレイン拡散層14を構成する不純物と
異なる導電型の不純物のイオンを注入する。
【0016】上記イオン注入は、以下のように行う。す
なわち、ゲート電極12のゲート幅方向Lに対して垂直
をなす2方向から、基板11に対して2回に分割してイ
オンビームI11,I12を照射する。この際、基板11の
表面11aに対して所定の入射角度θを保って、イオン
ビームI11,I12を照射する。
【0017】そして、上記のようにイオン注入を行った
後、基板11中に導入された上記イオンの活性化熱処理
を行い、これによってポケット拡散層を形成する。
【0018】上記第1実施例のイオン注入方法では、基
板11にイオンビームI11,I12を照射している間に
は、各ゲート電極12下に絶えず最大侵入幅でイオンが
注入される。このため、基板11を回転させながら行う
斜めイオン注入法と比較して、基板11に対するイオン
ビームの照射量と注入エネルギーとを低く抑えて効率良
くゲート電極12下のポケット拡散層形成領域15に所
定量のイオンを注入することが可能になる。
【0019】図2のグラフ1には、上記イオン注入方法
によってポケット拡散を形成したMOSトランジスタの
ゲート長Lとしきい電圧Vthとの関係を示す。ここで
は、ヒ素イオンを上記ポケット拡散層を構成するための
不純物イオンとして用い、注入エネルギー200ke
V,総ドーズ量3.5×1012個/cm2 のイオンを上
記2方向から2回に分割して注入した結果である。ま
た、グラフ4には、比較として、上記と同一条件で従来
の回転イオン注入を行った場合の結果を示す。但し、総
ドーズ量は7.0×1012個/cm2 に設定した。尚、
各MOSトランジスタのチャネル形成領域には、Vth
調節用のホウ素イオンが同一のドーズ量だけ注入されて
いる。
【0020】上記各グラフ1,4に示すように、従来の
イオン注入方法ではゲート長が短い領域で短チャネル効
果によるしきい電圧の落ち込みが見られるのに対して、
上記イオン注入方法ではゲート長が短くなっても短チャ
ネル効果によるしきい電圧の落ち込みが見られない。こ
のため、第1実施例のイオン注入方法では、ポケット拡
散層を形成するためのイオン注入が効果的に行われてい
ることが分かる。したがって、ゲート長が短い領域で
も、より少ないイオンビームの照射量で所望のしきい電
圧を有するMOSトランジスタを形成することが可能に
なる。
【0021】次に、第2実施例のイオン注入方法を図3
に基づいて説明する。図3(1)はポケット拡散層を形
成するためのイオン注入が施されるウエハの平面図,図
3(2)は上記平面図の要部拡大図である。上記図に示
すように、イオン注入が施されるウエハ20は、基板2
1の上面に複数のMOSトランジスタのゲート電極22
a,22bが形成されたものである。上記各ゲート電極
22a,22bは、それぞれのゲート幅方向La,Lb
が垂直をなす状態で配置されている。ただし、各MOS
トランジスタは、上記図1(3)の断面図に示したもの
と同様のものである。ここでは、上記のような状態でゲ
ート電極22a,22bが上方に配置されている基板2
1中に、上記第1実施例と同様のポケット拡散層を形成
するためのイオン注入を行う。
【0022】上記イオン注入は、以下のように行う。す
なわち、各ゲート電極22a,22bのゲート幅方向L
a,Lbに対して、基板21に投影した角度が45°を
なす4方向から、分割しての基板21にイオンビームI
21〜I24を照射する。この際、上記第1実施例と同様
に、基板21の表面21aに対して所定の入射角度θを
保って各イオンビームI21〜I24を照射する。
【0023】上記のようにイオン注入を行った後、基板
21中に導入された上記イオンの活性化熱処理を行い、
これによってポケット拡散層を形成する。
【0024】上記第2実施例のイオン注入方法では、基
板21にイオンビームI21〜I24を照射している間に
は、各ゲート電極22a,22bの基板21中に絶えず
同一の侵入幅でイオンが注入される。このため、基板2
1を回転させながら行う斜めイオン注入方と比較して、
基板21に対するイオンビームの照射量と注入エネルギ
ーとを低く抑えて効率良くゲート電極21下のポケット
拡散層形成領域に所定量のイオンを注入することが可能
になる。
【0025】上記図2のグラフ2には、上記イオン注入
方法によってポケット拡散層を形成したMOSトランジ
スタのゲート長Lとしきい電圧Vthとの関係を示す。
ここでは、上記第1実施例と同一条件で上記のようにイ
オン注入を行った。上記グラフ2に示すように、上記イ
オン注入方法によってポケット拡散層を形成したMOS
トランジスタでは、ゲート長が短くなっても短チャネル
効果によるしきい電圧の落ち込みが見られない。このた
め、Vth調節用のイオン注入量を少なくすることで、
ゲート長が短い領域でもよりポケット拡散層へのイオン
の照射量を低く抑えて、所望のしきい電圧を有するMO
Sトランジスタを形成することが可能になる。
【0026】次に、第3実施例のイオン注入方法を図4
に基づいて説明する。図4(1)はポケット拡散層を形
成するためのイオン注入が施されるウエハの平面図,図
4(2)は上記平面図の要部拡大図である。上記図に示
すように、イオン注入が施されるウエハ30は、基板3
1の上面に複数のMOSトランジスタのゲート電極32
a〜32dが形成されたものである。上記各ゲート電極
32a〜32dは、それぞれのゲート幅方向La〜Ld
が45°の角度をなす状態で配置されている。このた
め、ゲート電極32aとゲート電極32bとは、それぞ
れのゲート幅方向が垂直をなしている。またゲート電極
32cとゲート電極32dとはそれぞれのゲート幅方向
が垂直をなしている。ただし、各MOSトランジスタ
は、上記図1(3)の断面図に示したものと同様のもの
である。ここでは、上記のように各ゲート電極32a〜
32dが配置された基板31中に、上記第1及び第2実
施例と同様のポケット拡散層を形成するためのイオン注
入を行う。
【0027】上記イオン注入は、以下のように行う。す
なわち、各ゲート電極32a〜32dのゲート幅方向L
a〜Ldに対して基板31に投影した角度が45°をな
す8方向から、分割しての基板31にイオンビームI31
〜I38を照射する。この際、上記第1及び第2実施例と
同様に、基板21の表面21aに対して所定の入射角度
θを保って、イオンビームI31〜I38を照射する。
【0028】上記イオンビームI31〜I38の入射方向
は、以下のようである。上記ゲート電極32aのゲート
幅方向Laに対して45°の角度をなす方向は4方向あ
り、この4方向のそれぞれから基板31中にイオンビー
ムI31〜I34を照射する。上記ゲート電極32aのゲー
ト幅方向Laとゲート電極32bのゲート幅方向Lbと
は垂直をなしているため、上記イオンビームI31〜I34
はゲート電極32bのゲート幅方向Lbに対しても45
°の角度をなして照射される。
【0029】一方、上記ゲート電極32aの配置方向に
対してそれぞれ45°の角度で配置されているゲート電
極32c,32dでは、そのゲート幅方向Lc,Ldに
対して45°の角度をなす方向が各ゲート電極32c,
32dで共通の4方向あり、この4方向のそれぞれから
基板31中にイオンビームI35〜I38を照射する。
【0030】上記のようにイオン注入を行った後、基板
31中に導入された上記イオンの活性化熱処理を行い、
これによってポケット拡散層を形成する。
【0031】上記第3実施例のイオン注入方法では、例
えば、ゲート電極32aに対しては、8方向から照射さ
れるイオンビームI31〜I38のうちのゲート幅La方向
と一致する照射方向のイオンビームI35,I37を除く6
方向から照射されるイオンビームが、当該ゲート電極3
2a下の上記ポケット拡散層形成領域に達する。これ
は、ゲート電極32b,32c,32dも同様である。
このため、基板21を回転させながら行う斜めイオン注
入方と比較して、基板21全体に照射するイオンの量を
低く抑えて効率良くゲート電極21下のポケット拡散層
形成領域に所定量のイオンを導入することが可能にな
る。
【0032】また、上記各ゲート電極32a〜32d下
のポケット拡散層形成領域にまで達する上記6方向のイ
オンビームは、各ゲート電極32a〜32dのゲート幅
方向La〜Ldに対して共通の角度から照射される。こ
のことから、各ゲート電極32a〜32dの下方には、
同一の侵入幅でイオンが注入される。
【0033】上記図2のグラフ3には、上記イオン注入
方法によってポケット拡散を形成したMOSトランジス
タのゲート長Lとしきい電圧Vthとの関係を示す。こ
こでは、上記第1及び第2実施例と同一条件で上記イオ
ン注入を行った。上記グラフ3に示すように、上記イオ
ン注入方法では、上記第2実施例と同様にゲート長が短
くなっても短チャネル効果によるしきい電圧の落ち込み
が小さく抑えられている。このため、上記第2実施例と
同様にVth調節用のイオン注入量を少なくすること
で、ゲート長が短い領域でもよりポケット拡散層へのイ
オンの照射量を低く抑えて、所望のしきい電圧を有する
MOSトランジスタを形成することが可能になる。
【0034】尚、上記第3実施例のイオン注入方法は、
それぞれの配置方向が45°の角度をなす2方向または
3方向に向けてゲート電極が配置された基板31中に、
ポケット拡散層を形成する場合にも同様の方向からイオ
ンビームを照射することで同様の効果を得ることが可能
である。
【0035】
【発明の効果】以上、説明したように本発明の第1のイ
オン注入方法によれば、それぞれが平行をなす状態で配
置されたゲート電極のゲート幅方向に対して垂直をなす
2方向から入射角度を斜めに保って基板にイオンビーム
を照射することで、ポケット拡散層を形成するのにむだ
な方向からイオンビームが照射されることを防止し、各
ゲート電極下の基板中に最大侵入幅でのみイオンを注入
することが可能になる。
【0036】また、第2のイオン注入方法によれば、そ
れぞれが垂直をなす状態で配置されたゲート電極のゲー
ト幅方向に対して基板に投影した角度が45°をなす4
方向から入射角度を斜めに保って基板にイオンビームを
照射することで、上記と同様にポケット拡散層を形成す
るのにむだな方向からイオンビームが照射されることを
防止し、各ゲート電極下の基板中に共通の侵入幅でイオ
ンを注入することが可能になる。
【0037】そして、第3のイオン注入方法によれば、
それぞれが45°の角度をなす状態で配置される各ゲー
ト電極のゲート幅方向に対して基板に投影した角度が4
5°をなす8方向から入射角度を斜めに保って基板にイ
オンビームを照射することで、各ゲート電極下には、8
方向のうちの6方向からイオンを注入し、ポケット拡散
層を形成するのにむだな方向からのイオンビームの照射
量を低下させることが可能になる。また、上記各ゲート
電極下には、それぞれ共通な侵入幅でイオンを注入する
ことが可能になる。
【0038】以上から、上記第1〜第3のイオン注入方
法によれば、MOSトランジスタのポケット拡散層を構
成するイオンを基板中に注入する際、イオンビームの照
射量に対するポケット拡散層形成領域へのイオンの注入
量を増加させることが可能になる。したがって、上記イ
オンの注入によるソース及びドレインン領域の接合リー
ク電流の増加を防止できる共に、ポッケト拡散層形成の
ためのイオンビームの照射によって基板に加わるダメー
ジを低減させることが可能になる。
【図面の簡単な説明】
【図1】第1実施例を説明する図である。
【図2】ゲート長としきい電圧との関係を示す図であ
る。
【図3】第2実施例を説明する図である。
【図4】第3実施例を説明する図である。
【符号の説明】
1 MOSトランジスタ 11,21,31 基板 12,22a,22b,32a〜32d ゲート電極 I11,I12,I21〜I24,I31〜I38 イオンビーム L,La〜Ld ゲート幅方向

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 上方に複数のMOSトランジスタのゲー
    ト電極がそれぞれ平行をなす状態で配置された基板中
    に、当該各MOSトランジスタのポケット拡散層を形成
    するためのイオンを注入する方法であって、 前記各ゲート電極のゲート幅方向に対して垂直をなす2
    方向から前記基板の表面に対して入射角度を斜めに保っ
    てイオンビームを照射し、当該ゲート電極下方のチャネ
    ル形成領域におけるゲート長方向の両端に前記イオンを
    注入することを特徴とするイオン注入方法。
  2. 【請求項2】 上方に複数のMOSトランジスタのゲー
    ト電極がそれぞれ垂直を成す状態で配置された基板中
    に、当該各MOSトランジスタのポケット拡散層を形成
    するためのイオンを注入する方法であって、 前記各ゲート電極のゲート幅方向に対して前記基板の表
    面に投影した角度が45°をなす4方向から当該基板の
    表面に対して入射角度を斜めに保ってイオンビームを照
    射し、当該ゲート電極下方のチャネル形成領域における
    ゲート長方向の両端に前記イオンを注入することを特徴
    とするイオン注入方法。
  3. 【請求項3】 上方に複数のMOSトランジスタのゲー
    ト電極がそれぞれ45°の角度を成す状態で配置された
    基板中に、当該各MOSトランジスタのポケット拡散層
    を形成するためのイオンを注入する方法であって、 前記各ゲート電のゲート幅方向に対して前記基板の表面
    に投影した角度が45°をなす8方向から当該基板の表
    面に対して入射角度を斜めに保ってイオンビームを照射
    し、当該ゲート電極下方のチャネル形成領域におけるゲ
    ート長方向の両端に前記イオンを注入することを特徴と
    するイオン注入方法。
JP8244995A 1995-04-07 1995-04-07 イオン注入方法 Pending JPH08279612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8244995A JPH08279612A (ja) 1995-04-07 1995-04-07 イオン注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8244995A JPH08279612A (ja) 1995-04-07 1995-04-07 イオン注入方法

Publications (1)

Publication Number Publication Date
JPH08279612A true JPH08279612A (ja) 1996-10-22

Family

ID=13774837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8244995A Pending JPH08279612A (ja) 1995-04-07 1995-04-07 イオン注入方法

Country Status (1)

Country Link
JP (1) JPH08279612A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040909A3 (en) * 1997-03-14 1999-06-17 Micron Technology Inc Method of forming etched structures comprising implantation steps
EP1158572A1 (en) * 2000-05-23 2001-11-28 Texas Instruments Incorporated Implantation method for forming an integrated circuit with two sorts of MOSFETs on a substrate
JP2007258365A (ja) * 2006-03-22 2007-10-04 Fujitsu Ltd 半導体装置の製造方法及びレチクルパターン生成方法
JP2009218580A (ja) * 2008-03-06 2009-09-24 Toshiba Corp 2方向ハロ注入
CN109300914A (zh) * 2018-09-27 2019-02-01 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998040909A3 (en) * 1997-03-14 1999-06-17 Micron Technology Inc Method of forming etched structures comprising implantation steps
US6309975B1 (en) 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
US6461967B2 (en) 1997-03-14 2002-10-08 Micron Technology, Inc. Material removal method for forming a structure
US6596648B2 (en) 1997-03-14 2003-07-22 Micron Technology, Inc. Material removal method for forming a structure
US6596642B2 (en) 1997-03-14 2003-07-22 Micron Technology, Inc. Material removal method for forming a structure
US6599840B2 (en) 1997-03-14 2003-07-29 Micron Technology, Inc. Material removal method for forming a structure
EP1158572A1 (en) * 2000-05-23 2001-11-28 Texas Instruments Incorporated Implantation method for forming an integrated circuit with two sorts of MOSFETs on a substrate
JP2007258365A (ja) * 2006-03-22 2007-10-04 Fujitsu Ltd 半導体装置の製造方法及びレチクルパターン生成方法
US7579246B2 (en) 2006-03-22 2009-08-25 Fujitsu Microelectronics Limited Semiconductor device manufacturing method including oblique ion implantation process and reticle pattern forming method
JP2009218580A (ja) * 2008-03-06 2009-09-24 Toshiba Corp 2方向ハロ注入
CN109300914A (zh) * 2018-09-27 2019-02-01 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法

Similar Documents

Publication Publication Date Title
US5147811A (en) Method of manufacturing semiconductor device by controlling the profile of the density of p-type impurities in the source/drain regions
KR20010042320A (ko) 개선된 측면 확산을 제공하기위해 하부 비정질에 대한 큰경사각도 주입을 이용하는 감소된 채널 길이의 저농도도프된 드레인 트랜지스터
US5719430A (en) Buried-channel MOS transistor and process of producing same
JPH09205202A (ja) 半導体装置
US5677213A (en) Method for forming a semiconductor device having a shallow junction and a low sheet resistance
JPH08279612A (ja) イオン注入方法
JP4336804B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
JP2562688B2 (ja) 半導体装置の製造方法
US6927151B2 (en) Method of manufacturing semiconductor device
JP2827905B2 (ja) Misfetおよびその製造方法
JP2624568B2 (ja) 半導体装置の製造方法
US7393767B2 (en) Method for implanting a cell channel ion of semiconductor device
KR100562303B1 (ko) 낮은 접합 커패시턴스를 갖는 모스 트랜지스터 및 그 제조방법
JP2532478B2 (ja) 半導体装置の製造方法
KR100219063B1 (ko) 반도체 소자 제조방법
JP2004063527A (ja) 半導体記憶装置およびその製造方法
KR0166218B1 (ko) 반도체 제조공정의 이온 주입 방법
KR950002184B1 (ko) 반도체 메모리장치의 제조방법
JPH05251697A (ja) Mosfet及びその製造方法
KR100702131B1 (ko) 반도체 소자의 제조방법
KR960002087B1 (ko) 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법
KR100780762B1 (ko) 모스 트랜지스터의 소스 및 드레인 제조방법
JPH0752769B2 (ja) 半導体装置の製造方法
JPH04241425A (ja) 半導体素子形成方法
KR970072206A (ko) 반도체 소자의 트랜지스터 제조 방법