JP2624568B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2624568B2 JP2624568B2 JP2249456A JP24945690A JP2624568B2 JP 2624568 B2 JP2624568 B2 JP 2624568B2 JP 2249456 A JP2249456 A JP 2249456A JP 24945690 A JP24945690 A JP 24945690A JP 2624568 B2 JP2624568 B2 JP 2624568B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- semiconductor substrate
- implantation step
- normal line
- respect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関するものであ
る。
る。
第７図は、従来の半導体装置の製造方法に用いたＮチ
ャネルMOSトランジスタのLDD（Lightly Doped Drain）
の形式方法を示す工程断面図である。このLDDは、ソー
ス（ドレイン）拡散層とゲート下のチャネル部との間に
設けられた低濃度拡散層であり、ゲート長方向の電界を
緩和する作用がある。
ャネルMOSトランジスタのLDD（Lightly Doped Drain）
の形式方法を示す工程断面図である。このLDDは、ソー
ス（ドレイン）拡散層とゲート下のチャネル部との間に
設けられた低濃度拡散層であり、ゲート長方向の電界を
緩和する作用がある。
以下、従来の半導体装置の製造方法について、第７図
を参照しながら説明する。
を参照しながら説明する。
まず、第７図（ａ）では、Ｐ型シリコン基板１上にゲ
ート酸化膜２を介して多結晶シリコンゲート電極３を形
成した後、注入ビーム（矢印で示す）の進行方向とＰ型
シリコン基板１の法線の成す角度が30゜になるようにＰ
型シリコン基板１を傾け、ゲート幅方向（断面図に垂直
な方向）に垂直にヒ素イオンを、加速エネルギー65KeV,
ドーズ量5E12cm-2で注入し、拡散層4a,5aを形成する。
ート酸化膜２を介して多結晶シリコンゲート電極３を形
成した後、注入ビーム（矢印で示す）の進行方向とＰ型
シリコン基板１の法線の成す角度が30゜になるようにＰ
型シリコン基板１を傾け、ゲート幅方向（断面図に垂直
な方向）に垂直にヒ素イオンを、加速エネルギー65KeV,
ドーズ量5E12cm-2で注入し、拡散層4a,5aを形成する。
つぎに、第７図（ｂ）では、Ｐ型シリコン基板１を、
Ｐ型シリコン基板１の法線を軸として90゜回転させ、ヒ
素イオンを加速エネルギー65KeV,ドーズ量5E12cm-2で注
入し、拡散層4b,5b,5cを形成する。
Ｐ型シリコン基板１の法線を軸として90゜回転させ、ヒ
素イオンを加速エネルギー65KeV,ドーズ量5E12cm-2で注
入し、拡散層4b,5b,5cを形成する。
つぎに、第７図（ｃ）では、Ｐ型シリコン基板１を、
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー65KeV,ドーズ量5E12
cm-2で注入し、拡散層4c,5d,5e,5fを形成する。
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー65KeV,ドーズ量5E12
cm-2で注入し、拡散層4c,5d,5e,5fを形成する。
つぎに、第７図（ｄ）では、Ｐ型シリコン基板１を、
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー65KeV,ドーズ量5E12
cm-2で注入し、拡散層4d,4e,5g,5hを形成し、この後、9
00゜の窒素雰囲気中で60分熱処理を行う。
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー65KeV,ドーズ量5E12
cm-2で注入し、拡散層4d,4e,5g,5hを形成し、この後、9
00゜の窒素雰囲気中で60分熱処理を行う。
以上のようにして形成された従来のLDD構造の半導体
装置では、注入後の拡散層4a,4d,4e（5d,5g,5h）の不純
物濃度の比率が1:3:4となる。また、注入後の熱拡散に
よって緩やかな濃度勾配をもつLDD構造を形成すること
ができる。このため、ゲート長方向の電界が緩和され、
ホットキャリアの発生が減少し、MOSトランジスタ特性
の経時劣化を抑制することができる。
装置では、注入後の拡散層4a,4d,4e（5d,5g,5h）の不純
物濃度の比率が1:3:4となる。また、注入後の熱拡散に
よって緩やかな濃度勾配をもつLDD構造を形成すること
ができる。このため、ゲート長方向の電界が緩和され、
ホットキャリアの発生が減少し、MOSトランジスタ特性
の経時劣化を抑制することができる。
しかしながら、前記のような構成では、特にゲート長
が１μｍより短いMOSトランジスタにおいて、不純物の
ゲート下への拡散により実効チャネル長が短くなり、シ
ョートチャネル効果、パンチスルーによるリーク電流の
増大という問題を引起す。一方、熱処理温度を下げる
か、あるいは熱処理時間を短縮してゲート下への不純物
の拡散を抑えると、緩やかな濃度勾配を形成することが
できなくなり、このためMOSトランジスタのチャネル長
方向の電界が強くなり、トランジスタのホットキャリア
信頼性が下がるという問題点を有していた。
が１μｍより短いMOSトランジスタにおいて、不純物の
ゲート下への拡散により実効チャネル長が短くなり、シ
ョートチャネル効果、パンチスルーによるリーク電流の
増大という問題を引起す。一方、熱処理温度を下げる
か、あるいは熱処理時間を短縮してゲート下への不純物
の拡散を抑えると、緩やかな濃度勾配を形成することが
できなくなり、このためMOSトランジスタのチャネル長
方向の電界が強くなり、トランジスタのホットキャリア
信頼性が下がるという問題点を有していた。
したがって、この発明の目的は、拡散層の不純物の濃
度勾配を緩やかにして拡散層に加わる電界を弱めること
ができる半導体装置の製造方法を提供することである。
度勾配を緩やかにして拡散層に加わる電界を弱めること
ができる半導体装置の製造方法を提供することである。
請求項（１）記載の半導体装置の製造方法は、半導体
基板上のゲート電極をマスクとして半導体基板に不純物
イオン注入を行うことによりLDD構造の拡散層を形成す
る半導体装置の製造方法であって、 前記半導体基板上に前記ゲート電極を形成する電極形
成工程と、ゲート幅方向に垂直でかつ前記半導体基板の
法線に対して傾けて前記半導体基板に不純物イオン注入
を行う第１のイオン注入工程と、前記半導体基板の法線
に対して前記第１のイオン注入工程における不純物イオ
ンの入射方向と対称な方向から前記半導体基板に不純物
イオン注入を行う第２のイオン注入工程と、前記第１の
イオン注入工程における不純物イオン注入の方向と前記
半導体基板の法線に対して傾ける角度のみ異なる方向か
ら前記半導体基板に不純物イオン注入を行う第３のイオ
ン注入工程と、前記第２のイオン注入工程における不純
物イオン注入の方向と前記半導体基板の法線に対して傾
ける角度のみ異なる方向から前記半導体基板に不純物イ
オン注入を行う第４のイオン注入工程とを含み、前記第
１、第２、第３および第４のイオン注入工程が前記半導
体基板の前記ゲート電極下部に不純物を導入するように
行われることを特徴とする。
基板上のゲート電極をマスクとして半導体基板に不純物
イオン注入を行うことによりLDD構造の拡散層を形成す
る半導体装置の製造方法であって、 前記半導体基板上に前記ゲート電極を形成する電極形
成工程と、ゲート幅方向に垂直でかつ前記半導体基板の
法線に対して傾けて前記半導体基板に不純物イオン注入
を行う第１のイオン注入工程と、前記半導体基板の法線
に対して前記第１のイオン注入工程における不純物イオ
ンの入射方向と対称な方向から前記半導体基板に不純物
イオン注入を行う第２のイオン注入工程と、前記第１の
イオン注入工程における不純物イオン注入の方向と前記
半導体基板の法線に対して傾ける角度のみ異なる方向か
ら前記半導体基板に不純物イオン注入を行う第３のイオ
ン注入工程と、前記第２のイオン注入工程における不純
物イオン注入の方向と前記半導体基板の法線に対して傾
ける角度のみ異なる方向から前記半導体基板に不純物イ
オン注入を行う第４のイオン注入工程とを含み、前記第
１、第２、第３および第４のイオン注入工程が前記半導
体基板の前記ゲート電極下部に不純物を導入するように
行われることを特徴とする。
また、請求項（２）記載の半導体装置の製造方法は、
半導体基板上のゲート電極をマスクとして半導体基板に
不純物イオン注入を行うことによりLDD構造の拡散層を
形成する半導体装置の製造方法であって、 前記半導体基板上に前記ゲート電極を形成する電極形
成工程と、ゲート幅方向に垂直でかつ前記半導体基板の
法線に対して傾けて前記半導体基板に不純物イオン注入
を行う第１のイオン注入工程と、前記第１のイオン注入
工程の後ゲート長方向に垂直でかつ前記半導体基板の法
線に対して傾けて前記半導体基板に不純物イオン注入を
行う第２のイオン注入工程と、前記第２のイオン注入工
程の後前記半導体基板の法線に対して前記第１のイオン
注入工程における不純物イオンの入射方向と対称な方向
から前記半導体基板に不純物イオン注入を行う第３のイ
オン注入工程と、前記第３のイオン注入工程の後前記半
導体基板の法線に対して前記第２のイオン注入工程にお
ける不純物イオンの入射方向と対称な方向から前記半導
体基板に不純物イオン注入を行う第４のイオン注入工程
と、前記第４のイオン注入工程の後前記第１のイオン注
入工程における不純物イオン注入の方向と前記半導体基
板の法線に対して傾ける角度のみ異なる方向から前記半
導体基板に不純物イオン注入を行う第５のイオン注入工
程と、前記第５のイオン注入工程の後前記第２のイオン
注入工程における不純物イオン注入の方向と前記半導体
基板の法線に対して傾ける角度のみ異なる方向から前記
半導体基板に不純物イオン注入を行う第６のイオン注入
工程と、前記第６のイオン注入工程の後前記第３のイオ
ン注入工程における不純物イオン注入の方向と前記半導
体基板の法線に対して傾ける角度のみ異なる方向から前
記半導体基板に不純物イオン注入を行う第７のイオン注
入工程と、前記第７のイオン注入工程の後前記第４のイ
オン注入工程における不純物イオン注入の方向と前記半
導体基板の法線に対して傾ける角度のみ異なる方向から
前記半導体基板に不純物イオン注入を行う第８のイオン
注入工程とを含み、前記第１、第３、第５および第７の
イオン注入工程が前記半導体基板の前記ゲート電極下部
に不純物を導入するように行われることを特徴とする。
半導体基板上のゲート電極をマスクとして半導体基板に
不純物イオン注入を行うことによりLDD構造の拡散層を
形成する半導体装置の製造方法であって、 前記半導体基板上に前記ゲート電極を形成する電極形
成工程と、ゲート幅方向に垂直でかつ前記半導体基板の
法線に対して傾けて前記半導体基板に不純物イオン注入
を行う第１のイオン注入工程と、前記第１のイオン注入
工程の後ゲート長方向に垂直でかつ前記半導体基板の法
線に対して傾けて前記半導体基板に不純物イオン注入を
行う第２のイオン注入工程と、前記第２のイオン注入工
程の後前記半導体基板の法線に対して前記第１のイオン
注入工程における不純物イオンの入射方向と対称な方向
から前記半導体基板に不純物イオン注入を行う第３のイ
オン注入工程と、前記第３のイオン注入工程の後前記半
導体基板の法線に対して前記第２のイオン注入工程にお
ける不純物イオンの入射方向と対称な方向から前記半導
体基板に不純物イオン注入を行う第４のイオン注入工程
と、前記第４のイオン注入工程の後前記第１のイオン注
入工程における不純物イオン注入の方向と前記半導体基
板の法線に対して傾ける角度のみ異なる方向から前記半
導体基板に不純物イオン注入を行う第５のイオン注入工
程と、前記第５のイオン注入工程の後前記第２のイオン
注入工程における不純物イオン注入の方向と前記半導体
基板の法線に対して傾ける角度のみ異なる方向から前記
半導体基板に不純物イオン注入を行う第６のイオン注入
工程と、前記第６のイオン注入工程の後前記第３のイオ
ン注入工程における不純物イオン注入の方向と前記半導
体基板の法線に対して傾ける角度のみ異なる方向から前
記半導体基板に不純物イオン注入を行う第７のイオン注
入工程と、前記第７のイオン注入工程の後前記第４のイ
オン注入工程における不純物イオン注入の方向と前記半
導体基板の法線に対して傾ける角度のみ異なる方向から
前記半導体基板に不純物イオン注入を行う第８のイオン
注入工程とを含み、前記第１、第３、第５および第７の
イオン注入工程が前記半導体基板の前記ゲート電極下部
に不純物を導入するように行われることを特徴とする。
請求項（１）記載の構成によれば、半導体基板上にゲ
ート電極を形成する電極形成工程の後に、ゲート幅方向
に垂直でかつ半導体基板の法線に対して傾けて不純物イ
オン注入を行う第１のイオン注入工程と、半導体基板の
法線に対して第１のイオン注入工程における不純物イオ
ンの入射方向と対称な方向から不純物イオン注入を行う
第２のイオン注入工程の２つのイオン注入工程を実行
し、つぎに不純物イオン注入の際の不純物イオン注入の
方向のうち半導体気板の法線に対して傾ける角度のみ第
１および第２のイオン注入工程を異ならせて第３および
第４のイオン注入工程を実行するというように、半導体
基板の法線に対して傾ける角度のみ異なるイオン注入工
程を２回繰り返し半導体基板のゲート電極下部に不純物
を導入するように行うので、段差を作るゲート電極によ
ってできる陰の領域が注入角度によって異なり、半導体
基板のゲート電極の下の領域およびゲート電極の両側の
ソース・ドレイン領域の両方にイオン注入によってそれ
ぞれ他段階の濃度勾配を作っとおくことが可能となり、
さらにイオン注入時に多段階の緩やかな濃度勾配ができ
ているため、イオン注入後に行う熱処理時間を短くして
も濃度勾配の緩やかな拡散層を得ることが可能となり、
また濃度勾配の緩やかな拡散層を得るために要する熱処
理時間を短くできるということになる。
ート電極を形成する電極形成工程の後に、ゲート幅方向
に垂直でかつ半導体基板の法線に対して傾けて不純物イ
オン注入を行う第１のイオン注入工程と、半導体基板の
法線に対して第１のイオン注入工程における不純物イオ
ンの入射方向と対称な方向から不純物イオン注入を行う
第２のイオン注入工程の２つのイオン注入工程を実行
し、つぎに不純物イオン注入の際の不純物イオン注入の
方向のうち半導体気板の法線に対して傾ける角度のみ第
１および第２のイオン注入工程を異ならせて第３および
第４のイオン注入工程を実行するというように、半導体
基板の法線に対して傾ける角度のみ異なるイオン注入工
程を２回繰り返し半導体基板のゲート電極下部に不純物
を導入するように行うので、段差を作るゲート電極によ
ってできる陰の領域が注入角度によって異なり、半導体
基板のゲート電極の下の領域およびゲート電極の両側の
ソース・ドレイン領域の両方にイオン注入によってそれ
ぞれ他段階の濃度勾配を作っとおくことが可能となり、
さらにイオン注入時に多段階の緩やかな濃度勾配ができ
ているため、イオン注入後に行う熱処理時間を短くして
も濃度勾配の緩やかな拡散層を得ることが可能となり、
また濃度勾配の緩やかな拡散層を得るために要する熱処
理時間を短くできるということになる。
請求項（２）記載の構成によれば、半導体基板上にゲ
ート電極を形成する電極形成工程の後、ゲート幅方向に
垂直でかつ半導体基板の法線に対して傾けて不純物イオ
ン注入を行う第１のイオン注入工程と、第１のイオン注
入工程の後ゲート長方向に垂直でかつ半導体基板の法線
に対して傾けて不純物イオン注入を行う第２のイオン注
入工程と、第２のイオン注入工程の後半導体基板の法線
に対して第１のイオン注入工程における不純物イオンの
入射方向と対称な方向から不純物イオン注入を行う第３
のイオン注入工程と、第３のイオン注入工程の後半導体
基板の法線に対して第２のイン注入工程における不純物
イオンの入射方向と対称な方向から不純物イオン注入を
行う第４のイオン注入工程との４つのイオン注入工程を
実行し、つぎに不純物イオン注入の際の不純物イオン注
入の方向のうち半導体基板の法線に対して傾ける角度の
み第1,第2,第３および第４のイオン注入工程と異ならせ
て第5,第6,第７および第８のイオン注入工程を実行する
というように、半導体基板の法線に対して傾ける角度の
み異ならせて２回繰り返し半導体基板のゲート電極下部
に不純物を導入するように行うので、段差を作るゲート
電極によってできる陰の領域が注入角度によって異な
り、半導体基板のゲート電極の下の領域およびゲート電
極の両側のソース・ドレイン領域の両方にイオン注入に
よってそれぞれ他段階の濃度勾配を作っておくことが可
能となり、さらにイオン注入時に多段階の緩やかな濃度
勾配ができているため、イオン注入後に行う熱処理時間
を短くしても濃度勾配の緩やかな拡散層を得ることが可
能となり、また濃度勾配の緩やかな拡散層を得るために
要する熱処理時間を短くできるということになる。
ート電極を形成する電極形成工程の後、ゲート幅方向に
垂直でかつ半導体基板の法線に対して傾けて不純物イオ
ン注入を行う第１のイオン注入工程と、第１のイオン注
入工程の後ゲート長方向に垂直でかつ半導体基板の法線
に対して傾けて不純物イオン注入を行う第２のイオン注
入工程と、第２のイオン注入工程の後半導体基板の法線
に対して第１のイオン注入工程における不純物イオンの
入射方向と対称な方向から不純物イオン注入を行う第３
のイオン注入工程と、第３のイオン注入工程の後半導体
基板の法線に対して第２のイン注入工程における不純物
イオンの入射方向と対称な方向から不純物イオン注入を
行う第４のイオン注入工程との４つのイオン注入工程を
実行し、つぎに不純物イオン注入の際の不純物イオン注
入の方向のうち半導体基板の法線に対して傾ける角度の
み第1,第2,第３および第４のイオン注入工程と異ならせ
て第5,第6,第７および第８のイオン注入工程を実行する
というように、半導体基板の法線に対して傾ける角度の
み異ならせて２回繰り返し半導体基板のゲート電極下部
に不純物を導入するように行うので、段差を作るゲート
電極によってできる陰の領域が注入角度によって異な
り、半導体基板のゲート電極の下の領域およびゲート電
極の両側のソース・ドレイン領域の両方にイオン注入に
よってそれぞれ他段階の濃度勾配を作っておくことが可
能となり、さらにイオン注入時に多段階の緩やかな濃度
勾配ができているため、イオン注入後に行う熱処理時間
を短くしても濃度勾配の緩やかな拡散層を得ることが可
能となり、また濃度勾配の緩やかな拡散層を得るために
要する熱処理時間を短くできるということになる。
以下、図面を参照しながらこの発明の実施例について
説明する。
説明する。
第１図はこの発明の実施例の半導体装置の製造方法に
おけるＮ型MOSトランジスタのLDD拡散層の形成方法を示
す工程断面図である。
おけるＮ型MOSトランジスタのLDD拡散層の形成方法を示
す工程断面図である。
以下、この実施例の半導体装置の製造方法について、
第１図を参照しながら説明する。
第１図を参照しながら説明する。
まず、第１図（ａ）では、Ｐ型シリコン基板１にゲー
ト酸化膜２を介して多結晶シリコンゲート電極３を形成
した後、注入ビーム（矢印で示す）の進行方向とＰ型シ
リコン基板１の法線の成す角度が30゜になるようにＰ型
シリコン基板１を傾け、ゲート幅方向（断面図には垂直
な方向）に垂直にヒ素イオンを加速エネルギー65KeV,ド
ーズ量1.25E12cm-2で多結晶シリコンゲート電極３をマ
スクとしてＰ型シリコン基板１に注入し、拡散層4a,5a
を形成する。
ト酸化膜２を介して多結晶シリコンゲート電極３を形成
した後、注入ビーム（矢印で示す）の進行方向とＰ型シ
リコン基板１の法線の成す角度が30゜になるようにＰ型
シリコン基板１を傾け、ゲート幅方向（断面図には垂直
な方向）に垂直にヒ素イオンを加速エネルギー65KeV,ド
ーズ量1.25E12cm-2で多結晶シリコンゲート電極３をマ
スクとしてＰ型シリコン基板１に注入し、拡散層4a,5a
を形成する。
つぎに、第１図（ｂ）では、Ｐ型シリコン基板１を、
Ｐ型シリコン基板１の法線を軸として90゜回転させ、ヒ
素イオンを加速エネルギー65KeV,ドーズ量1.25E12cm-2
で多結晶シリコンゲート電極３をマスクとしてＰ型シリ
コン基板１に注入し、拡散層4b,5b,5cを形成する。
Ｐ型シリコン基板１の法線を軸として90゜回転させ、ヒ
素イオンを加速エネルギー65KeV,ドーズ量1.25E12cm-2
で多結晶シリコンゲート電極３をマスクとしてＰ型シリ
コン基板１に注入し、拡散層4b,5b,5cを形成する。
つぎに、第１図（ｃ）では、Ｐ型シリコン基板１を、
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー65KeV,ドーズ量1.25
E12cm-2で多結晶シリコンゲート電極３をマスクとして
Ｐ型シリコン基板１に注入し、拡散層4c,5d,5e,5fを形
成する。
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー65KeV,ドーズ量1.25
E12cm-2で多結晶シリコンゲート電極３をマスクとして
Ｐ型シリコン基板１に注入し、拡散層4c,5d,5e,5fを形
成する。
つぎに、第１図（ｄ）では、Ｐ型シリコン基板１を、
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー65KeV,ドーズ量1.25
E12cm-2で多結晶シリコンゲート電極３をマスクとして
Ｐ型シリコン基板１に注入し、拡散層4d,4e,5g,5hを形
成する。
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー65KeV,ドーズ量1.25
E12cm-2で多結晶シリコンゲート電極３をマスクとして
Ｐ型シリコン基板１に注入し、拡散層4d,4e,5g,5hを形
成する。
つぎに、第１図（ｅ）では、注入ビームの進行方向
（矢印で示す）とＰ型シリコン基板１の法線の成す角度
が45゜になるようにＰ型シリコン基板１を傾け、ゲート
幅方向（断面図に垂直な方向）に垂直にヒ素イオンを加
速エネルギー80KeV,ドーズ量3.75E12cm-2で多結晶シリ
コンゲート電極３をマスクとしてＰ型シリコン基板１に
注入し、拡散層4f,4g,4g,4i,5iを形成する。
（矢印で示す）とＰ型シリコン基板１の法線の成す角度
が45゜になるようにＰ型シリコン基板１を傾け、ゲート
幅方向（断面図に垂直な方向）に垂直にヒ素イオンを加
速エネルギー80KeV,ドーズ量3.75E12cm-2で多結晶シリ
コンゲート電極３をマスクとしてＰ型シリコン基板１に
注入し、拡散層4f,4g,4g,4i,5iを形成する。
つぎに、第１図（ｆ）では、Ｐ型シリコン基板１を、
Ｐ型シリコン基板１の法線を軸として90゜回転させ、ヒ
素イオンを加速エネルギー80KeV,ドーズ量3.75E12cm-2
で多結晶シリコンゲート電極３をマスクとしてＰ型シリ
コン基板１に注入し、拡散層4j,4k,5j,5k,5lを形成す
る。
Ｐ型シリコン基板１の法線を軸として90゜回転させ、ヒ
素イオンを加速エネルギー80KeV,ドーズ量3.75E12cm-2
で多結晶シリコンゲート電極３をマスクとしてＰ型シリ
コン基板１に注入し、拡散層4j,4k,5j,5k,5lを形成す
る。
つぎに、第１図（ｇ）では、Ｐ型シリコン基板１を、
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー80KeV,ドーズ量3.75
E12cm-2で多結晶シリコンゲート電極３をマスクとして
Ｐ型シリコン基板１に注入し、拡散層4l,4m,5m,5n,5p,5
q,5rを形成する。
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー80KeV,ドーズ量3.75
E12cm-2で多結晶シリコンゲート電極３をマスクとして
Ｐ型シリコン基板１に注入し、拡散層4l,4m,5m,5n,5p,5
q,5rを形成する。
つぎに、第１図（ｈ）では、Ｐ型シリコン基板１を、
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー80keV,ドーズ量3.75
E12cm-2で多結晶シリコンゲート電極３をマスクとして
Ｐ型シリコン基板１に注入し、拡散層4n,4p,4q,5s,5t,5
uを形成し、この後、850℃の窒素雰囲気中で30分熱処理
を行う。
Ｐ型シリコン基板１の法線を軸として、さらに90゜回転
させ、ヒ素イオンを加速エネルギー80keV,ドーズ量3.75
E12cm-2で多結晶シリコンゲート電極３をマスクとして
Ｐ型シリコン基板１に注入し、拡散層4n,4p,4q,5s,5t,5
uを形成し、この後、850℃の窒素雰囲気中で30分熱処理
を行う。
以上のように構成されたこの実施例の半導体装置で
は、拡散層4f,4g,4n,4p,4q（5m,5n,5s,5t,5u）の純に不
純物濃度が高くなり、LDD拡散層は注入直後の状態にお
いて５段階の濃度勾配をもつことになる。そのため、ゲ
ート長方向の電界が緩やかになり、ホットキャリアの発
生を抑制し、MOSトランジスタ特性の経時劣化を減少さ
せることができる。
は、拡散層4f,4g,4n,4p,4q（5m,5n,5s,5t,5u）の純に不
純物濃度が高くなり、LDD拡散層は注入直後の状態にお
いて５段階の濃度勾配をもつことになる。そのため、ゲ
ート長方向の電界が緩やかになり、ホットキャリアの発
生を抑制し、MOSトランジスタ特性の経時劣化を減少さ
せることができる。
以上のように、この実施例によれば、半導体基板１の
法線と入射イオンビームの進行方向の成す角度を２種類
選び、それぞれの条件において、半導体基板１を半導体
基板１の法線を軸として90゜ずつ回転させ、４回注入す
ることによって、５種類の濃度勾肺をもつLDD拡散層を
形成することができる。
法線と入射イオンビームの進行方向の成す角度を２種類
選び、それぞれの条件において、半導体基板１を半導体
基板１の法線を軸として90゜ずつ回転させ、４回注入す
ることによって、５種類の濃度勾肺をもつLDD拡散層を
形成することができる。
第２図は不純物イオン注入後の熱処理を850℃の窒素
雰囲気中で30分行った場合において、従来例において形
成されるLDD拡散層と、実施例において形成されるLDD拡
散層のチャネル長方向のヒ素イオンの濃度分布を示すも
のである。同図において、破線は30゜の角度でのみ不純
物イオンの注入を行う従来例のヒ素イオンの濃度分布を
示し、実線は30゜と45゜の２種類の角度で不純物イオン
の注入を行う実施例のヒ素イオンの濃度分布を示してい
る。第２図から明らかなように、従来例に比べて、この
実施例では、チャネル長方向の不純物の濃度勾配が、特
にゲート下で緩やかになる。
雰囲気中で30分行った場合において、従来例において形
成されるLDD拡散層と、実施例において形成されるLDD拡
散層のチャネル長方向のヒ素イオンの濃度分布を示すも
のである。同図において、破線は30゜の角度でのみ不純
物イオンの注入を行う従来例のヒ素イオンの濃度分布を
示し、実線は30゜と45゜の２種類の角度で不純物イオン
の注入を行う実施例のヒ素イオンの濃度分布を示してい
る。第２図から明らかなように、従来例に比べて、この
実施例では、チャネル長方向の不純物の濃度勾配が、特
にゲート下で緩やかになる。
第３図は、第２図に示す第２種類の不純物濃度分布の
LDD拡散層を有するMOSトランジスタにおけるチャネル長
方向の電界分布を比較したものである。同図において、
破線は30゜の角度でのみ不純物イオンの注入を行う従来
例のチャネル長方向の電界分布を示し、実線は30゜と45
゜の２種類の角度で不純物イオンの注入を行う実施例の
チャネル長方向の電界分布を示している。第３図から明
らかなように、この実施例では、従来例に比べて、不純
物の濃度勾配が緩やかであるため、電界が弱くなり、そ
の分布がゲート下に広がっている。
LDD拡散層を有するMOSトランジスタにおけるチャネル長
方向の電界分布を比較したものである。同図において、
破線は30゜の角度でのみ不純物イオンの注入を行う従来
例のチャネル長方向の電界分布を示し、実線は30゜と45
゜の２種類の角度で不純物イオンの注入を行う実施例の
チャネル長方向の電界分布を示している。第３図から明
らかなように、この実施例では、従来例に比べて、不純
物の濃度勾配が緩やかであるため、電界が弱くなり、そ
の分布がゲート下に広がっている。
トランジスタ特性の経時劣化は、チャネル長方向の電
界によって加速された電子が衝突電離を起こし、その時
発生する電子または正孔の一部がゲート酸化膜中に注入
され捕獲される、あるいはゲート酸化膜とＰ型シリコン
基板の界面に準位を形成することによって起こる。衝突
電離によって発生する電子，正孔の数Ｎはチャネル長方
向の電界に強く依存し、 Ｎ∝exp（−b/E） ……（１） E:チャネル長方向の電界 b:定数 の式で表され、そのほとんどは基板方向へ流れて基板電
流として観測される。しかし、ごく一部はゲート酸化膜
中に注入され、その数はＮに比例する。そのため、基板
電流とゲート酸化膜中に注入される電子（正孔）、つま
りトランジスタ特性の劣化量には強い相関が相じ、 τ∝（Isub/Id）-n ……（２） τ：寿命 ISub:基板電流 Id:ソース・ドレイン間電流 n:定数 という式が成り立つ。第４図はこの様子を示している。
なお、第４図の特性は、ゲート幅が20μｍに対してゲー
ト長が１μｍのＮチャネルMOSトランジスタで、ソース
・ドレイン間電圧が5Vの条件で測定したものである。
界によって加速された電子が衝突電離を起こし、その時
発生する電子または正孔の一部がゲート酸化膜中に注入
され捕獲される、あるいはゲート酸化膜とＰ型シリコン
基板の界面に準位を形成することによって起こる。衝突
電離によって発生する電子，正孔の数Ｎはチャネル長方
向の電界に強く依存し、 Ｎ∝exp（−b/E） ……（１） E:チャネル長方向の電界 b:定数 の式で表され、そのほとんどは基板方向へ流れて基板電
流として観測される。しかし、ごく一部はゲート酸化膜
中に注入され、その数はＮに比例する。そのため、基板
電流とゲート酸化膜中に注入される電子（正孔）、つま
りトランジスタ特性の劣化量には強い相関が相じ、 τ∝（Isub/Id）-n ……（２） τ：寿命 ISub:基板電流 Id:ソース・ドレイン間電流 n:定数 という式が成り立つ。第４図はこの様子を示している。
なお、第４図の特性は、ゲート幅が20μｍに対してゲー
ト長が１μｍのＮチャネルMOSトランジスタで、ソース
・ドレイン間電圧が5Vの条件で測定したものである。
従来例に比べて、この実施例では、基板電流Isubが25
μＡから22μＡに減少するため、寿命は約半桁延びると
考えられる。
μＡから22μＡに減少するため、寿命は約半桁延びると
考えられる。
なお、第１の実施例において、半導体基板１の法線と
入射イオンビームの成す角度をｎ種類にすると、LDD拡
散層は（2n＋１）種類の濃度勾配をもつことになり、ｎ
が大きくなるにつれて、LDD拡散層の濃度勾配を一層緩
やかにすることができる。また、半導体基板１を半導体
基板の法線を軸に回転させながら注入を行ってもよい。
さらに、LDD拡散層をヒ素イオンでなく、燐イオンで形
成してもよい。
入射イオンビームの成す角度をｎ種類にすると、LDD拡
散層は（2n＋１）種類の濃度勾配をもつことになり、ｎ
が大きくなるにつれて、LDD拡散層の濃度勾配を一層緩
やかにすることができる。また、半導体基板１を半導体
基板の法線を軸に回転させながら注入を行ってもよい。
さらに、LDD拡散層をヒ素イオンでなく、燐イオンで形
成してもよい。
請求項（１）記載の半導体装置の製造方法によれば、
半導体基板上にゲート電極を形成する電極形成工程の後
に、ゲート幅方向に垂直でかつ半導体基板の法線に対し
て傾けて不純物イオン注入を行う第１のイオン注入工程
と、半導体基板の法線に対して第１のイオン注入工程に
おける不純物イオンの入射方向と対称な方向から不純物
イオン注入を行う第２のイオン注入工程の２つのイオン
注入工程を実行し、つぎに不純物イオン注入の際の不純
物イオン注入の方向のうち半導体気板の法線に対して傾
ける角度のみ第１および第２のイオン注入工程を異なら
せて第３および第４のイオン注入工程を実行するという
ように、半導体基板の法線に対して傾ける角度のみ異な
るイオン注入を２回繰り返し半導体基板のゲート電極下
部に不純物を導入するように行うので、段差を作るゲー
ト電極によってできる陰の領域が注入角度によって異な
り、半導体基板のゲート電極の下の領域およびゲート電
極の両側のソース・ドレイン領域の両方にイオン注入に
よってそれぞれ他段階の濃度勾配を作っとおくことが可
能となり、さらにイオン注入時に多段階の緩やかな濃度
勾配ができているため、イオン注入後に行う熱処理時間
を短くしても濃度勾配の緩やかな拡散層を得ることが可
能となる。言い換えると、濃度勾配の緩やかな拡散層を
得るために要する熱処理時間を短くできるということに
なる。さらに、ゲート電極の下の領域およびゲート電極
の両側のソース・ドレイン領域の電界を弱めることがで
きる。
半導体基板上にゲート電極を形成する電極形成工程の後
に、ゲート幅方向に垂直でかつ半導体基板の法線に対し
て傾けて不純物イオン注入を行う第１のイオン注入工程
と、半導体基板の法線に対して第１のイオン注入工程に
おける不純物イオンの入射方向と対称な方向から不純物
イオン注入を行う第２のイオン注入工程の２つのイオン
注入工程を実行し、つぎに不純物イオン注入の際の不純
物イオン注入の方向のうち半導体気板の法線に対して傾
ける角度のみ第１および第２のイオン注入工程を異なら
せて第３および第４のイオン注入工程を実行するという
ように、半導体基板の法線に対して傾ける角度のみ異な
るイオン注入を２回繰り返し半導体基板のゲート電極下
部に不純物を導入するように行うので、段差を作るゲー
ト電極によってできる陰の領域が注入角度によって異な
り、半導体基板のゲート電極の下の領域およびゲート電
極の両側のソース・ドレイン領域の両方にイオン注入に
よってそれぞれ他段階の濃度勾配を作っとおくことが可
能となり、さらにイオン注入時に多段階の緩やかな濃度
勾配ができているため、イオン注入後に行う熱処理時間
を短くしても濃度勾配の緩やかな拡散層を得ることが可
能となる。言い換えると、濃度勾配の緩やかな拡散層を
得るために要する熱処理時間を短くできるということに
なる。さらに、ゲート電極の下の領域およびゲート電極
の両側のソース・ドレイン領域の電界を弱めることがで
きる。
請求項（２）記載の半導体装置の製造方法によれば、
半導体基板上にゲート電極を形成する電極形成工程の
後、ゲート幅方向に垂直でかつ半導体基板の法線に対し
て傾けて不純物イオン注入を行う第１のイオン注入工程
と、第１のイオン注入工程の後ゲート長方向に垂直でか
つ半導体基板の法線に対して傾けて不純物イオン注入を
行う第２のイオン注入工程と、第２のイオン注入工程の
後半導体基板の法線に対して第１のイオン注入工程にお
ける不純物イオンの入射方向と対称な方向から不純物イ
オン注入を行う第３のイオン注入工程と、第３のイオン
注入工程の後半導体基板の法線に対して第２のイン注入
工程における不純物イオンの入射方向と対称な方向から
不純物イオン注入を行う第４のイオン注入工程との４つ
のイオン注入工程を実行し、つぎに不純物イオン注入の
際の不純物イオン注入の方向のうち半導体基板の法線に
対して傾ける角度のみ第1,第2,第３および第４のイオン
注入工程と異ならせて第5,第6,第７および第８のイオン
注入工程を実行するというように、半導体基板の法線に
対して傾ける角度のみ異ならせて２回繰り返し半導体基
板のゲート電極下部に不純物を導入するように行うの
で、段差を作るゲート電極によってできる陰の領域が注
入角度によって異なり、半導体基板のゲート電極の下の
領域およびゲート電極の両側のソース・ドレイン領域の
両方にイオン注入によってそれぞれ他段階の濃度勾配を
作っておくことが可能となり、さらにイオン注入時に多
段階の緩やかな濃度勾配ができているため、イオン注入
後に行う熱処理時間を短くしても濃度勾配の緩やかな拡
散層を得ることが可能となる。言い換えると、濃度勾配
の緩やかな拡散層を得るために要する熱処理時間を短く
できるということになる。さらに、ゲート電極の下の領
域およびゲート電極の両側のソース・ドレイン領域の電
界を弱めることができる。
半導体基板上にゲート電極を形成する電極形成工程の
後、ゲート幅方向に垂直でかつ半導体基板の法線に対し
て傾けて不純物イオン注入を行う第１のイオン注入工程
と、第１のイオン注入工程の後ゲート長方向に垂直でか
つ半導体基板の法線に対して傾けて不純物イオン注入を
行う第２のイオン注入工程と、第２のイオン注入工程の
後半導体基板の法線に対して第１のイオン注入工程にお
ける不純物イオンの入射方向と対称な方向から不純物イ
オン注入を行う第３のイオン注入工程と、第３のイオン
注入工程の後半導体基板の法線に対して第２のイン注入
工程における不純物イオンの入射方向と対称な方向から
不純物イオン注入を行う第４のイオン注入工程との４つ
のイオン注入工程を実行し、つぎに不純物イオン注入の
際の不純物イオン注入の方向のうち半導体基板の法線に
対して傾ける角度のみ第1,第2,第３および第４のイオン
注入工程と異ならせて第5,第6,第７および第８のイオン
注入工程を実行するというように、半導体基板の法線に
対して傾ける角度のみ異ならせて２回繰り返し半導体基
板のゲート電極下部に不純物を導入するように行うの
で、段差を作るゲート電極によってできる陰の領域が注
入角度によって異なり、半導体基板のゲート電極の下の
領域およびゲート電極の両側のソース・ドレイン領域の
両方にイオン注入によってそれぞれ他段階の濃度勾配を
作っておくことが可能となり、さらにイオン注入時に多
段階の緩やかな濃度勾配ができているため、イオン注入
後に行う熱処理時間を短くしても濃度勾配の緩やかな拡
散層を得ることが可能となる。言い換えると、濃度勾配
の緩やかな拡散層を得るために要する熱処理時間を短く
できるということになる。さらに、ゲート電極の下の領
域およびゲート電極の両側のソース・ドレイン領域の電
界を弱めることができる。
第１図はこの発明の実施例におけるＮ型MOSトランジス
タのLDD構造の形成方法は示す工程断面図、第２図はこ
の発明の実施例におけるＮ型MOSトランジスタのチャネ
ル長方向のヒ素濃度分布を示す濃度分布図、第３図はチ
ャネル長方向の電界分布を示す電界分布図、第４図はMO
Sトランジスタにおける最大基板電流値とホットキャリ
ア寿命との関係を示す特性図、第５図はＮ型MOSトラン
ジスタのLDD構造の形成方法の従来例を示す工程断面図
である。 １……Ｐ型シリコン基板、２……ゲート酸化膜、３……
多結晶シリコンゲート電極、4a〜4q,5a〜5u……LDD拡散
層
タのLDD構造の形成方法は示す工程断面図、第２図はこ
の発明の実施例におけるＮ型MOSトランジスタのチャネ
ル長方向のヒ素濃度分布を示す濃度分布図、第３図はチ
ャネル長方向の電界分布を示す電界分布図、第４図はMO
Sトランジスタにおける最大基板電流値とホットキャリ
ア寿命との関係を示す特性図、第５図はＮ型MOSトラン
ジスタのLDD構造の形成方法の従来例を示す工程断面図
である。 １……Ｐ型シリコン基板、２……ゲート酸化膜、３……
多結晶シリコンゲート電極、4a〜4q,5a〜5u……LDD拡散
層
Claims (2)
- 【請求項１】半導体基板上のゲート電極をマスクとして
半導体基板に不純物イオン注入を行うことによりLDD構
造の拡散層を形成する半導体装置の製造方法であって、 前記半導体基板上に前記ゲート電極を形成する電極形成
工程と、ゲート幅方向に垂直でかつ前記半導体基板の法
線に対して傾けて前記半導体基板に不純物イオン注入を
行う第１のイオン注入工程と、前記半導体基板の法線に
対して前記第１のイオン注入工程における不純物イオン
の入射方向と対称な方向から前記半導体基板に不純物イ
オン注入を行う第２のイオン注入工程と、前記第１のイ
オン注入工程における不純物イオン注入の方向と前記半
導体基板の法線に対して傾ける角度のみ異なる方向から
前記半導体基板に不純物イオン注入を行う第３のイオン
注入工程と、前記第２のイオン注入工程における不純物
イオン注入の方向と前記半導体基板の法線に対して傾け
る角度のみ異なる方向から前記半導体基板に不純物イオ
ン注入を行う第４のイオン注入工程とを含み、前記第
１、第２、第３および第４のイオン注入工程が前記半導
体基板の前記ゲート電極下部に不純物を導入するように
行われることを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上のゲート電極をマスクとして
半導体基板に不純物イオン注入を行うことによりLDD構
造の拡散層を形成する半導体装置の製造方法であって、 前記半導体基板上に前記ゲート電極を形成する電極形成
工程と、ゲート幅方向に垂直でかつ前記半導体基板の法
線に対して傾けて前記半導体基板に不純物イオン注入を
行う第１のイオン注入工程と、前記第１のイオン注入工
程の後ゲート長方向に垂直でかつ前記半導体基板の法線
に対して傾けて前記半導体基板に不純物イオン注入を行
う第２のイオン注入工程と、前記第２のイオン注入工程
の後前記半導体基板の法線に対して前記第１のイオン注
入工程における不純物イオンの入射方向と対称な方向か
ら前記半導体基板に不純物イオン注入を行う第３のイオ
ン注入工程と、前記第３のイオン注入工程の後前記半導
体基板の法線に対して前記第２のイオン注入工程におけ
る不純物イオンの入射方向と対称な方向から前記半導体
基板に不純物イオン注入を行う第４のイオン注入工程
と、前記第４のイオン注入工程の後前記第１のイオン注
入工程における不純物イオン注入の方向と前記半導体基
板の法線に対して傾ける角度のみ異なる方向から前記半
導体基板に不純物イオン注入を行う第５のイオン注入工
程と、前記第５のイオン注入工程の後前記第２のイオン
注入工程における不純物イオン注入の方向と前記半導体
基板の法線に対して傾ける角度のみ異なる方向から前記
半導体基板に不純物イオン注入を行う第６のイオン注入
工程と、前記第６のイオン注入工程の後前記第３のイオ
ン注入工程における不純物イオン注入の方向と前記半導
体基板の法線に対して傾ける角度のみ異なる方向から前
記半導体基板に不純物イオン注入を行う第７のイオン注
入工程と、前記第７のイオン注入工程の後前記第４のイ
オン注入工程における不純物イオン注入の方向と前記半
導体基板の法線に対して傾ける角度のみ異なる方向から
前記半導体基板に不純物イオン注入を行う第８のイオン
注入工程とを含み、前記第１、第３、第５および第７の
イオン注入工程が前記半導体基板の前記ゲート電極下部
に不純物を導入するように行われることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249456A JP2624568B2 (ja) | 1990-09-18 | 1990-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249456A JP2624568B2 (ja) | 1990-09-18 | 1990-09-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127439A JPH04127439A (ja) | 1992-04-28 |
| JP2624568B2 true JP2624568B2 (ja) | 1997-06-25 |
Family
ID=17193233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2249456A Expired - Fee Related JP2624568B2 (ja) | 1990-09-18 | 1990-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624568B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5258319A (en) * | 1988-02-19 | 1993-11-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a MOS type field effect transistor using an oblique ion implantation step |
| JP3036565B2 (ja) * | 1992-08-28 | 2000-04-24 | 日本電気株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JPH07161985A (ja) * | 1993-12-06 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| KR100687872B1 (ko) * | 2005-05-18 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체소자 제조를 위한 이온주입방법 및 이를 이용한경사형 접합 형성방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5942971A (ja) * | 1982-09-03 | 1984-03-09 | Hitachi Ltd | 拡大印字制御方式 |
| JPS63215075A (ja) * | 1987-03-04 | 1988-09-07 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01307266A (ja) * | 1988-06-06 | 1989-12-12 | Hitachi Ltd | 半導体装置の製造方法 |
-
1990
- 1990-09-18 JP JP2249456A patent/JP2624568B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127439A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5219773A (en) | Method of making reoxidized nitrided oxide MOSFETs | |
| KR0143374B1 (ko) | 반도체 기판 및 이를 이용한 반도체 장치 | |
| JP3293039B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0536719A (ja) | 半導体装置の製造方法 | |
| JP2624568B2 (ja) | 半導体装置の製造方法 | |
| JPH05267327A (ja) | Ｍｉｓｆｅｔ及びその製造方法 | |
| JP2729298B2 (ja) | Ｍｏｓ型トランジスタの製造法 | |
| JP3356629B2 (ja) | 横型ｍｏｓトランジスタの製造方法 | |
| JP2928342B2 (ja) | 半導体装置およびその製造方法 | |
| JP2703883B2 (ja) | Ｍｉｓトランジスタ及びその製造方法 | |
| JP2900698B2 (ja) | 絶縁形電界効果トランジスタの製造方法 | |
| JPH04251939A (ja) | 半導体装置及びその製造方法 | |
| JPH04249372A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 | |
| JP2001250945A (ja) | 半導体装置及びその製造方法 | |
| JPS63215075A (ja) | 半導体装置の製造方法 | |
| JP3221413B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05267338A (ja) | 半導体装置の製造方法 | |
| JPH088430A (ja) | Ｍｏｓトランジスタ及びその形成方法 | |
| JP3480500B2 (ja) | 半導体素子形成方法 | |
| JP3126082B2 (ja) | 相補形トランジスタおよびその製造方法 | |
| KR100550381B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH05251697A (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| JP2774535B2 (ja) | 半導体装置の製造方法 | |
| JPH0758313A (ja) | 電荷転送素子とその製造方法 | |
| JPH04179238A (ja) | Ｍｉｓトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |