JP2774535B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2774535B2 JP2774535B2 JP63314286A JP31428688A JP2774535B2 JP 2774535 B2 JP2774535 B2 JP 2774535B2 JP 63314286 A JP63314286 A JP 63314286A JP 31428688 A JP31428688 A JP 31428688A JP 2774535 B2 JP2774535 B2 JP 2774535B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- ion implantation
- impurity diffusion
- channeling
- acceleration energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体装置の製造方法に係り、特にイオン
注入により浅い不純物拡散層を形成する工程の改良に関
する。
注入により浅い不純物拡散層を形成する工程の改良に関
する。
（従来の技術） 各種半導体装置の不純物拡散層の形成法として、イオ
ン注入技術が広く用いられている。集積回路において素
子の微細化，高密度化を図るためには、浅い不純物拡散
層の形成が必須である。そのためイオン注入の加速エネ
ルギーは下げられて行く傾向にある。しかし特に注入さ
れるイオン半径が小さい場合には、注入されたイオンが
殆ど核散乱を受けることなく基板結晶の格子間を走行し
て基板中深く到達してしまう，所謂チャネリング現象が
生じる。例えばｐチャネルMOSトランジスタのソース，
ドレイン拡散層の不純物として用いられるボロンが代表
的である。このチャネリングを防止して浅い拡散層を得
るため、通常、基板面に対して垂直方向から僅かに傾斜
した方向からイオン注入を行なうことが行なわれてい
る。ところがこの方法においても、注入されるイオンの
中には核散乱を経た後進行方向を曲げられてチャネリン
グのパスに入るものがある。このため、例えば超高密度
の集積回路等で極めて浅い不純物拡散層を得たい場合に
は、イオン注入方向を傾斜させるだけでは不十分になっ
ている。
ン注入技術が広く用いられている。集積回路において素
子の微細化，高密度化を図るためには、浅い不純物拡散
層の形成が必須である。そのためイオン注入の加速エネ
ルギーは下げられて行く傾向にある。しかし特に注入さ
れるイオン半径が小さい場合には、注入されたイオンが
殆ど核散乱を受けることなく基板結晶の格子間を走行し
て基板中深く到達してしまう，所謂チャネリング現象が
生じる。例えばｐチャネルMOSトランジスタのソース，
ドレイン拡散層の不純物として用いられるボロンが代表
的である。このチャネリングを防止して浅い拡散層を得
るため、通常、基板面に対して垂直方向から僅かに傾斜
した方向からイオン注入を行なうことが行なわれてい
る。ところがこの方法においても、注入されるイオンの
中には核散乱を経た後進行方向を曲げられてチャネリン
グのパスに入るものがある。このため、例えば超高密度
の集積回路等で極めて浅い不純物拡散層を得たい場合に
は、イオン注入方向を傾斜させるだけでは不十分になっ
ている。
（発明が解決しようとする課題） 以上のように、従来のイオン注入による不純物拡散層
形成法では、チャネリングを確実に防止することはでき
ず、極めて浅い不純物拡散層を得ることが難しいという
問題があった。
形成法では、チャネリングを確実に防止することはでき
ず、極めて浅い不純物拡散層を得ることが難しいという
問題があった。
本発明は、この様な問題を解決した不純物拡散層形成
工程を持つ半導体装置の製造方法を提供することを目的
とする。
工程を持つ半導体装置の製造方法を提供することを目的
とする。
［発明の構成］ （課題を解決するための手段） 本発明は、不純物拡散層形成のためのイオン注入工程
を２段階に分ける。第１のイオン注入工程は、チャネリ
ング・パスを埋めるためのもので、（100），（110）ま
たは（111）面を主面とする半導体基板に対してこれに
垂直に、即ちチャネリングを生じる方向から低加速エネ
ルギー，かつ低ドーズ量でイオンを注入する。第２のイ
オン注入工程は、所定の不純物拡散層を得るためのもの
で、それに必要な加速エネルギーとドーズ量をもって、
基板に対して垂直な方向から僅かに傾斜した方向から所
定の不純物イオンを注入する。
を２段階に分ける。第１のイオン注入工程は、チャネリ
ング・パスを埋めるためのもので、（100），（110）ま
たは（111）面を主面とする半導体基板に対してこれに
垂直に、即ちチャネリングを生じる方向から低加速エネ
ルギー，かつ低ドーズ量でイオンを注入する。第２のイ
オン注入工程は、所定の不純物拡散層を得るためのもの
で、それに必要な加速エネルギーとドーズ量をもって、
基板に対して垂直な方向から僅かに傾斜した方向から所
定の不純物イオンを注入する。
（作用） 第１のイオン注入工程では、加速エネルキーとドーズ
量が、必要な不純物拡散層を得るには全く不十分である
が、チャネリング・パスをある程度埋めるには十分な値
に設定される。具体的には例えば、加速エネルギー，ド
ーズ量共に必要な不純物拡散層を得る場合のそれに比べ
て１桁程度以上小さく設定する。これにより、低エネル
ギーのイオンはチャネリングにより格子間を走行し、主
として電子散乱によりエネルギーを失って格子間位置に
停止する。即ちチャネリング・パスが埋められる。そし
て必要な不純物拡散層を得るための第２のイオン注入工
程を、通常行われているように、基板面に垂直な方向か
ら僅かに傾斜させた方向から行なうと、核散乱によりチ
ャネリング・パスに入るイオンがあってもこれが先にチ
ャネリング・パスに導入された不純物イオンによって散
乱されてチャネリング・パスから出てしまう。この結
果、チャネリングの影響が大幅に低減され、浅い不純物
拡散層が得られる。
量が、必要な不純物拡散層を得るには全く不十分である
が、チャネリング・パスをある程度埋めるには十分な値
に設定される。具体的には例えば、加速エネルギー，ド
ーズ量共に必要な不純物拡散層を得る場合のそれに比べ
て１桁程度以上小さく設定する。これにより、低エネル
ギーのイオンはチャネリングにより格子間を走行し、主
として電子散乱によりエネルギーを失って格子間位置に
停止する。即ちチャネリング・パスが埋められる。そし
て必要な不純物拡散層を得るための第２のイオン注入工
程を、通常行われているように、基板面に垂直な方向か
ら僅かに傾斜させた方向から行なうと、核散乱によりチ
ャネリング・パスに入るイオンがあってもこれが先にチ
ャネリング・パスに導入された不純物イオンによって散
乱されてチャネリング・パスから出てしまう。この結
果、チャネリングの影響が大幅に低減され、浅い不純物
拡散層が得られる。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図（ａ）〜（ｃ）は、本発明をMOS集積回路に適
用した実施例の製造工程断面図である。図では、一つの
ｐチャネルMOSトランジスタ部のみを示している。第１
図（ａ）に示すように、（100）面を主面とするSi基板
１に通常の工程に従って素子分離絶縁膜２を形成し、素
子領域にゲート絶縁膜３を介して多結晶シリコン膜によ
るゲート電極４を形成する。この状態で、第１のイオン
注入工程として、基板面に垂直な方向即ち［100］軸方
向からボロンをインオ注入する。このときイオン注入条
件は、加速エネルギー3keV,ドーズ量１×1012/cm2とす
る。次いで第１図（ｂ）に示すように、第２のイオン注
入工程として、通常ｐ型層を形成する工程と同様のボロ
ンの斜めイオン注入を行なう。具体的には、イオン注入
方向は［100］方向から７゜傾斜した方向とし、加速エ
ネルギー30keV,ドーズ量１×1013/cm2とする。これによ
り、ソース，ドレイン形成予定領域にボロン・イオン注
入層51,52が形成される。その後第１図（ｃ）に示すよ
うに、基板全面をCVD酸化膜７で覆い、必要な熱処理を
行なって不純物を活性化してソース，ドレイン拡散層と
してのp+型層61,62を形成し、最後にコンタクト孔を開
けてAl配線81,82を配設する。
用した実施例の製造工程断面図である。図では、一つの
ｐチャネルMOSトランジスタ部のみを示している。第１
図（ａ）に示すように、（100）面を主面とするSi基板
１に通常の工程に従って素子分離絶縁膜２を形成し、素
子領域にゲート絶縁膜３を介して多結晶シリコン膜によ
るゲート電極４を形成する。この状態で、第１のイオン
注入工程として、基板面に垂直な方向即ち［100］軸方
向からボロンをインオ注入する。このときイオン注入条
件は、加速エネルギー3keV,ドーズ量１×1012/cm2とす
る。次いで第１図（ｂ）に示すように、第２のイオン注
入工程として、通常ｐ型層を形成する工程と同様のボロ
ンの斜めイオン注入を行なう。具体的には、イオン注入
方向は［100］方向から７゜傾斜した方向とし、加速エ
ネルギー30keV,ドーズ量１×1013/cm2とする。これによ
り、ソース，ドレイン形成予定領域にボロン・イオン注
入層51,52が形成される。その後第１図（ｃ）に示すよ
うに、基板全面をCVD酸化膜７で覆い、必要な熱処理を
行なって不純物を活性化してソース，ドレイン拡散層と
してのp+型層61,62を形成し、最後にコンタクト孔を開
けてAl配線81,82を配設する。
第２図は、この実施例によるMOSトランジスタのソー
ス，ドレイン拡散層の不純物濃度分布を従来法による場
合と比較して示す。この実施例によれば、イオン半径の
小さいボロンを用いているが、第１のイオン注入工程で
チャネリング・パスが埋められる結果、極めて浅いソー
ス，ドレイン拡散層が得られる。従って微細構造を持つ
優れた特定のｐチャネルMOSトランジスタを含む高集積
化MOS集積回路を得ることができる。
ス，ドレイン拡散層の不純物濃度分布を従来法による場
合と比較して示す。この実施例によれば、イオン半径の
小さいボロンを用いているが、第１のイオン注入工程で
チャネリング・パスが埋められる結果、極めて浅いソー
ス，ドレイン拡散層が得られる。従って微細構造を持つ
優れた特定のｐチャネルMOSトランジスタを含む高集積
化MOS集積回路を得ることができる。
本発明は上記実施例に限られるものではない。実施例
では、（100）面を主面とするSi基板を用いた場合を説
明したが、（110）面を主面とする場合、あるいは（11
1）面を主面とする場合にも同様に適用できる。いずれ
も場合も、第１のイオン注入はチャネリングを生じる方
向即ち基板面に垂直に不純物を注入すればよい。また実
施例では、ｐ型不純物拡散層を得るために第1,第２のイ
オン注入工程ともにボロンを用いたが、第１のイオン注
入工程はチャネリング・パスを埋めるためだけのもので
あるから、別種のイオンを用いることも可能である。更
に本発明は、MOSトランジスタのソース，ドレイン拡散
層に限らず浅い不純物拡散層を必要とするあらゆる素子
に適用することができるし、基板がSi以外の半導体結晶
基板例えばGeやGaAs等である場合にも有効である。
では、（100）面を主面とするSi基板を用いた場合を説
明したが、（110）面を主面とする場合、あるいは（11
1）面を主面とする場合にも同様に適用できる。いずれ
も場合も、第１のイオン注入はチャネリングを生じる方
向即ち基板面に垂直に不純物を注入すればよい。また実
施例では、ｐ型不純物拡散層を得るために第1,第２のイ
オン注入工程ともにボロンを用いたが、第１のイオン注
入工程はチャネリング・パスを埋めるためだけのもので
あるから、別種のイオンを用いることも可能である。更
に本発明は、MOSトランジスタのソース，ドレイン拡散
層に限らず浅い不純物拡散層を必要とするあらゆる素子
に適用することができるし、基板がSi以外の半導体結晶
基板例えばGeやGaAs等である場合にも有効である。
［発明の効果］ 以上述べたように本発明によれば、チャネリングを効
果的に抑制してイオン注入により極めて浅い不純物拡散
層を形成することができ、微細構造の優れた特性の半導
体素子を得ることができる。
果的に抑制してイオン注入により極めて浅い不純物拡散
層を形成することができ、微細構造の優れた特性の半導
体素子を得ることができる。
【図面の簡単な説明】 第１図（ａ）〜（ｃ）は本発明の一実施例のMOSトラン
ジスタの製造工程を示す図、第２図は得られたMOSトラ
ンジスタのソース，ドレイン拡散層の不純物濃度分布を
従来例と比較して示す図である。 １……Si基板、２……ゲート絶縁膜、３……ゲート電
極、51,52……イオン注入層、61,62……p+型層、７……
CVD酸化膜、81,82……Al配線。
ジスタの製造工程を示す図、第２図は得られたMOSトラ
ンジスタのソース，ドレイン拡散層の不純物濃度分布を
従来例と比較して示す図である。 １……Si基板、２……ゲート絶縁膜、３……ゲート電
極、51,52……イオン注入層、61,62……p+型層、７……
CVD酸化膜、81,82……Al配線。
Claims (1)
- 【請求項１】（100），（110）または（111）面を主面
とする半導体基板にイオン注入により不純物拡散層を形
成する工程を有する半導体装置の製造方法において、 前記不純物拡散層を形成する工程は、所定の不純物拡散
層を得るに必要な加速エネルギーとドーズ量に対し、基
板面に垂直な方向から低加速エネルギー，かつ低ドーズ
量で所定のイオンを注入し、チャネリング・パスを埋め
る第１のイオン注入工程と、次いで基板面に対して所定
角度傾斜した方向から所定の不純物拡散層を得るに必要
な加速エネルギーとドーズ量で、かつ第１のイオン注入
工程で埋められたチャネリング・パスを注入イオンが越
えない加速エネルギーで不純物イオンを注入する第２の
イオン注入工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314286A JP2774535B2 (ja) | 1988-12-13 | 1988-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314286A JP2774535B2 (ja) | 1988-12-13 | 1988-12-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02159023A JPH02159023A (ja) | 1990-06-19 |
| JP2774535B2 true JP2774535B2 (ja) | 1998-07-09 |
Family
ID=18051535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63314286A Expired - Fee Related JP2774535B2 (ja) | 1988-12-13 | 1988-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2774535B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5118481A (en) * | 1974-07-17 | 1976-02-14 | Matsushita Electronics Corp | Mos gatahandotaisochi |
| JPS534473A (en) * | 1976-07-02 | 1978-01-17 | Hitachi Ltd | Silicon semiconductor device |
| JPS60110167A (ja) * | 1983-11-21 | 1985-06-15 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62132362A (ja) * | 1985-12-04 | 1987-06-15 | Sony Corp | 半導体装置の製造方法 |
| JPH0669030B2 (ja) * | 1986-09-19 | 1994-08-31 | パイオニア株式会社 | イオン注入法による半導体装置の製造方法 |
-
1988
- 1988-12-13 JP JP63314286A patent/JP2774535B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02159023A (ja) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5232863A (en) | Method of forming electrical contact between a field effect transistor gate and a remote active area | |
| US5218221A (en) | Semiconductor device and manufacturing method thereof | |
| JP3091610B2 (ja) | 集積回路のための分離形成方法及び集積回路 | |
| JPH0851189A (ja) | キャパシタを製造するための方法 | |
| JPS6318641A (ja) | 半導体装置の製造方法 | |
| US5457339A (en) | Semiconductor device for element isolation and manufacturing method thereof | |
| JPH0614532B2 (ja) | 多結晶半導体材料中に抵抗体を形成する方法 | |
| US4716451A (en) | Semiconductor device with internal gettering region | |
| JPH07101677B2 (ja) | 半導体装置の製造方法 | |
| JPH0734477B2 (ja) | 半導体装置の製造方法 | |
| JPH11297703A (ja) | 半導体装置の製造方法 | |
| JP2774535B2 (ja) | 半導体装置の製造方法 | |
| JP2928342B2 (ja) | 半導体装置およびその製造方法 | |
| EP0588032B1 (en) | Process for forming implanted regions with lowered channeling risk on semiconductors | |
| JPH0552069B2 (ja) | ||
| JP2624568B2 (ja) | 半導体装置の製造方法 | |
| JPS6038879A (ja) | 半導体装置の製造方法 | |
| JPH1022289A (ja) | 半導体装置およびその製造方法 | |
| JP3253712B2 (ja) | 半導体装置の製造方法 | |
| US5914517A (en) | Trench-isolation type semiconductor device | |
| JPH02122570A (ja) | 不揮発性メモリ及びその製造方法 | |
| JPS62198162A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| JPS63215075A (ja) | 半導体装置の製造方法 | |
| JPH02162739A (ja) | 半導体装置の製造方法 | |
| JPS61198746A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |