JPS6318641A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6318641A JPS6318641A JP62159567A JP15956787A JPS6318641A JP S6318641 A JPS6318641 A JP S6318641A JP 62159567 A JP62159567 A JP 62159567A JP 15956787 A JP15956787 A JP 15956787A JP S6318641 A JPS6318641 A JP S6318641A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- well
- trench
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims description 50
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 64
- 238000000034 method Methods 0.000 description 52
- 235000012239 silicon dioxide Nutrition 0.000 description 32
- 239000000377 silicon dioxide Substances 0.000 description 32
- 229920002120 photoresistant polymer Polymers 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 238000002955 isolation Methods 0.000 description 14
- 238000001020 plasma etching Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004093 cyano group Chemical group *C#N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- -1 silicon halide Chemical class 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置内に絶縁領域を形成する方法に
、更に詳しく言えば、ＣＭＯ３集積回路内に絶縁領域の
側壁をドープする方法に関する。
、更に詳しく言えば、ＣＭＯ３集積回路内に絶縁領域の
側壁をドープする方法に関する。
ＣＭＯＳ集積回路は、半導体基板の表面領域内及びその
上に形成されたｎチャンネルＭＯＳトランジスタ及びｐ
チャンネルＭＯ８）ランジスタから成る。これらの２つ
のトランジスタは一般に、二酸化シリコンのような絶縁
材料で互いに絶縁されている。その絶縁材料が基板表面
玉にのみ存在する時は、シリコンの局部酸化（ＬＯＣＯ
３）処理によって二酸化シリコン層が形成される。ｎチ
ャンネル及びｐチャンネルのトランジスタを含む基板の
作用領域が窒化シリコン層で被覆される。
上に形成されたｎチャンネルＭＯＳトランジスタ及びｐ
チャンネルＭＯ８）ランジスタから成る。これらの２つ
のトランジスタは一般に、二酸化シリコンのような絶縁
材料で互いに絶縁されている。その絶縁材料が基板表面
玉にのみ存在する時は、シリコンの局部酸化（ＬＯＣＯ
３）処理によって二酸化シリコン層が形成される。ｎチ
ャンネル及びｐチャンネルのトランジスタを含む基板の
作用領域が窒化シリコン層で被覆される。
それから、基板の作用領域間の被覆されていない領域が
酸化されて絶縁領域が形成される。しかし、この酸化処
理期間に二酸化シリコンが窒化シリコン被覆層の下の作
用領域内へ広がる。この酸化物の広がり、すなわち、′
１バード ビーク（ｂｉｒｄ・５ｂｅａｋ）”は作用領
域の長さを減少させてｐチャンネル及びｎチャンネルの
トランジスタ間の最小距離を増加させる。それ故、ＬＯ
ＣＯ３絶縁処理は非常に高い回路密度を達成することが
できないので、ＶＬＳＩ回路には不適切である。
酸化されて絶縁領域が形成される。しかし、この酸化処
理期間に二酸化シリコンが窒化シリコン被覆層の下の作
用領域内へ広がる。この酸化物の広がり、すなわち、′
１バード ビーク（ｂｉｒｄ・５ｂｅａｋ）”は作用領
域の長さを減少させてｐチャンネル及びｎチャンネルの
トランジスタ間の最小距離を増加させる。それ故、ＬＯ
ＣＯ３絶縁処理は非常に高い回路密度を達成することが
できないので、ＶＬＳＩ回路には不適切である。
また、溝絶縁技術がｐチャンネル及びｎチャンネルの各
トランジスタを絶縁するため（こ使用できる。代表的な
溝絶縁処理では、溝が２つのトランジスタ間の基板にエ
ツチングされる。その後、その溝の側壁が酸化され、そ
れから、溝の残部が化学的に蒸着された二酸化シリコン
のような誘電体材料によって満たされる。この溝絶縁処
理はｎチャンネル及びｐチャンネルの各トランジスタと
の間の最小距離を減少させるので、ＶＬＳＩ回路に対し
て一層適している。
トランジスタを絶縁するため（こ使用できる。代表的な
溝絶縁処理では、溝が２つのトランジスタ間の基板にエ
ツチングされる。その後、その溝の側壁が酸化され、そ
れから、溝の残部が化学的に蒸着された二酸化シリコン
のような誘電体材料によって満たされる。この溝絶縁処
理はｎチャンネル及びｐチャンネルの各トランジスタと
の間の最小距離を減少させるので、ＶＬＳＩ回路に対し
て一層適している。
絶縁領域は、また、埋込み酸化物（ＢＯＸ）処理によっ
て装置のフィールド領域内にも形成される。最初に、溝
が基板のフィールド領域内に形成される。その後、その
溝の壁面が熱的に酸化され、それから、絶縁材料によっ
て溝が満たされる。溝の絶縁処理における絶縁材料とし
ては、化学的に蒸着された二酸化シリコ／であってもよ
い。ＢＯＸ処理では、溝は一般に、ｐチャンネルとｎチ
ャンネルの百トランジスタを絶縁するために０ＭＯ８装
置内で使用される溝と同じ深さではない。
て装置のフィールド領域内にも形成される。最初に、溝
が基板のフィールド領域内に形成される。その後、その
溝の壁面が熱的に酸化され、それから、絶縁材料によっ
て溝が満たされる。溝の絶縁処理における絶縁材料とし
ては、化学的に蒸着された二酸化シリコ／であってもよ
い。ＢＯＸ処理では、溝は一般に、ｐチャンネルとｎチ
ャンネルの百トランジスタを絶縁するために０ＭＯ８装
置内で使用される溝と同じ深さではない。
溝絶縁技術及びＢＯＸ処理のいずれにおいても、二酸化
シリコン層との境界面における溝の壁面といはｐ−のシ
リコン基板あるいはウェルのドーヒ。
シリコン層との境界面における溝の壁面といはｐ−のシ
リコン基板あるいはウェルのドーヒ。
ング濃度に依存する。側壁が僅かにｐ−型シリコンにド
ープされているならば、境界面の正の電荷は溝の壁に沿
って反転が起こるに十分なものである。この問題を解決
するために、側壁におけるドーピング濃度を増加して側
壁閾値電圧を増加させることが提案されてきた。その技
術の１つが、日本応用物理学会、技術論文ダイジェスト
、ＶＬＳＩ技術に関する１９８５シンポジウム、１９８
５年５月１４−１６ 、 ｐｐ、 ５８−９ °’ｎ−
ＭＯ８閾値成圧の狭閾値成金制御するためのボロン注入
側壁による溝絶縁１と題する論文において、フセ氏等に
よシ提案されている。その溝は、最初、リアクティブ・
イオン・エツチング技術を使用してシリコン基板にエツ
チングされる。その後、そのシリコン基板は回転され、
その間、ボロン原子が０°及び８゜の注入角度によって
各側壁内へ注入される。この技術は、注入処理が選択的
でないためＣＭＯ８装置に対しては適切でない。０ＭＯ
８装置内のｎ−ウェルあるいはｎ−基板に隣接する側壁
はボロン原子によって注入される。
ープされているならば、境界面の正の電荷は溝の壁に沿
って反転が起こるに十分なものである。この問題を解決
するために、側壁におけるドーピング濃度を増加して側
壁閾値電圧を増加させることが提案されてきた。その技
術の１つが、日本応用物理学会、技術論文ダイジェスト
、ＶＬＳＩ技術に関する１９８５シンポジウム、１９８
５年５月１４−１６ 、 ｐｐ、 ５８−９ °’ｎ−
ＭＯ８閾値成圧の狭閾値成金制御するためのボロン注入
側壁による溝絶縁１と題する論文において、フセ氏等に
よシ提案されている。その溝は、最初、リアクティブ・
イオン・エツチング技術を使用してシリコン基板にエツ
チングされる。その後、そのシリコン基板は回転され、
その間、ボロン原子が０°及び８゜の注入角度によって
各側壁内へ注入される。この技術は、注入処理が選択的
でないためＣＭＯ８装置に対しては適切でない。０ＭＯ
８装置内のｎ−ウェルあるいはｎ−基板に隣接する側壁
はボロン原子によって注入される。
この発明の半導体装置の製造方法では、基板表面に伸延
する第１及び第２の導電型の隣接領域を有する半導体基
板が最初に設けられる。その隣接領域の少なくとも一方
のものにおいては、十分にドープされた同じ導電型の領
域が他方の隣接領域との境界面に接して形成される。そ
の後、基板の一部を除去してその基板内に溝が形成され
る。その溝は少なくとも、十分にドープされた領域に沿
って伸延する壁部分を有する。
する第１及び第２の導電型の隣接領域を有する半導体基
板が最初に設けられる。その隣接領域の少なくとも一方
のものにおいては、十分にドープされた同じ導電型の領
域が他方の隣接領域との境界面に接して形成される。そ
の後、基板の一部を除去してその基板内に溝が形成され
る。その溝は少なくとも、十分にドープされた領域に沿
って伸延する壁部分を有する。
第１図乃至第６図には、ｎ−ウェルＣＭＯ３％積回路内
におけるＮＭＯ８及びＰＭＯ３）ランジスタ間に溝絶縁
領域を形成するためこの発明の方法が示されている。
におけるＮＭＯ８及びＰＭＯ３）ランジスタ間に溝絶縁
領域を形成するためこの発明の方法が示されている。
第１図に示すように、この発明の方法は、僅かにドープ
されたｐ−単結晶シリコンのような半導体基板１０から
始まる。僅かにドープされたｎ−ウェル１２が通常の技
術を用いて基板１０内に形成される。その代りに、基板
１０がｐ−型エピタキシャル・シリコン層を含み、その
層内にｎ−ウェルが形成されるようにしてもよい。それ
から、パッド酸化物（ｐａｄ ｏｘｉｄｅ ）層１４が
シリコン基板１０の表面に形成される。そのパッド酸化
物層１４は、一般に、約１０％の蒸気を含む酸素雰囲気
中で約８００℃の温度にまで基板１０を加熱することに
よって約１０−４０ｎｍの厚さにまで成長させられる。
されたｐ−単結晶シリコンのような半導体基板１０から
始まる。僅かにドープされたｎ−ウェル１２が通常の技
術を用いて基板１０内に形成される。その代りに、基板
１０がｐ−型エピタキシャル・シリコン層を含み、その
層内にｎ−ウェルが形成されるようにしてもよい。それ
から、パッド酸化物（ｐａｄ ｏｘｉｄｅ ）層１４が
シリコン基板１０の表面に形成される。そのパッド酸化
物層１４は、一般に、約１０％の蒸気を含む酸素雰囲気
中で約８００℃の温度にまで基板１０を加熱することに
よって約１０−４０ｎｍの厚さにまで成長させられる。
その後、窒化シリコン層１６がパッド酸化物層１４上に
形成される。
形成される。
その窒化シリコン層１６は、一般に、約７００−８００
℃の温度ζこおいて、シラノあるいはハロゲン化シリコ
ンをアンモニアと反応させて被着させられるその窒化シ
リコン層１６は約１５０−４００ ｎｍの厚さを有する
。第２の二酸化シリコン層１８が窒化シリコン層１６Ｊ
ｌ：に被着される。その第２の二酸化シリコン層１８は
、約３００−５００℃程度の温度においてシランを酸素
と反応させるような通常の化学的蒸着技術を用いて形成
される。
℃の温度ζこおいて、シラノあるいはハロゲン化シリコ
ンをアンモニアと反応させて被着させられるその窒化シ
リコン層１６は約１５０−４００ ｎｍの厚さを有する
。第２の二酸化シリコン層１８が窒化シリコン層１６Ｊ
ｌ：に被着される。その第２の二酸化シリコン層１８は
、約３００−５００℃程度の温度においてシランを酸素
と反応させるような通常の化学的蒸着技術を用いて形成
される。
窒化シリコン層１６及び第２の二酸化シリコン層１８は
、溝の側壁内へ導入されるドーパントから基板１０及び
ｎ−ウェル１２の部分を保護するための第１の被覆層と
して作用する。それ故、窒化シリコン層１６及び二酸化
シリコン層１８の全体の厚さは、その後形成される十分
にドープされた領域の深さよりも太きいか、あるいはそ
の深さと等しくされる。一般に、ＣＭ ＯＳ集積回路で
は、ＮＭＯ８及びＰＭＯ３のトランジスタ間の溝深さは
約５００−４０００ ｎｍ ８度である。それ故、第２
の二酸化シリコン層１８の厚さは約１００−３８５０
ｎｍに及ぶ。
、溝の側壁内へ導入されるドーパントから基板１０及び
ｎ−ウェル１２の部分を保護するための第１の被覆層と
して作用する。それ故、窒化シリコン層１６及び二酸化
シリコン層１８の全体の厚さは、その後形成される十分
にドープされた領域の深さよりも太きいか、あるいはそ
の深さと等しくされる。一般に、ＣＭ ＯＳ集積回路で
は、ＮＭＯ８及びＰＭＯ３のトランジスタ間の溝深さは
約５００−４０００ ｎｍ ８度である。それ故、第２
の二酸化シリコン層１８の厚さは約１００−３８５０
ｎｍに及ぶ。
その後、第１のホトレジスト層２０が第２の二酸化ンリ
コン層１８上に被着される。この第１のホトレジスト層
２０では、隣接するｎ−ウェル１２とｐ−型シリコン基
板１０との間の境界面の少なくとも一部分上に孔２１が
形成されるように１通常の写真平版技術を用いてパター
ンが作られる。第１図に示すように、孔２１は一般に、
後に形成される溝の幅に対応する約１０００−２０００
ｎｍ程度の幅を有する。
コン層１８上に被着される。この第１のホトレジスト層
２０では、隣接するｎ−ウェル１２とｐ−型シリコン基
板１０との間の境界面の少なくとも一部分上に孔２１が
形成されるように１通常の写真平版技術を用いてパター
ンが作られる。第１図に示すように、孔２１は一般に、
後に形成される溝の幅に対応する約１０００−２０００
ｎｍ程度の幅を有する。
第１のホトレジスト層２０の孔２１に対向する、第２の
二酸化シリコン層１８、窒化シリコン層１６及びバンド
酸化物１層１４の部分は通常のプラズマ・エツチング技
術を用いて除去される。このエツチング作用は、第２の
二酸化シリコン層１８、窒化ンリコン層１６及びパッド
酸化物層１４を介して孔２１を伸延させて、第１及び第
２の導電型の隣接領域間、すなわち、ｎ−ウェル１２と
ｐ−型シリコン基板１０の間の境界面の一部を露出させ
る。その後、第１のホトレジスト層２０が通常の溶媒を
用いて除去される。
二酸化シリコン層１８、窒化シリコン層１６及びバンド
酸化物１層１４の部分は通常のプラズマ・エツチング技
術を用いて除去される。このエツチング作用は、第２の
二酸化シリコン層１８、窒化ンリコン層１６及びパッド
酸化物層１４を介して孔２１を伸延させて、第１及び第
２の導電型の隣接領域間、すなわち、ｎ−ウェル１２と
ｐ−型シリコン基板１０の間の境界面の一部を露出させ
る。その後、第１のホトレジスト層２０が通常の溶媒を
用いて除去される。
第２のホトレジスト層２２が第１図示構造体の上に設け
られる。その後、この第２のホトレジスト層２２では、
ｎ−ウェル１２の少なくとも実質的な一部分が被覆され
るように、標準的な写真平版技術を用いてパターンが作
られる。第２図に示すように、第２のホトレジスト層２
２は第２の被覆層として作用して、孔２１内のｎ−ウェ
ル１２の部分がドーピング作業期間に注入されるのを阻
止する。
られる。その後、この第２のホトレジスト層２２では、
ｎ−ウェル１２の少なくとも実質的な一部分が被覆され
るように、標準的な写真平版技術を用いてパターンが作
られる。第２図に示すように、第２のホトレジスト層２
２は第２の被覆層として作用して、孔２１内のｎ−ウェ
ル１２の部分がドーピング作業期間に注入されるのを阻
止する。
第２図に示すように、ｐ＋領域２４がボロンのようなｐ
−型ドーパントの多イオンビーム注入を用いて基板１０
のｐ−領域内に形成される。そのイオン線量及び注入エ
ネルギは、溝の垂直壁が位置するｐ−基板１０の部分が
実質的に均一な注入イオン密度を有するように選択され
る。入射軸に沿った注入イオン密度はガウス分布きして
近似され、となる。ここで、Ｎ （ｘ）−入射軸に沿っ
た注入イオン密度、ＮＭＡＸ−最大注入イオン密度、ｘ
＝入射軸に平行な距離、Ｒｐ＝投射範囲、すなわち、最
大注入イオン密度（ＮＭＡＸ）が生ずる入射軸に沿った
距離、△Ｒｐ−投射の広がり、すなわち、入射軸に清っ
た投射範囲内における統計上の変動、である。
−型ドーパントの多イオンビーム注入を用いて基板１０
のｐ−領域内に形成される。そのイオン線量及び注入エ
ネルギは、溝の垂直壁が位置するｐ−基板１０の部分が
実質的に均一な注入イオン密度を有するように選択され
る。入射軸に沿った注入イオン密度はガウス分布きして
近似され、となる。ここで、Ｎ （ｘ）−入射軸に沿っ
た注入イオン密度、ＮＭＡＸ−最大注入イオン密度、ｘ
＝入射軸に平行な距離、Ｒｐ＝投射範囲、すなわち、最
大注入イオン密度（ＮＭＡＸ）が生ずる入射軸に沿った
距離、△Ｒｐ−投射の広がり、すなわち、入射軸に清っ
た投射範囲内における統計上の変動、である。
入射軸に垂直な軸に沿った注入イオン密度はガウス分布
として近似され、 となる。ここで、Ｎ ｔｙ）−入射軸に垂直な軸に清つ
た注入イオン密度、Ｎ（ｘ）−入射軸に垂直な軸がその
入射軸に交差する場所での入射軸に沿った注入イオン密
度、ｙ＝入射軸に垂直な距離、△Ｒｐｔ−横の広がシ、
すなわち入射軸に垂直な軸に沿った投射範囲の統計上の
変動、である。種々のドーパント及び基板に対するイオ
ンエネルギの関数としてのＲｐ１Δ諾、△Ｒｐｔの値は
文献によって簡単に得られる。例えば、米国 ペンシル
バニア州 ダウデン ハツチンソン アンド ロス １
９７５年版、ギボン等の１１プロジエクテツド レイン
ジ スタテイステツクス セミコ／タリタ アンド リ
レイテツド マティリアルズ（Ｐｒｏｊｅｃｔｅｄ Ｒ
ａｎｇｅＳｔａｔｉｓｔｉｃｓ 、 Ｓｅｍ１ｃｏｎｄ
ｕｃｔｏｒｓ ａｎｄ Ｒｅ１ａｔｅｄ Ｍａｔｅ−ｒ
ｉａｌｓ ） ” 、 ｐｐ、 ３１６を参照。Ｘ−Ｒ
ｐの時、最大注入イオン密度” ＭＡＸが生じ、 となる。ここで、Ｎ −単位面積当りのイオンＯ８Ｅ 線量である。注入される基板内のイオン密度は。
として近似され、 となる。ここで、Ｎ ｔｙ）−入射軸に垂直な軸に清つ
た注入イオン密度、Ｎ（ｘ）−入射軸に垂直な軸がその
入射軸に交差する場所での入射軸に沿った注入イオン密
度、ｙ＝入射軸に垂直な距離、△Ｒｐｔ−横の広がシ、
すなわち入射軸に垂直な軸に沿った投射範囲の統計上の
変動、である。種々のドーパント及び基板に対するイオ
ンエネルギの関数としてのＲｐ１Δ諾、△Ｒｐｔの値は
文献によって簡単に得られる。例えば、米国 ペンシル
バニア州 ダウデン ハツチンソン アンド ロス １
９７５年版、ギボン等の１１プロジエクテツド レイン
ジ スタテイステツクス セミコ／タリタ アンド リ
レイテツド マティリアルズ（Ｐｒｏｊｅｃｔｅｄ Ｒ
ａｎｇｅＳｔａｔｉｓｔｉｃｓ 、 Ｓｅｍ１ｃｏｎｄ
ｕｃｔｏｒｓ ａｎｄ Ｒｅ１ａｔｅｄ Ｍａｔｅ−ｒ
ｉａｌｓ ） ” 、 ｐｐ、 ３１６を参照。Ｘ−Ｒ
ｐの時、最大注入イオン密度” ＭＡＸが生じ、 となる。ここで、Ｎ −単位面積当りのイオンＯ８Ｅ 線量である。注入される基板内のイオン密度は。
ｘ ＝ １．１８△Ｒｐの時、ＮＭＡＸの／２（こ等し
い。従って、イオン線量Ｎ が各注入段階ｎに対して
、ＤｏＳＫ のように選択され、また、注入エネルギが各注入段階ｎ
に対して、 のように選択されるならば、溝の垂直壁が形成される半
導体基板の部分におけるドーピング濃度は実質的に−様
になる。例えば、約６００ｎｍの深さを有する絶縁溝が
１．０ Ｘ １０ ／〜の垂直側壁に沿った均一なボ
ロン・ドーピング濃度でシリコン基板内に形成されると
仮定すれば、表１に要約された注入順序が使用される。
い。従って、イオン線量Ｎ が各注入段階ｎに対して
、ＤｏＳＫ のように選択され、また、注入エネルギが各注入段階ｎ
に対して、 のように選択されるならば、溝の垂直壁が形成される半
導体基板の部分におけるドーピング濃度は実質的に−様
になる。例えば、約６００ｎｍの深さを有する絶縁溝が
１．０ Ｘ １０ ／〜の垂直側壁に沿った均一なボ
ロン・ドーピング濃度でシリコン基板内に形成されると
仮定すれば、表１に要約された注入順序が使用される。
表１
第２図は、パッド酸化物層１４の下のｐ−シリコン基板
１０もまたｐ−型ドーパントでドープされていることを
示している。このドーピングは、基板１０内へ注入され
るイオンのうちのあるものが入射軸に垂直な方向へ移動
するために生ずる。同様に、第２のホトレジスト層２２
の下のｎ−ウェル１２の一部もまたｐ−型導電変性剤で
ドープされる（図示せず）。しかしながら、第２のホト
レジスト層２２の下のｎ−ウェル１２のドープされた部
分は、溝が基板内に形成される時に除去される。注入領
域２４は、後で形成される絶縁溝の深さよシも大きな深
さを持つ。また、第２のホトレジスト層２２は通常の溶
媒を使用して除去される。
１０もまたｐ−型ドーパントでドープされていることを
示している。このドーピングは、基板１０内へ注入され
るイオンのうちのあるものが入射軸に垂直な方向へ移動
するために生ずる。同様に、第２のホトレジスト層２２
の下のｎ−ウェル１２の一部もまたｐ−型導電変性剤で
ドープされる（図示せず）。しかしながら、第２のホト
レジスト層２２の下のｎ−ウェル１２のドープされた部
分は、溝が基板内に形成される時に除去される。注入領
域２４は、後で形成される絶縁溝の深さよシも大きな深
さを持つ。また、第２のホトレジスト層２２は通常の溶
媒を使用して除去される。
その後、通常のプラズマ・エツチング技術を使用してシ
リコン基板１０内に溝２３が形成される（第３図参照）
。その溝２３は、パッド酸化物層１４、窒化シリコン層
１６及び第２の二酸化シリコｙ層１８内に形成された孔
２１に相当する寸法を持ち、十分にドープされた領域２
４の深さよシも浅い深さを有する。ｎ−ウェル１２の一
部はこの溝形成中に無くなる。ＣＭＯ８装置における代
表的な溝は約５００−４０００ ｎｍ 、特に、約５０
０−１０００ ｎｍの深さを有する。入射角７°の通常
のイオン注入機を使用すると、十分にドープされた領域
２４を形成するために上述した工程は約１０００ ｎｍ
ｃｌｌ： りも大きな深さを持つ溝に対しては使用す
ることができない。−層深い溝に対しては、第７図及び
第８図に示す別な方法を使用しなければならない。シリ
コン基板１ｏのｐ−部分内の溝２３の垂直側壁は実質的
に−様なドーピング濃度を有し、その側壁に沿って増加
するドーピング濃度はその側壁閾値電圧を増加させ、ま
た、その側壁漏れ電流を減少させる。
リコン基板１０内に溝２３が形成される（第３図参照）
。その溝２３は、パッド酸化物層１４、窒化シリコン層
１６及び第２の二酸化シリコｙ層１８内に形成された孔
２１に相当する寸法を持ち、十分にドープされた領域２
４の深さよシも浅い深さを有する。ｎ−ウェル１２の一
部はこの溝形成中に無くなる。ＣＭＯ８装置における代
表的な溝は約５００−４０００ ｎｍ 、特に、約５０
０−１０００ ｎｍの深さを有する。入射角７°の通常
のイオン注入機を使用すると、十分にドープされた領域
２４を形成するために上述した工程は約１０００ ｎｍ
ｃｌｌ： りも大きな深さを持つ溝に対しては使用す
ることができない。−層深い溝に対しては、第７図及び
第８図に示す別な方法を使用しなければならない。シリ
コン基板１ｏのｐ−部分内の溝２３の垂直側壁は実質的
に−様なドーピング濃度を有し、その側壁に沿って増加
するドーピング濃度はその側壁閾値電圧を増加させ、ま
た、その側壁漏れ電流を減少させる。
第２の二酸化ンリコン層１８がその後、通常のプラズマ
・エツチング処理によって除去される。その除去によっ
て生じた構造体がその後、約１０−３０分間、窒素雰囲
気中で約１０００−１１００℃の温度にまで加熱される
。この高温度のアニーリングは、プラズマ・エツチング
に基づき溝２３の側壁及び底壁に形成された多数の欠陥
を除去する。約１０００−１１００℃に上昇された温度
において構造体を維持する一方で、溝２３の垂直側壁及
び底壁上（こ二酸化シリコン層２６を成長させるために
窒素雰囲気は乾燥酸素に置換される（第４図参照）。そ
の熱的に成長した二酸化シリコン層２６は一般に、約１
０−５０ｎｍの厚さを有し、溝２３の垂直側壁及び底面
をバシベー） （ｐａｓｓｉｖａｔｅ ）するために使
用される。更に、酸化段階が例えば、１０００−１１０
０ ℃のような高温度で行なわれるので、熱的に成長し
た二酸化シリコン層２６内へのボロンの偏析は最小にな
る。窒化シリコン層１６がその後、通常のプラズマある
いは湿式のエツチング技術を使用して除去される。
・エツチング処理によって除去される。その除去によっ
て生じた構造体がその後、約１０−３０分間、窒素雰囲
気中で約１０００−１１００℃の温度にまで加熱される
。この高温度のアニーリングは、プラズマ・エツチング
に基づき溝２３の側壁及び底壁に形成された多数の欠陥
を除去する。約１０００−１１００℃に上昇された温度
において構造体を維持する一方で、溝２３の垂直側壁及
び底壁上（こ二酸化シリコン層２６を成長させるために
窒素雰囲気は乾燥酸素に置換される（第４図参照）。そ
の熱的に成長した二酸化シリコン層２６は一般に、約１
０−５０ｎｍの厚さを有し、溝２３の垂直側壁及び底面
をバシベー） （ｐａｓｓｉｖａｔｅ ）するために使
用される。更に、酸化段階が例えば、１０００−１１０
０ ℃のような高温度で行なわれるので、熱的に成長し
た二酸化シリコン層２６内へのボロンの偏析は最小にな
る。窒化シリコン層１６がその後、通常のプラズマある
いは湿式のエツチング技術を使用して除去される。
第５図に示すように、二酸化シリコン層２８が溝内とパ
ッド酸化物層１４の表面とに被着される。その二酸化シ
リコン層２８は、約３００−５００℃程度の温度でシラ
ンと酸素を反応させるような化学蒸着技術を使用して被
着され、溝の深さと少なくとも同じ大きさの厚さを有す
る。その二酸化ンリコン被着段階の後、その二酸化シリ
コン層２８は通常のプラズマ・エツチング技術を使用し
て平坦化される。
ッド酸化物層１４の表面とに被着される。その二酸化シ
リコン層２８は、約３００−５００℃程度の温度でシラ
ンと酸素を反応させるような化学蒸着技術を使用して被
着され、溝の深さと少なくとも同じ大きさの厚さを有す
る。その二酸化ンリコン被着段階の後、その二酸化シリ
コン層２８は通常のプラズマ・エツチング技術を使用し
て平坦化される。
第６図に示すように、溝絶縁領域２９は十分にドープさ
れた側壁領域２４と共に、ｎチャンネル及びｐチャンネ
ルの両トランジスタ間に形成される。
れた側壁領域２４と共に、ｎチャンネル及びｐチャンネ
ルの両トランジスタ間に形成される。
導電性層が基板１０の表面上に被着されて、ゲート３０
と３２を形成するために通常の写真平版技術を使用して
パターンが作られる。マスクとしてゲート３０及び３２
を使用して、同種の自己整列ソース３４と３８及びドレ
イン３６と４０がｎ−ウェル１２内とシリコン基板１０
のｐ一部分内とに形成される。その後、通常のＣＭＯ８
処理技術が使用されて装置が完成される。
と３２を形成するために通常の写真平版技術を使用して
パターンが作られる。マスクとしてゲート３０及び３２
を使用して、同種の自己整列ソース３４と３８及びドレ
イン３６と４０がｎ−ウェル１２内とシリコン基板１０
のｐ一部分内とに形成される。その後、通常のＣＭＯ８
処理技術が使用されて装置が完成される。
第７図及び第８図は、約１ＱＱＱ ｎｍよシも大きな深
さを有する溝絶縁領域を形成するための、この発明の方
法の別な実施例を示す。溝深さが約１１０００ｎよりも
大きくなると、第２図に示された段階の後で更に、エツ
チング作業が付加されなければならない。第７図（こ示
すように、第２図の構造体が通常のプラズマあるいは湿
式エツチング技術を用いてエツチングされて、十分にド
ープされた領域２４内に溝２５が形成される。それから
その溝２５には、更に深い十分にドープされた領域４２
を形成するために、第２のイオン注入作業が行なわれる
。そのイオン線量と注入エネルギは、絶縁溝２５の側壁
が−様なドーピング濃度を有するように式（１）及びＣ
）を使用して選択される。これらの付加的なエツチング
及びドーピング処理は側壁を所望の深さにまでドープす
るのに必要な回数だけ繰返される。通常のイオン注入機
が入射角７°で使用されると、第７図及び第８図の方法
でドープされる最大の側壁深さは約２０００ ｎｍであ
る。しかしながら、この制限はイオン注入機の入射角を
００にまで調整することによって克服することができる
ので、十分にドープされる側壁の深さに関する制限は無
い。
さを有する溝絶縁領域を形成するための、この発明の方
法の別な実施例を示す。溝深さが約１１０００ｎよりも
大きくなると、第２図に示された段階の後で更に、エツ
チング作業が付加されなければならない。第７図（こ示
すように、第２図の構造体が通常のプラズマあるいは湿
式エツチング技術を用いてエツチングされて、十分にド
ープされた領域２４内に溝２５が形成される。それから
その溝２５には、更に深い十分にドープされた領域４２
を形成するために、第２のイオン注入作業が行なわれる
。そのイオン線量と注入エネルギは、絶縁溝２５の側壁
が−様なドーピング濃度を有するように式（１）及びＣ
）を使用して選択される。これらの付加的なエツチング
及びドーピング処理は側壁を所望の深さにまでドープす
るのに必要な回数だけ繰返される。通常のイオン注入機
が入射角７°で使用されると、第７図及び第８図の方法
でドープされる最大の側壁深さは約２０００ ｎｍであ
る。しかしながら、この制限はイオン注入機の入射角を
００にまで調整することによって克服することができる
ので、十分にドープされる側壁の深さに関する制限は無
い。
第２のホトレジスト層２２は通常の溶媒を使用して除去
される。第８図に示すように、−層大きな溝２３が第３
図に関する上述の技術を使用してｎ−ウェル１２と基板
１０のｐ一部分との間に形成される。
される。第８図に示すように、−層大きな溝２３が第３
図に関する上述の技術を使用してｎ−ウェル１２と基板
１０のｐ一部分との間に形成される。
その後、第４図乃至第６図において説明した方法を用い
て装置が完成される。
て装置が完成される。
また、第１図乃至第８図の方法を使用して、ｐ−ウェル
及び対のタブを有するＣＭＯ３構造体のような別の装置
内に絶縁溝を形成することもできる。
及び対のタブを有するＣＭＯ３構造体のような別の装置
内に絶縁溝を形成することもできる。
第９図乃至第１３図は基板のフィールド領域内に溝絶縁
領域やＢＯＸを形成するためのこの発明の別の方法を示
す。この第９図乃至第１３図の方法は。
領域やＢＯＸを形成するためのこの発明の別の方法を示
す。この第９図乃至第１３図の方法は。
対のタブを備えたＣ Ｍ ＯＳ装置に関して記載されて
いるが、その工程はｎ−ウェルあるいはｐ−ウェルのＣ
ＭＯ３構造体に対しても適している。
いるが、その工程はｎ−ウェルあるいはｐ−ウェルのＣ
ＭＯ３構造体に対しても適している。
第９図に示すように、その方法はエピタキシャル・シリ
コン層５２を含むシリコン半導体基板５０から始まるが
、エピタキシャル・シリコン層のない半導体基板５０を
使用してもよい。それから、ｎ −ウェル５４及びｐ−
ウェル５６が通常のマスキング及びイオン注入技術を使
用してエピタキシャル・シリコン層５２内に形成される
。その作用領域は、第１及び第２の導電型の接触領域を
含みその接触領域間の境界面に形成される何等かの絶縁
手段に溢ってＮＭＯ８及びＰＭＯ８）ランジスタが形成
されるように考慮される。
コン層５２を含むシリコン半導体基板５０から始まるが
、エピタキシャル・シリコン層のない半導体基板５０を
使用してもよい。それから、ｎ −ウェル５４及びｐ−
ウェル５６が通常のマスキング及びイオン注入技術を使
用してエピタキシャル・シリコン層５２内に形成される
。その作用領域は、第１及び第２の導電型の接触領域を
含みその接触領域間の境界面に形成される何等かの絶縁
手段に溢ってＮＭＯ８及びＰＭＯ８）ランジスタが形成
されるように考慮される。
約１１０−４０ｎの厚さを有するパッド酸化物層５８が
エピタキシャル層５２の露出面上及びｎ−ウェル５４、
ｐ−ウェル５６．上に生成される。第１図のパッド酸化
物層１４の形成に関して記載された条件が第９図のパッ
ド酸化物層５８を形成するために使用さ用して窒化シリ
コン層６０上に形成される。第１図について前述したよ
うに、窒化シリコン層６０及び第２の二酸化シリコン層
６２の全体の厚さは、十分にドープされた領域の深さよ
りも太きいか、あるいはそれに等しい。窒化シリコン層
６０及び第２の二酸化シリコン層６２は、基板の作用領
域の部分が側壁ドーピング作業期間に注入されるのを阻
止するための第１のマスキング層として機能する。装置
のフィールド領域内に形成される溝は、一般に、ＢＯＸ
処理で約５００−１０００ ｎｍの深さを有する。
エピタキシャル層５２の露出面上及びｎ−ウェル５４、
ｐ−ウェル５６．上に生成される。第１図のパッド酸化
物層１４の形成に関して記載された条件が第９図のパッ
ド酸化物層５８を形成するために使用さ用して窒化シリ
コン層６０上に形成される。第１図について前述したよ
うに、窒化シリコン層６０及び第２の二酸化シリコン層
６２の全体の厚さは、十分にドープされた領域の深さよ
りも太きいか、あるいはそれに等しい。窒化シリコン層
６０及び第２の二酸化シリコン層６２は、基板の作用領
域の部分が側壁ドーピング作業期間に注入されるのを阻
止するための第１のマスキング層として機能する。装置
のフィールド領域内に形成される溝は、一般に、ＢＯＸ
処理で約５００−１０００ ｎｍの深さを有する。
従って、第２の二酸化シリコン層は約１００−８５０ｎ
ｍの厚さを有する。
ｍの厚さを有する。
第１のホトレジスト層が第２の二酸化シリコン層６２上
に被着され、第１のホトレジスト領域６４を形成するた
めにパターンが作られる。第９図に示すように、そのホ
トレジストには、溝が形成される基板の部分に対応する
孔６５が形成される。ホトレジスト領域６４に対向して
いない、第２の二酸化シリコン層６２、窒化シリコン層
６０．及びパッド酸化物層５８の部分は通常のプラズマ
・エツチング技術を使用して除去される。このエツチン
グ作業は。
に被着され、第１のホトレジスト領域６４を形成するた
めにパターンが作られる。第９図に示すように、そのホ
トレジストには、溝が形成される基板の部分に対応する
孔６５が形成される。ホトレジスト領域６４に対向して
いない、第２の二酸化シリコン層６２、窒化シリコン層
６０．及びパッド酸化物層５８の部分は通常のプラズマ
・エツチング技術を使用して除去される。このエツチン
グ作業は。
第２の二酸化シリコン層６２、窒化シリコン層６ｏ、及
びパッド酸化物層５８を介して孔６５を伸延させる。
びパッド酸化物層５８を介して孔６５を伸延させる。
別の段階においてｎ−ウェル５４及ヒｐ−ウェル５６間
に溝絶縁領域を形成することが望ましい。その場合ｓ
孔６５は、ｎ−ウェル５４とｐ−ウェル５６の境界面上
に在る領域の第１のホトレジスト層内には形成されない
。
に溝絶縁領域を形成することが望ましい。その場合ｓ
孔６５は、ｎ−ウェル５４とｐ−ウェル５６の境界面上
に在る領域の第１のホトレジスト層内には形成されない
。
エツチング作業の後、第１のホトレジスト層６４が除去
され、その後、第２のホトレジスト６６が構造全体に被
着される。そのホトレジストは、その後、ｎ−ウェル５
４の露出領域の実質的な部分が少なくとも被覆されるよ
う（こパターンが作られる。
され、その後、第２のホトレジスト６６が構造全体に被
着される。そのホトレジストは、その後、ｎ−ウェル５
４の露出領域の実質的な部分が少なくとも被覆されるよ
う（こパターンが作られる。
第２図に記載された多段階のイオノ注入技術が行なわれ
る。第１０図に示すように、十分にドープされた領域６
８が装置のフィールド領域内に形成され、ｐ−フィール
ド領域との境界面に直接隣接するｐ−ウェル５６の部分
へ伸延している。また、十分にドープされた領域６９が
ｎ−ウェル５４との境界面に直接隣接するｐ−ウェル５
６の部分の内に形成される。これらの十分にドープされ
た領域６８と６９は一般に、約５００−１０００ ｎｍ
よシも大きな深さを有する。
る。第１０図に示すように、十分にドープされた領域６
８が装置のフィールド領域内に形成され、ｐ−フィール
ド領域との境界面に直接隣接するｐ−ウェル５６の部分
へ伸延している。また、十分にドープされた領域６９が
ｎ−ウェル５４との境界面に直接隣接するｐ−ウェル５
６の部分の内に形成される。これらの十分にドープされ
た領域６８と６９は一般に、約５００−１０００ ｎｍ
よシも大きな深さを有する。
通Ｓのプラズマ・エツチング技術を使用して、溝６７が
ｎ−ウェル５４及びｐ−ウェル５６間に、また作用領域
を囲むフィールド領域内に形成される。
ｎ−ウェル５４及びｐ−ウェル５６間に、また作用領域
を囲むフィールド領域内に形成される。
第１１図に示すように、窒化シリコン層６０及び第２の
二酸化シリーン層６２が、トランジスタが形成されるｎ
−ウェル５４及びｐ−ウェル５６の部分を保護するため
にパッド酸化物層５８に沿った第１のマスキング層とし
て機能する。また、第１１図には、ｐ−ウェル領域５６
内の溝６７の垂直側壁がｐ−型ドーパントで十分にドー
プされることが示されている。
二酸化シリーン層６２が、トランジスタが形成されるｎ
−ウェル５４及びｐ−ウェル５６の部分を保護するため
にパッド酸化物層５８に沿った第１のマスキング層とし
て機能する。また、第１１図には、ｐ−ウェル領域５６
内の溝６７の垂直側壁がｐ−型ドーパントで十分にドー
プされることが示されている。
第２の二酸化シリコン層６２が除去され、構造体は第４
図（こ関して上述した条件を使用してアニールされ且つ
酸化される。約１１０−５０ｎの厚さを有する二酸化シ
リコン層７０が溝の垂直側壁及び底壁上ζこ形成される
（第１２図参照）。それから、構造体の全体が通常の化
学蒸着技術を使用して二酸化ンリコン層７２によって被
覆される。この被着段階によって、フィールド領域内及
びｎ−ウェル５４とｐ−ウェル５６との間の領域内の溝
は充満される。
図（こ関して上述した条件を使用してアニールされ且つ
酸化される。約１１０−５０ｎの厚さを有する二酸化シ
リコン層７０が溝の垂直側壁及び底壁上ζこ形成される
（第１２図参照）。それから、構造体の全体が通常の化
学蒸着技術を使用して二酸化ンリコン層７２によって被
覆される。この被着段階によって、フィールド領域内及
びｎ−ウェル５４とｐ−ウェル５６との間の領域内の溝
は充満される。
第１３図に示すように、その後、構造体全体が平坦化さ
れて、能動ＣＭＯ８装置間のフィールド領域内の埋込み
酸化物絶縁層７６に沿ってｎ−ウェル５４及びｐ−ウェ
ル５６間に溝絶縁領域ハが形成される。それから、通常
のＣＭＯＳ処理技術を使用して、ｎ−ウェル５４及びｐ
−ウェル５６内にトランジスタが形成される。
れて、能動ＣＭＯ８装置間のフィールド領域内の埋込み
酸化物絶縁層７６に沿ってｎ−ウェル５４及びｐ−ウェ
ル５６間に溝絶縁領域ハが形成される。それから、通常
のＣＭＯＳ処理技術を使用して、ｎ−ウェル５４及びｐ
−ウェル５６内にトランジスタが形成される。
第１図乃至第１３図において上述した方法は、基板のｐ
領域内の溝ｆｆ１１１壁のドーピング濃度を増加するた
めに使用された。また、同じ技術が基板のｎ領域内の垂
直側壁のドーピング濃度を増加するためにも使用するこ
とができる。この場合、基板のｐ領域の実質的な部分は
イオン注入処理期間に第２のホトレジスト層によって被
覆される。燐や砒素がボロンと置換されて、ｎ−型基板
材料に隣接する溝の垂直側壁に沿って十分にドープされ
たｎ−型領域が形成される。大部分のｃ Ｍｏ ｓ 適
用では、反転の問題が一般に、溝のｐ壁に渚って生ずる
。従って、ｎ領域における垂直側壁のドーピングは一般
に必要ではない。
領域内の溝ｆｆ１１１壁のドーピング濃度を増加するた
めに使用された。また、同じ技術が基板のｎ領域内の垂
直側壁のドーピング濃度を増加するためにも使用するこ
とができる。この場合、基板のｐ領域の実質的な部分は
イオン注入処理期間に第２のホトレジスト層によって被
覆される。燐や砒素がボロンと置換されて、ｎ−型基板
材料に隣接する溝の垂直側壁に沿って十分にドープされ
たｎ−型領域が形成される。大部分のｃ Ｍｏ ｓ 適
用では、反転の問題が一般に、溝のｐ壁に渚って生ずる
。従って、ｎ領域における垂直側壁のドーピングは一般
に必要ではない。
第１図乃ｆｆ１ａ６図４１、Ｎ Ｍ ＯＳ 及ヒＰ Ｍ
ＯＳ トランジスタ間に溝絶縁領域を形成するための
この発明の方法の各段階を示す０ＭＯ８装置の断面図、
第７図及び第８図は第１図乃至第６図示の方法とは異な
る方法を示す０ＭＯ８装置の断面図、第９図乃至第１３
図は、フィールド領域内に埋込み酸化物絶縁領域を形成
するためのこの発明の方法を示すＣＭＯ３装置の断面図
である。 １０．５０・・・基板、 ２４．４２．６８．６９・・・十分にドープされた領域
、２３．６７・・・溝。
ＯＳ トランジスタ間に溝絶縁領域を形成するための
この発明の方法の各段階を示す０ＭＯ８装置の断面図、
第７図及び第８図は第１図乃至第６図示の方法とは異な
る方法を示す０ＭＯ８装置の断面図、第９図乃至第１３
図は、フィールド領域内に埋込み酸化物絶縁領域を形成
するためのこの発明の方法を示すＣＭＯ３装置の断面図
である。 １０．５０・・・基板、 ２４．４２．６８．６９・・・十分にドープされた領域
、２３．６７・・・溝。
Claims (1)
- （１）表面に対して伸延する同じ導電型あるいは反対の
導電型の隣接する領域を有する半導体基板を設ける段階
と、 上記隣接する領域の少なくとも一方の領域内に上記隣接
する領域の他方の領域との境界面に隣接して同じ導電型
の十分にドープされた領域を形成する段階と、 上記基板の一部分を除去して上記基板内に、上記十分に
ドープされた領域に沿つて伸延する壁部分を少なくとも
有する溝を形成する段階と、を備えた半導体装置の製造
方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/878,259 US4692992A (en) | 1986-06-25 | 1986-06-25 | Method of forming isolation regions in a semiconductor device |
| US878259 | 1986-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6318641A true JPS6318641A (ja) | 1988-01-26 |
Family
ID=25371679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62159567A Pending JPS6318641A (ja) | 1986-06-25 | 1987-06-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4692992A (ja) |
| JP (1) | JPS6318641A (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1213457B (it) * | 1986-07-23 | 1989-12-20 | Catania A | Procedimento per la fabbricazione di dispositivi integrati, in particolare dispositivi cmos adoppia sacca. |
| US4897362A (en) * | 1987-09-02 | 1990-01-30 | Harris Corporation | Double epitaxial method of fabricating semiconductor devices on bonded wafers |
| US4812418A (en) * | 1987-11-27 | 1989-03-14 | Motorola, Inc. | Micron and submicron patterning without using a lithographic mask having submicron dimensions |
| JP2504567B2 (ja) * | 1989-06-14 | 1996-06-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US5248894A (en) * | 1989-10-03 | 1993-09-28 | Harris Corporation | Self-aligned channel stop for trench-isolated island |
| US5296392A (en) * | 1990-03-06 | 1994-03-22 | Digital Equipment Corporation | Method of forming trench isolated regions with sidewall doping |
| US5137837A (en) * | 1990-08-20 | 1992-08-11 | Hughes Aircraft Company | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate |
| US5254873A (en) * | 1991-12-09 | 1993-10-19 | Motorola, Inc. | Trench structure having a germanium silicate region |
| US5190889A (en) * | 1991-12-09 | 1993-03-02 | Motorola, Inc. | Method of forming trench isolation structure with germanium silicate filling |
| JP3271453B2 (ja) * | 1994-12-28 | 2002-04-02 | 三菱電機株式会社 | 半導体装置における素子分離領域の形成方法 |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| US6159821A (en) * | 1999-02-12 | 2000-12-12 | Vanguard International Semiconductor Corporation | Methods for shallow trench isolation |
| US7301180B2 (en) * | 2001-06-18 | 2007-11-27 | Massachusetts Institute Of Technology | Structure and method for a high-speed semiconductor device having a Ge channel layer |
| US6916727B2 (en) * | 2001-06-21 | 2005-07-12 | Massachusetts Institute Of Technology | Enhancement of P-type metal-oxide-semiconductor field effect transistors |
| US6599813B2 (en) | 2001-06-29 | 2003-07-29 | International Business Machines Corporation | Method of forming shallow trench isolation for thin silicon-on-insulator substrates |
| WO2003015142A2 (en) * | 2001-08-06 | 2003-02-20 | Massachusetts Institute Of Technology | Formation of planar strained layers |
| US6974735B2 (en) * | 2001-08-09 | 2005-12-13 | Amberwave Systems Corporation | Dual layer Semiconductor Devices |
| US7138649B2 (en) * | 2001-08-09 | 2006-11-21 | Amberwave Systems Corporation | Dual-channel CMOS transistors with differentially strained channels |
| AU2003238963A1 (en) | 2002-06-07 | 2003-12-22 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
| US7262110B2 (en) * | 2004-08-23 | 2007-08-28 | Micron Technology, Inc. | Trench isolation structure and method of formation |
| US7679130B2 (en) * | 2005-05-10 | 2010-03-16 | Infineon Technologies Ag | Deep trench isolation structures and methods of formation thereof |
| US8084319B2 (en) * | 2010-02-12 | 2011-12-27 | International Business Machines Corporation | Precisely tuning feature sizes on hard masks via plasma treatment |
| US8039250B2 (en) * | 2010-03-15 | 2011-10-18 | International Business Machines Corporation | Piezoelectric-based nanopore device for the active control of the motion of polymers through the same |
| US8603303B2 (en) | 2010-03-15 | 2013-12-10 | International Business Machines Corporation | Nanopore based device for cutting long DNA molecules into fragments |
| US8986524B2 (en) | 2011-01-28 | 2015-03-24 | International Business Machines Corporation | DNA sequence using multiple metal layer structure with different organic coatings forming different transient bondings to DNA |
| US20120193231A1 (en) | 2011-01-28 | 2012-08-02 | International Business Machines Corporation | Dna sequencing using multiple metal layer structure with organic coatings forming transient bonding to dna bases |
| US8852407B2 (en) | 2011-01-28 | 2014-10-07 | International Business Machines Corporation | Electron beam sculpting of tunneling junction for nanopore DNA sequencing |
| US10029915B2 (en) | 2012-04-04 | 2018-07-24 | International Business Machines Corporation | Functionally switchable self-assembled coating compound for controlling translocation of molecule through nanopores |
| US9046511B2 (en) | 2013-04-18 | 2015-06-02 | International Business Machines Corporation | Fabrication of tunneling junction for nanopore DNA sequencing |
| US9188578B2 (en) | 2013-06-19 | 2015-11-17 | Globalfoundries Inc. | Nanogap device with capped nanowire structures |
| US9182369B2 (en) | 2013-06-19 | 2015-11-10 | Globalfoundries Inc. | Manufacturable sub-3 nanometer palladium gap devices for fixed electrode tunneling recognition |
| JP7274481B2 (ja) | 2017-12-22 | 2023-05-16 | ローム アンド ハース カンパニー | グラフトコポリマーの作製方法 |
| JP7273816B2 (ja) | 2017-12-22 | 2023-05-15 | ローム アンド ハース カンパニー | グラフトコポリマー組成物 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161838A (ja) * | 1983-03-07 | 1984-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS60235437A (ja) * | 1984-05-09 | 1985-11-22 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61270862A (ja) * | 1985-05-24 | 1986-12-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3386865A (en) * | 1965-05-10 | 1968-06-04 | Ibm | Process of making planar semiconductor devices isolated by encapsulating oxide filled channels |
| US3920482A (en) * | 1974-03-13 | 1975-11-18 | Signetics Corp | Method for forming a semiconductor structure having islands isolated by adjacent moats |
| US4472240A (en) * | 1981-08-21 | 1984-09-18 | Tokyo Shibaura Denki Kabushiki Kaisha | Method for manufacturing semiconductor device |
| JPS58171832A (ja) * | 1982-03-31 | 1983-10-08 | Toshiba Corp | 半導体装置の製造方法 |
| IT1210872B (it) * | 1982-04-08 | 1989-09-29 | Ates Componenti Elettron | Processo per la fabbricazione di transistori mos complementari in circuiti integrati ad alta densita' per tensioni elevate. |
| JPS59920A (ja) * | 1982-06-23 | 1984-01-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4574467A (en) * | 1983-08-31 | 1986-03-11 | Solid State Scientific, Inc. | N- well CMOS process on a P substrate with double field guard rings and a PMOS buried channel |
| US4570325A (en) * | 1983-12-16 | 1986-02-18 | Kabushiki Kaisha Toshiba | Manufacturing a field oxide region for a semiconductor device |
| US4495025A (en) * | 1984-04-06 | 1985-01-22 | Advanced Micro Devices, Inc. | Process for forming grooves having different depths using a single masking step |
| US4534824A (en) * | 1984-04-16 | 1985-08-13 | Advanced Micro Devices, Inc. | Process for forming isolation slots having immunity to surface inversion |
| US4538343A (en) * | 1984-06-15 | 1985-09-03 | Texas Instruments Incorporated | Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking |
| US4600445A (en) * | 1984-09-14 | 1986-07-15 | International Business Machines Corporation | Process for making self aligned field isolation regions in a semiconductor substrate |
| US4584027A (en) * | 1984-11-07 | 1986-04-22 | Ncr Corporation | Twin well single mask CMOS process |
-
1986
- 1986-06-25 US US06/878,259 patent/US4692992A/en not_active Expired - Lifetime
-
1987
- 1987-06-25 JP JP62159567A patent/JPS6318641A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161838A (ja) * | 1983-03-07 | 1984-09-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS60235437A (ja) * | 1984-05-09 | 1985-11-22 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS61270862A (ja) * | 1985-05-24 | 1986-12-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4692992A (en) | 1987-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318641A (ja) | 半導体装置の製造方法 | |
| US4717683A (en) | CMOS process | |
| US5753556A (en) | Method of fabricating a MIS transistor | |
| KR950014112B1 (ko) | 고밀도 집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법 | |
| KR0165457B1 (ko) | 트렌치 소자분리 방법 | |
| JP2957757B2 (ja) | トランジスタ製作方法 | |
| US5468665A (en) | Process for making a semiconductor MOS transistor employing a temporary spacer | |
| KR100425462B1 (ko) | Ｓｏｉ 상의 반도체 장치 및 그의 제조방법 | |
| JP4666700B2 (ja) | 半導体装置の製造方法 | |
| US5547903A (en) | Method of elimination of junction punchthrough leakage via buried sidewall isolation | |
| KR100525915B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| US5208181A (en) | Locos isolation scheme for small geometry or high voltage circuit | |
| KR0152909B1 (ko) | 반도체장치의 격리구조의 제조방법 | |
| KR100203306B1 (ko) | 반도체 소자의 제조방법 | |
| JP4039854B2 (ja) | 半導体装置の製造方法 | |
| US6291284B1 (en) | Method of fabricating semiconductor device | |
| KR100498500B1 (ko) | 유효 채널 길이가 증대된 반도체 소자 및 그 제조방법 | |
| KR100418721B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| JP2001135797A (ja) | 半導体装置及びその製造方法 | |
| KR100321171B1 (ko) | 반도체소자의 트랜지스터 제조 방법 | |
| JPS63302562A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR100880336B1 (ko) | 반도체 소자의 제조방법 | |
| KR100451318B1 (ko) | 채널링 방지를 위한 반도체 장치의 제조 방법 | |
| KR101051801B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR100855283B1 (ko) | 캐패시터 형성 방법 |