KR960002087B1 - 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법 - Google Patents

고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법 Download PDF

Info

Publication number
KR960002087B1
KR960002087B1 KR1019930007496A KR930007496A KR960002087B1 KR 960002087 B1 KR960002087 B1 KR 960002087B1 KR 1019930007496 A KR1019930007496 A KR 1019930007496A KR 930007496 A KR930007496 A KR 930007496A KR 960002087 B1 KR960002087 B1 KR 960002087B1
Authority
KR
South Korea
Prior art keywords
source
junction
drain
drain junction
semiconductor
Prior art date
Application number
KR1019930007496A
Other languages
English (en)
Inventor
이우진
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019930007496A priority Critical patent/KR960002087B1/ko
Application granted granted Critical
Publication of KR960002087B1 publication Critical patent/KR960002087B1/ko

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법
제1도는 종래의 소오스/드레인 접합 형성도.
제2도는 제1도의 소오스/드레인 접합 깊이에 따른 불순물 농도 분포도.
제3도는 본 발명에 따른 실리콘 이온주입에 의한 매몰 결함층 형성도.
제4도는 본 발명에 따른 소오스/드레인 접합 형성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 소오스/드레인 접합
3 : 게이트 산화막 4 : 게이트 전극
5 : 미세 결함 부위 5' : 매몰 결함 층
본 발명은 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법에 관한 것이다.
반도체 소자의 디자인 기준이 0.5㎛ 이하로 줄어들게 되면서 모스트랜지스터(MOSFET)의 n및 p로 구성되는 소오스/드레인의 접합 깊이 및 전기적 특성은 매우 까다로운 요구조건을 만족해야 된다.
특히, n및 p접합 형성시 결정결함 등에 의해 발생되는 누설전류는 소자의 성능을 크게 저하시키게 됨으로, 소자의 고집적화와 함께 해결해야하는 선결 요건이 되고 있다.
종래의 소오스/드레인 접합 구조를 제1도를 통하여 살펴보면, 도면에서 1은 반도체 기판, 2는 소오스/드레인 영역, 3은 게이트 산화막, 4는 게이트 전극, 5는 미세 결함 부위를 각각 나타낸다.
도면에서 소오스/드레인 영역(2)을 형성하기 위하여 이온주입을 하게 되면 반도체 기판(1)은 가속된 이온에 의해 기판에 손상을 입게 되어 미세 결함 부위(5)를 형성하게 된다.
초고집접 소자의 n및 p소오스/드레인 얕은 접합의 접합 깊이를 달성하기 위하여 n에는75AS 이온을, p에는49BF2이온을 이용하여 얕은 접합의 소오스, 드레인을 형성하여 왔다.
그리고 상기 불순물 주입을 한 후에 소오스/드레인 영역(2)을 열처리하게 되면 불순물 분포는 기판 깊숙히 확산해 들어가 제2도의 그래프에 나타나 있는 것과 같이 테일(tail)이 생기게 되어 접합 깊이가 0.2㎛ 정도가 되는데, 이 접합 깊이는 현재의 열처리 공정 조건에서는 더이상 줄일 수 없는 한계가 되게 한다.
상기 두 이온들은 원자 질량이 큰 관계로 이온주입시 실리콘 기판의 격자들을 비정질 상태로 만들면서 주입되는 깊이를 얕게 할 수 있는 장점들로 인하여 현재까지 이용되고 있다.
그러나 차세대 소자로 넘어가게 되면 디자인 기준은 0.5㎛ 이하를 요구하게 되어 n및 p소오스/드레인의 접합 깊이 또한 0.1㎛, 0.15㎛ 이하를 요구하게 되어 부적합 하게 되는 문제점이 따른다.
또한 접합 깊이를 얕게 하기 위하여 열처리 공정 조건을 바꾸게 되면, 예를 들어 온도를 낮추든지, 시간을 줄이든지 하면 접합 깊이는 낮아질 수 있겠으나 후속 공정인 BPSG 등이 공정상에서 플로우(flow)가 안되는 등의 문제점이 발생하므로 이온주입공정의 변경만이 보다 얕은 접합을 얻을 수 있는 방안이 된다. 그리고 이온주입시 접합 경계근처에 발생하는 결정결합등은 소자 동작시 누설전류등의 근원이 되게 되므로 이를 최소화하는 기술 또한 필요하게 된다.
따라서 본 발명은 초고집적 소자의 얕은 접합 깊이를 달성하고 아울러 누설전류를 감소시켜 소자의 성능향상에 기여할 수 있는 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법에 있어서, 반도체 기판에 Si 이온을 1MeV 이상의 에너지로 주입하여 매몰 결함 층을 형성하는 단계; 소오스/드레인 접합 형성을 위한 불순물 이온을 주입하여 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면 제3도 및 제4도를 참조하여 본 발명을 상세히 설명하면, 도면에서 1은 반도체 기판, 2는 소오스/드레인 영역, 3은 게이트 산화막, 4는 게이트 전극, 5'는 매몰 결함 층을 각각 나타낸다.
먼저, 제3도에 도시된 바와 같이 지금까지 사용되면 에너지 범위 10 내지 200keV보다 월등히 높은 1MeV 이상의 에너지로 1×1014~5×1014이온/㎠의 Si 이온을 실리콘 기판에 주입하면 약 1.0㎛ 근방에서 최대농도점을 갖게 되며 아울러 이 근방에 비정질화된 매몰 결함 층(buried defect layer)을 형성하게 한다.
이후에 소오스/드레인(2) 접합을 형성하기 위한49BF2를 이온주입하게 되면 실리콘 격자가 앞에서 실시된 실리콘 이온주입으로 비정질화된 매몰 결함 층(5')에 의해 상기 소오스/드레인(2) 접합 형성 공정에서 수반되는 열처리 공정에 의한 테일(tail)이 발생되지 않게 되어 얕은 접합을 얻을 수 있다.
또한 제4도에 도시된 바와 같이 상기 고 에너지 이온주입에 의해 형성된 매몰 결함 층(5')은 p또는 n소오스/드레인(2) 접합 형성시 발생된 미세 결정 결함물이 얻어져 누설전류 특성이 향상되게 된다.
상기와 같이 이루어지는 본 발명은 첫째, 기존의 이온주입 방법과 달리 실리콘 격자를 1㎛ 이상 비정질화 시킴으로써 원하는 256MDRAM급 소자에서 0.15㎛ 이하의 초미세 접합 형성이 가능하고, 둘째로 p소오스/드레인 접합부의 경계면에 생기는 미세결함등을 매몰 결함 층에 형성되도록 하여 누설전류를 최소화할 수 있는 효과가 있다.

Claims (2)

  1. 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법에 있어서, 반도체 기판(1)에 Si 이온을 1MeV 이상의 에너지로 주입하여 매몰 결함 층(5')을 형성하는 단계; 소오스/드레인(2) 접합 형성을 위한 불순물 이온을 주입하여 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법.
  2. 제1항에 있어서, 상기 주입되는 Si이온은 1×1014내지 5×1014이온/㎠의 농도를 가지는 것을 특징으로 하는 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법.
KR1019930007496A 1993-04-30 1993-04-30 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법 KR960002087B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930007496A KR960002087B1 (ko) 1993-04-30 1993-04-30 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930007496A KR960002087B1 (ko) 1993-04-30 1993-04-30 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법

Publications (1)

Publication Number Publication Date
KR960002087B1 true KR960002087B1 (ko) 1996-02-10

Family

ID=19354802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930007496A KR960002087B1 (ko) 1993-04-30 1993-04-30 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법

Country Status (1)

Country Link
KR (1) KR960002087B1 (ko)

Similar Documents

Publication Publication Date Title
KR100615657B1 (ko) 격자간 원자들을 생성하기 위한 준-비정질의 경사각 주입을 이용하여 강화된 횡방향 확산을 제공하는 채널 길이가 감소된 저농도로 도핑된 드레인 트랜지스터
US4038107A (en) Method for making transistor structures
US5536959A (en) Self-aligned charge screen (SACS) field effect transistors and methods
US4243433A (en) Forming controlled inset regions by ion implantation and laser bombardment
KR20000069811A (ko) 임계전압을 승압하는 웰 부스팅
JPH09232567A (ja) Mosゲートパワーデバイス及びその製造方法
EP0097533A2 (en) A method of manufacturing a MIS type semiconductor device
US6214707B1 (en) Method of forming a doped region in a semiconductor substrate
KR0144020B1 (ko) 낮은 면저항을 갖는 접합 형성방법
US4596068A (en) Process for minimizing boron depletion in N-channel FET at the silicon-silicon oxide interface
EP0123680A1 (en) A method of forming a shallow and high conductivity boron doped layer in silicon
KR20040008518A (ko) 반도체 소자의 고전압 접합 형성 방법
KR960002087B1 (ko) 고 에너지 이온주입을 이용한 반도체 소자의 소오스/드레인 접합 형성방법
JP2562688B2 (ja) 半導体装置の製造方法
KR100212010B1 (ko) 반도체 소자의 트랜지스터 제조방법
EP0806794A2 (en) Method of forming shallow doped regions in a semiconductor substrate, using preamorphization and ion implantation
US5192696A (en) Field effect transistor and method of fabricating
KR100671594B1 (ko) 반도체 소자의 얕은 접합 트랜지스터 제조 방법
RU2235388C2 (ru) Способ изготовления мдп транзистора с локальными участками захороненного изолятора
JPH0434942A (ja) 半導体装置の製造方法
KR100334965B1 (ko) 모스전계효과트랜지스터 소자의 제조방법
JPH05335559A (ja) 二重拡散層の作り込み方法
US20050179067A1 (en) Semiconductor device and fabricating method thereof
KR970006261B1 (ko) 반도체소자의 확산영역 제조방법
KR100498607B1 (ko) 반도체 소자의 폴리실리콘층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee