JP4336804B2 - 絶縁ゲート電界効果トランジスタの製造方法 - Google Patents
絶縁ゲート電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4336804B2 JP4336804B2 JP10956898A JP10956898A JP4336804B2 JP 4336804 B2 JP4336804 B2 JP 4336804B2 JP 10956898 A JP10956898 A JP 10956898A JP 10956898 A JP10956898 A JP 10956898A JP 4336804 B2 JP4336804 B2 JP 4336804B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- width
- field effect
- gate electrode
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000005669 field effect Effects 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 40
- 238000010884 ion-beam technique Methods 0.000 claims description 21
- 239000002019 doping agent Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000002513 implantation Methods 0.000 description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000035515 penetration Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Description
【０００１】
【発明の属する技術分野】
本発明は、集積回路の製造方法に関するものであり、特に、半導体材料の基板の上面上に少なくとも１つの領域の境界を定める工程と、この領域上にこの領域から電気絶縁された少なくとも１つのゲート電極を形成する工程と、各ゲート電極をマスクとして用い、基板の上面に対するイオンビームの傾斜角と、イオンビームの方向を基板の上面に垂直に投影したラインの、基準線に対する向きとによって規定される予め決定した方向から生じる該イオンビームを用いたドーパントの注入を基板の上面に行なって、基板中で各ゲート電極の両側に、チャネルにより互いに分離されたソース及びドレイン領域の対を形成する工程とを行なって、基板上に絶縁ゲート電界効果トランジスタを形成する絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ又はＭＯＳＦＥＴ）の製造方法に関するものである。
【０００２】
【従来の技術】
ゲート電極が形成されている半導体材料の基板上に規定された能動領域にソース及びドレイン領域を形成するために、最近の技術によると、ドーピングイオンを基板の表面に対し垂直な方向から可成り、例えば４５°だけずれた角度で注入している。この技術によると、通常の垂直方向の注入に比べて、ゲート電極の下側へのドーパントの侵入を助長させ、従ってソース及びドレイン間の距離、すなわちチャネル長を減少させ、ゲート電極とソース及びドレインのｐｎ接合との重なりを改善する。この技術は特に、（チャネル長を１μｍよりも短くした）極めて小型のトランジスタを形成する必要がある場合に有利である。
【０００３】
注入すべきドーパントのドーズ量及び幾何学的パラメータ（注入すべきイオンビームの傾斜角、基準線に対するビームの向き、回転速度）を自動的に調整し且つ管理する連続回転注入装置が上述した種類の傾斜注入を実行するために構成されている。しかし、この装置は極めて高価である。
【０００４】
実質的に同じ結果を得るために、通常の固定式の注入装置を用い、傾斜角を一定にするもイオンビームの向きを異ならせた複数の順次の工程で注入を行ない、ゲート電極を構成する細条の向きがいかなる場合にもゲート電極の下側にドーパントがほぼ均一に侵入するようにすることができる。代表的には、ビーム方向、というよりはむしろビームを基板の表面上に垂直に投影したラインをそれぞれ４５°又は２２．５°だけ離間させた８回または１６回の注入工程が行なわれている。しかし、この方法には可成り長い処理時間を必要とし、当然、注入装置の利用期間が対応して長くなる。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、上述したような長い処理時間を必要とせず、しかもドーピング特性の必要な均一性を達成しうる前述した種類の製造方法を提供せんとするにある。
【０００６】
【課題を解決するための手段】
本発明は、絶縁プレートにより半導体材料の基板の上面上に少なくとも１つの領域の境界を定める工程と、この領域上にこの領域から電気絶縁された少なくとも１つのゲート電極であって、それぞれ第１の幅を有する第１部分を具える当該ゲート電極を形成するゲート電極形成工程と、前記少なくとも１つのゲート電極をマスクとして用い、基板の上面に対するイオンビームの傾斜角と、各イオンビームの方向を基板の上面に垂直に投影したラインの、基準線に対する向きとによって規定される予め決定した方向から生じる該各イオンビームを用いたドーパントの注入を基板の上面に行なって、基板中で各ゲート電極の両側に、それぞれのチャネルにより互いに分離された対応するソース及びドレイン領域の対を形成する工程とを行なって、基板上に絶縁ゲート電界効果トランジスタを形成する絶縁ゲート電界効果トランジスタの製造方法において、前記ゲート電極形成工程が、前記少なくとも１つのゲート電極のそれぞれの第２部分であって、この第２部分が前記第１の幅とは異なる第２の幅を有し、この第２部分の、前記基準線に対する向きが、前記第１部分の、前記基準線に対する他の向きと異なるように、当該第２部分を形成する工程と、前記第１の幅及び第２の幅を、これらの前記向きと各々の前記予め決定した方向の前記向きとに応じて決定して、イオン注入工程に際してチャネルの長さがほぼ均一となるようにし、前記各々の前記予め決定した方向の前記向きとこれに隣接する方向の前記向きとの間の差を１８０°よりも小さくする工程とを有することを特徴とする。
【０００７】
本発明は以下の実施例に関する説明から完全に理解しうるであろう。しかし、本発明は実施例に限定されるものではない。
【０００８】
【発明の実施の形態】
図１及び２は、ｎ型不純物がドーピングされたシリコン基板１０の一部分、特に能動領域１１、すなわち二酸化シリコンプレート１２により基板表面の他の領域から絶縁された領域の境界を定める部分を示す。この領域は１個以上、本例では１個の絶縁ゲート電界効果トランジスタを設けるためのものである。能動領域１１上には、例えば多結晶シリコンより成る細条１３が形成され、この細条は、誘電体材料、例えば二酸化シリコンの薄肉層１４により基板の表面から分離されている。細条１３及び誘電体材料の薄肉層１４はそれぞれ、形成すべきＭＯＳ電界効果トランジスタのゲート電極及びゲート誘電体を構成する。
【０００９】
トランジスタのソース及びドレイン領域を形成するために、既知のように、ゲート電極をマスクとして用いてドーパント、例えば硼素を能動領域中に導入する。この処理は、形成すべきソース及びドレイン領域の深さ及び不純物濃度によって決定されるエネルギー及びドーズ量を用いたドーパントのイオン注入によって行なう。矢印１５で示すイオンビームは通常図２に示すようにウェファの上面に対し垂直にしてゲート電極のエッジ、すなわち多結晶シリコン細条１３の平行側面とほぼ整合されたｐ型ドーピング領域１６，１７を形成する。これに続いて基板を高温度にさらすことにより電極１３のエッジ領域の下側でも注入されたドーパントを拡散させる。これにより、図４に示すように、トランジスタのソース領域１６′及びドレイン領域１７′が形成される。
【００１０】
トランジスタのチャネルは細条１３の下方に位置する薄肉表面領域１８により規定され、ソース領域１６′及びドレイン領域１７′の平行エッジにより境界が定められている。チャネルの長さＬはソース及びドレイン領域の対向するエッジ間の距離を規定する。従って、このチャネルの長さはゲート電極細条１３の幅よりもわずかに短い。
【００１１】
より小型のトランジスタを形成するには、チャネルの長さを減少させる必要がある。この長さの最小限界は、ゲート電極を構成する細条の、達成しうる最小の幅により決定される。この最小限界は、使用するホトリソグラフ技術の分解能によって決定される。基板に対し垂直なイオンビームの注入を用いる現在の技術により達成しうる最小チャネル長は約０．５μｍである。
【００１２】
この限界よりも短い値を得るために、前述したＬＡＴＩＤ注入技術が提案された。図１〜４の素子と同じ又は対応する素子に同じ符号を付してある図５及び６は、基板の上面に対し垂直な平面であって、ゲート細条１３の長さ方向に対し平行な直線上でこの上面を交差する当該平面に対し＋４５°で傾いたイオンビーム２５による注入効果を示している。ドーパントのエネルギー及びドーズ量を上述した場合と同じにするも、傾きは上述した平面に対し−４５°としたイオンビーム２５′を用いて他の注入工程を同じウェファ上に行なうと、図６に示すような構造、すなわち垂直方向の注入を用い他の条件を同じとした場合に達成しうるチャネル長よりも短いチャネル長Ｌ′となった対称構造が得られる。
【００１３】
それぞれのチャネル、従ってそれぞれのゲート電極細条をいかなる向きにもすることができる、すなわち基板の表面上の基準ラインに対し種々の角度に配置しうる複数のトランジスタを同一基板上に形成する必要がある場合には、この基準ラインに対するイオンビームの向きを種々に変えてイオン注入を行なう必要があること明らかである。連続的に回転する注入装置を用いると均一性は最大となるも、均一に離間した向きの多数の順次の注入工程を基板に行なうことによっても良好な結果が得られる。注入エネルギー及びドーズ量は、種々の注入工程の累積効果を考慮するように決定する必要があること勿論である。前述したように、これら双方の技術には重大な欠点がある。
【００１４】
以下に説明する実施例では、９０°の角度間隔で４回の注入工程を実施する方法を用いるも、この方法は特定の分野で有利であることを確かめた。しかし、種々の注入工程において、各ビーム方向の向きと隣接するビーム方向の向きとの間の差が１８０°よりも小さい場合には、３回の注入工程で又は５回以上の注入工程で本発明を実施することもできる。
【００１５】
図７は、能動領域７１上に形成されたゲート細条７３を示し、このゲート細条は基板の表面上に任意に規定された基準線７０に対し平行な２つの側縁７４及び７５により境界が定められている。
【００１６】
イオンビームの向きを種々に変えて、すなわちビームの方向を基板の上面上に垂直に投射した線と基準線７０との間の角度を４５°から３１５°まで９０°のステップで変えて４回の順次の工程で基板に注入を行なう。イオンビームの傾き角、エネルギー及びドーズ量は各工程に対し変えない。これらの条件の下では、図７に破線で示すようにゲート細条７３のエッジの下側にドーパントが均一に侵入し、従って一定のチャネル長Ｌ″が得られること明らかである。ゲート細条７３が基準線７０に対し９０°の向きに延在する場合にも同じ結果が得られる。
【００１７】
しかし、ゲート細条７３が他の角度で延在する場合には、上述した場合と同じ幅のゲート細条を用いて同じ注入工程を行なっても上述した場合と同じ長さのチャネルを形成することができない。従って、ゲート細条が種々の角度に向いた複数の部分から構成されている場合には、不均一な長さのチャネルが得られる。例えば、図８に示すように、基準線８０に対し平行に向けた２つの部分８２及び８３を基準線に対し例えば１３５°傾けた中間部分８８によって互いに連結した構成の均一幅のゲート細条を考慮しうる。この構成は、能動領域８１が極めて小さい場合にしばしば用いられる。その理由は、この場合、図８に破線で示すソース接点８６及びドレイン接点８７を形成するためのスペースを大きくとることができる為である。容易に理解しうるように、中間部分８８はその延在方向に対し直角に向いたビームにさらされる為、ドーパントがそのエッジの下側に侵入する距離は部分８２及び８３で達成される距離よりも長くなり、従って中間部分８８が有するチャネル長Ｌ′′′は部分８２及び８３が有するチャネル長Ｌ″よりも短くなる。従って、ゲート電極全体の下側では、チャネルはトランジスタの正しい動作に必要とするような均一の長さを有さなくなる。
【００１８】
従来技術によれば、この不均一性に対する補償を多数の注入工程のみによって達成していたのに対し、本発明によれば、図８と同じ符号を用いて対応する素子を示している図９に示すように、中間部分８８を２つの部分８２及び８３よりも、同じチャネル長を生じるように正確に幅広に形成する。本発明によれば、一般に、ゲート細条の幅又はゲート細条の部分部分の幅を基準ラインに対するこれらの向きや、種々の注入工程におけるイオンビームの向きとに応じて決定する。
【００１９】
ゲート細条の幅は、トランジスタが一部を成す集積回路の配置設計に当って決定される。ゲート細条の幅の補償調整は、後に説明するように幾何学的な考慮の上で行なう。
【００２０】
イオン注入により生じるｐｎ接合の深さは、イオン注入及び熱処理の結果としてのその何らかの拡散により生ぜしめられるドーパントの分布に依存する。注入されたドーパントの、シリコン中への侵入量は投影された“値域”（projectedrange)ＲP の項で表わすことができる。この一般に用いられている項は、いかなる拡散熱処理を行なう前の注入表面からのドーパントのピーク濃度の深さを規定する。このＲP は主として、（ビームと結晶格子との相対的な向きと関連する“チャネリング”のような効果を無視して）注入された原子種（ドーパント）とビームを加速するエネルギーとに依存する。
【００２１】
投影した値域は、種々の向きで行なうイオン注入がゲートの下側に侵入する種々の深さを評価し比較するパラメータとして良好な近似で用いることができる。この近似は、同等のドーズ量のイオン注入で生じるｐｎ接合間で比較を行なうか、或いは熱処理を温度及び時間の点で制限する場合に有効である。
【００２２】
幾何学的な考慮は以下の通りである。
イオン注入をシリコンの表面ａに対し垂直ではなく所定の方向ｂで行なう場合には、ベクトルＲP を用い、これを２つの成分に、すなわち表面に対し垂直な成分ＲPVと表面に対し平行な成分とに分割することができる（図１０）。
【００２３】
所定のエネルギーでシリコン中に注入されるドーパントの所定の原子種の侵入量の、表面に対し平行な成分をＲPPで示す。
【００２４】
注入方向ｂの表面上への投影ｂ′が基準軸線ｃに対し角度θだけ傾いている注入状態（図１１）を参照するに、この基準軸線に対し平行なゲート細条の下側へのドーパントの侵入量は
ｘ＝ＲPP× sinθ
となる。基準軸線ｃに対し角度φだけ傾むいた図１１の異なる方向ｄを向いた他のゲート細条を参照するに、この他のゲート細条の下側へのこの注入の侵入量は
ｙ＝ＲPP× sin（θ＋φ）
となる。従ってこれら２つのゲート細条の下側への所定の注入の侵入量の差は
ΔＬ＝ＲPP〔sin θ−sin(θ＋φ）〕
となる。
【００２５】
実際の適用に当っては、この評価を注入工程に含まれるあらゆる方向に拡張し、特に最大の侵入量を有するイオン注入を考慮する必要がある。
種々のイオン注入工程におけるイオンビームの方向は必ずしも（上述した例では９０°で）等角度で離間させる必要はなく、互いに異なる角度で離間させることもできる。
【００２６】
本発明による方法の利点は明らかである。すなわち、ゲート電極の幾何学的大きさを規定する規則を簡単に変更することにより、従来技術に必要とするよりも少数のイオン注入工程で均一な長さのチャネルを得ることができ、従ってイオン注入に必要とする装置の利用期間及び処理時間の双方の点で節約を達成しうる。
【図面の簡単な説明】
【図１】 能動領域とゲート電極とを有するシリコン基板の一部を示す平面図である。
【図２】 図１の構造の断面図である。
【図３】 図２の次の処理工程における断面図である。
【図４】 図３の次の処理工程における断面図である。
【図５】 １回目の斜め注入工程を行なった基板の一部を示す断面図である。
【図６】 図５の構成で２回目の斜めの注入工程を行なった基板の一部を示す断面図である。
【図７】 能動領域とゲート電極とを有し、４つの異なる向きで注入工程を行ったシリコン基板の一部を示す平面図である。
【図８】 ゲート電極を図７の構成とは異なる形状とし、４つの異なる向きで注入を行なったシリコン基板の一部を示す平面図である。
【図９】 能動領域と本発明の方法で形成したゲート電極とを有するシリコン基板の一部を示す平面図である。
【図１０】 本発明の方法の基礎となる幾何学的な関係を表わし、注入を行なったシリコン基板を断面で示す説明図である。
【図１１】 図１０のシリコン基板を平面で示す説明図である。
【符号の説明】
１０ シリコン基板
１１，７１，８１ 能動領域
１２ 二酸化シリコンプレート
１３，７３，８８ ゲート細条
１４ 誘電体材料の薄肉層
１５，２５，２５′ イオンビーム
１６，１７ ｐ型ドーピング領域
１６′ ソース領域
１７′ ドレイン領域
８６ ソース接点
８７ ドレイン接点
【発明の属する技術分野】
本発明は、集積回路の製造方法に関するものであり、特に、半導体材料の基板の上面上に少なくとも１つの領域の境界を定める工程と、この領域上にこの領域から電気絶縁された少なくとも１つのゲート電極を形成する工程と、各ゲート電極をマスクとして用い、基板の上面に対するイオンビームの傾斜角と、イオンビームの方向を基板の上面に垂直に投影したラインの、基準線に対する向きとによって規定される予め決定した方向から生じる該イオンビームを用いたドーパントの注入を基板の上面に行なって、基板中で各ゲート電極の両側に、チャネルにより互いに分離されたソース及びドレイン領域の対を形成する工程とを行なって、基板上に絶縁ゲート電界効果トランジスタを形成する絶縁ゲート電界効果トランジスタ（ＩＧＦＥＴ又はＭＯＳＦＥＴ）の製造方法に関するものである。
【０００２】
【従来の技術】
ゲート電極が形成されている半導体材料の基板上に規定された能動領域にソース及びドレイン領域を形成するために、最近の技術によると、ドーピングイオンを基板の表面に対し垂直な方向から可成り、例えば４５°だけずれた角度で注入している。この技術によると、通常の垂直方向の注入に比べて、ゲート電極の下側へのドーパントの侵入を助長させ、従ってソース及びドレイン間の距離、すなわちチャネル長を減少させ、ゲート電極とソース及びドレインのｐｎ接合との重なりを改善する。この技術は特に、（チャネル長を１μｍよりも短くした）極めて小型のトランジスタを形成する必要がある場合に有利である。
【０００３】
注入すべきドーパントのドーズ量及び幾何学的パラメータ（注入すべきイオンビームの傾斜角、基準線に対するビームの向き、回転速度）を自動的に調整し且つ管理する連続回転注入装置が上述した種類の傾斜注入を実行するために構成されている。しかし、この装置は極めて高価である。
【０００４】
実質的に同じ結果を得るために、通常の固定式の注入装置を用い、傾斜角を一定にするもイオンビームの向きを異ならせた複数の順次の工程で注入を行ない、ゲート電極を構成する細条の向きがいかなる場合にもゲート電極の下側にドーパントがほぼ均一に侵入するようにすることができる。代表的には、ビーム方向、というよりはむしろビームを基板の表面上に垂直に投影したラインをそれぞれ４５°又は２２．５°だけ離間させた８回または１６回の注入工程が行なわれている。しかし、この方法には可成り長い処理時間を必要とし、当然、注入装置の利用期間が対応して長くなる。
【０００５】
【発明が解決しようとする課題】
本発明の目的は、上述したような長い処理時間を必要とせず、しかもドーピング特性の必要な均一性を達成しうる前述した種類の製造方法を提供せんとするにある。
【０００６】
【課題を解決するための手段】
本発明は、絶縁プレートにより半導体材料の基板の上面上に少なくとも１つの領域の境界を定める工程と、この領域上にこの領域から電気絶縁された少なくとも１つのゲート電極であって、それぞれ第１の幅を有する第１部分を具える当該ゲート電極を形成するゲート電極形成工程と、前記少なくとも１つのゲート電極をマスクとして用い、基板の上面に対するイオンビームの傾斜角と、各イオンビームの方向を基板の上面に垂直に投影したラインの、基準線に対する向きとによって規定される予め決定した方向から生じる該各イオンビームを用いたドーパントの注入を基板の上面に行なって、基板中で各ゲート電極の両側に、それぞれのチャネルにより互いに分離された対応するソース及びドレイン領域の対を形成する工程とを行なって、基板上に絶縁ゲート電界効果トランジスタを形成する絶縁ゲート電界効果トランジスタの製造方法において、前記ゲート電極形成工程が、前記少なくとも１つのゲート電極のそれぞれの第２部分であって、この第２部分が前記第１の幅とは異なる第２の幅を有し、この第２部分の、前記基準線に対する向きが、前記第１部分の、前記基準線に対する他の向きと異なるように、当該第２部分を形成する工程と、前記第１の幅及び第２の幅を、これらの前記向きと各々の前記予め決定した方向の前記向きとに応じて決定して、イオン注入工程に際してチャネルの長さがほぼ均一となるようにし、前記各々の前記予め決定した方向の前記向きとこれに隣接する方向の前記向きとの間の差を１８０°よりも小さくする工程とを有することを特徴とする。
【０００７】
本発明は以下の実施例に関する説明から完全に理解しうるであろう。しかし、本発明は実施例に限定されるものではない。
【０００８】
【発明の実施の形態】
図１及び２は、ｎ型不純物がドーピングされたシリコン基板１０の一部分、特に能動領域１１、すなわち二酸化シリコンプレート１２により基板表面の他の領域から絶縁された領域の境界を定める部分を示す。この領域は１個以上、本例では１個の絶縁ゲート電界効果トランジスタを設けるためのものである。能動領域１１上には、例えば多結晶シリコンより成る細条１３が形成され、この細条は、誘電体材料、例えば二酸化シリコンの薄肉層１４により基板の表面から分離されている。細条１３及び誘電体材料の薄肉層１４はそれぞれ、形成すべきＭＯＳ電界効果トランジスタのゲート電極及びゲート誘電体を構成する。
【０００９】
トランジスタのソース及びドレイン領域を形成するために、既知のように、ゲート電極をマスクとして用いてドーパント、例えば硼素を能動領域中に導入する。この処理は、形成すべきソース及びドレイン領域の深さ及び不純物濃度によって決定されるエネルギー及びドーズ量を用いたドーパントのイオン注入によって行なう。矢印１５で示すイオンビームは通常図２に示すようにウェファの上面に対し垂直にしてゲート電極のエッジ、すなわち多結晶シリコン細条１３の平行側面とほぼ整合されたｐ型ドーピング領域１６，１７を形成する。これに続いて基板を高温度にさらすことにより電極１３のエッジ領域の下側でも注入されたドーパントを拡散させる。これにより、図４に示すように、トランジスタのソース領域１６′及びドレイン領域１７′が形成される。
【００１０】
トランジスタのチャネルは細条１３の下方に位置する薄肉表面領域１８により規定され、ソース領域１６′及びドレイン領域１７′の平行エッジにより境界が定められている。チャネルの長さＬはソース及びドレイン領域の対向するエッジ間の距離を規定する。従って、このチャネルの長さはゲート電極細条１３の幅よりもわずかに短い。
【００１１】
より小型のトランジスタを形成するには、チャネルの長さを減少させる必要がある。この長さの最小限界は、ゲート電極を構成する細条の、達成しうる最小の幅により決定される。この最小限界は、使用するホトリソグラフ技術の分解能によって決定される。基板に対し垂直なイオンビームの注入を用いる現在の技術により達成しうる最小チャネル長は約０．５μｍである。
【００１２】
この限界よりも短い値を得るために、前述したＬＡＴＩＤ注入技術が提案された。図１〜４の素子と同じ又は対応する素子に同じ符号を付してある図５及び６は、基板の上面に対し垂直な平面であって、ゲート細条１３の長さ方向に対し平行な直線上でこの上面を交差する当該平面に対し＋４５°で傾いたイオンビーム２５による注入効果を示している。ドーパントのエネルギー及びドーズ量を上述した場合と同じにするも、傾きは上述した平面に対し−４５°としたイオンビーム２５′を用いて他の注入工程を同じウェファ上に行なうと、図６に示すような構造、すなわち垂直方向の注入を用い他の条件を同じとした場合に達成しうるチャネル長よりも短いチャネル長Ｌ′となった対称構造が得られる。
【００１３】
それぞれのチャネル、従ってそれぞれのゲート電極細条をいかなる向きにもすることができる、すなわち基板の表面上の基準ラインに対し種々の角度に配置しうる複数のトランジスタを同一基板上に形成する必要がある場合には、この基準ラインに対するイオンビームの向きを種々に変えてイオン注入を行なう必要があること明らかである。連続的に回転する注入装置を用いると均一性は最大となるも、均一に離間した向きの多数の順次の注入工程を基板に行なうことによっても良好な結果が得られる。注入エネルギー及びドーズ量は、種々の注入工程の累積効果を考慮するように決定する必要があること勿論である。前述したように、これら双方の技術には重大な欠点がある。
【００１４】
以下に説明する実施例では、９０°の角度間隔で４回の注入工程を実施する方法を用いるも、この方法は特定の分野で有利であることを確かめた。しかし、種々の注入工程において、各ビーム方向の向きと隣接するビーム方向の向きとの間の差が１８０°よりも小さい場合には、３回の注入工程で又は５回以上の注入工程で本発明を実施することもできる。
【００１５】
図７は、能動領域７１上に形成されたゲート細条７３を示し、このゲート細条は基板の表面上に任意に規定された基準線７０に対し平行な２つの側縁７４及び７５により境界が定められている。
【００１６】
イオンビームの向きを種々に変えて、すなわちビームの方向を基板の上面上に垂直に投射した線と基準線７０との間の角度を４５°から３１５°まで９０°のステップで変えて４回の順次の工程で基板に注入を行なう。イオンビームの傾き角、エネルギー及びドーズ量は各工程に対し変えない。これらの条件の下では、図７に破線で示すようにゲート細条７３のエッジの下側にドーパントが均一に侵入し、従って一定のチャネル長Ｌ″が得られること明らかである。ゲート細条７３が基準線７０に対し９０°の向きに延在する場合にも同じ結果が得られる。
【００１７】
しかし、ゲート細条７３が他の角度で延在する場合には、上述した場合と同じ幅のゲート細条を用いて同じ注入工程を行なっても上述した場合と同じ長さのチャネルを形成することができない。従って、ゲート細条が種々の角度に向いた複数の部分から構成されている場合には、不均一な長さのチャネルが得られる。例えば、図８に示すように、基準線８０に対し平行に向けた２つの部分８２及び８３を基準線に対し例えば１３５°傾けた中間部分８８によって互いに連結した構成の均一幅のゲート細条を考慮しうる。この構成は、能動領域８１が極めて小さい場合にしばしば用いられる。その理由は、この場合、図８に破線で示すソース接点８６及びドレイン接点８７を形成するためのスペースを大きくとることができる為である。容易に理解しうるように、中間部分８８はその延在方向に対し直角に向いたビームにさらされる為、ドーパントがそのエッジの下側に侵入する距離は部分８２及び８３で達成される距離よりも長くなり、従って中間部分８８が有するチャネル長Ｌ′′′は部分８２及び８３が有するチャネル長Ｌ″よりも短くなる。従って、ゲート電極全体の下側では、チャネルはトランジスタの正しい動作に必要とするような均一の長さを有さなくなる。
【００１８】
従来技術によれば、この不均一性に対する補償を多数の注入工程のみによって達成していたのに対し、本発明によれば、図８と同じ符号を用いて対応する素子を示している図９に示すように、中間部分８８を２つの部分８２及び８３よりも、同じチャネル長を生じるように正確に幅広に形成する。本発明によれば、一般に、ゲート細条の幅又はゲート細条の部分部分の幅を基準ラインに対するこれらの向きや、種々の注入工程におけるイオンビームの向きとに応じて決定する。
【００１９】
ゲート細条の幅は、トランジスタが一部を成す集積回路の配置設計に当って決定される。ゲート細条の幅の補償調整は、後に説明するように幾何学的な考慮の上で行なう。
【００２０】
イオン注入により生じるｐｎ接合の深さは、イオン注入及び熱処理の結果としてのその何らかの拡散により生ぜしめられるドーパントの分布に依存する。注入されたドーパントの、シリコン中への侵入量は投影された“値域”（projectedrange)ＲP の項で表わすことができる。この一般に用いられている項は、いかなる拡散熱処理を行なう前の注入表面からのドーパントのピーク濃度の深さを規定する。このＲP は主として、（ビームと結晶格子との相対的な向きと関連する“チャネリング”のような効果を無視して）注入された原子種（ドーパント）とビームを加速するエネルギーとに依存する。
【００２１】
投影した値域は、種々の向きで行なうイオン注入がゲートの下側に侵入する種々の深さを評価し比較するパラメータとして良好な近似で用いることができる。この近似は、同等のドーズ量のイオン注入で生じるｐｎ接合間で比較を行なうか、或いは熱処理を温度及び時間の点で制限する場合に有効である。
【００２２】
幾何学的な考慮は以下の通りである。
イオン注入をシリコンの表面ａに対し垂直ではなく所定の方向ｂで行なう場合には、ベクトルＲP を用い、これを２つの成分に、すなわち表面に対し垂直な成分ＲPVと表面に対し平行な成分とに分割することができる（図１０）。
【００２３】
所定のエネルギーでシリコン中に注入されるドーパントの所定の原子種の侵入量の、表面に対し平行な成分をＲPPで示す。
【００２４】
注入方向ｂの表面上への投影ｂ′が基準軸線ｃに対し角度θだけ傾いている注入状態（図１１）を参照するに、この基準軸線に対し平行なゲート細条の下側へのドーパントの侵入量は
ｘ＝ＲPP× sinθ
となる。基準軸線ｃに対し角度φだけ傾むいた図１１の異なる方向ｄを向いた他のゲート細条を参照するに、この他のゲート細条の下側へのこの注入の侵入量は
ｙ＝ＲPP× sin（θ＋φ）
となる。従ってこれら２つのゲート細条の下側への所定の注入の侵入量の差は
ΔＬ＝ＲPP〔sin θ−sin(θ＋φ）〕
となる。
【００２５】
実際の適用に当っては、この評価を注入工程に含まれるあらゆる方向に拡張し、特に最大の侵入量を有するイオン注入を考慮する必要がある。
種々のイオン注入工程におけるイオンビームの方向は必ずしも（上述した例では９０°で）等角度で離間させる必要はなく、互いに異なる角度で離間させることもできる。
【００２６】
本発明による方法の利点は明らかである。すなわち、ゲート電極の幾何学的大きさを規定する規則を簡単に変更することにより、従来技術に必要とするよりも少数のイオン注入工程で均一な長さのチャネルを得ることができ、従ってイオン注入に必要とする装置の利用期間及び処理時間の双方の点で節約を達成しうる。
【図面の簡単な説明】
【図１】 能動領域とゲート電極とを有するシリコン基板の一部を示す平面図である。
【図２】 図１の構造の断面図である。
【図３】 図２の次の処理工程における断面図である。
【図４】 図３の次の処理工程における断面図である。
【図５】 １回目の斜め注入工程を行なった基板の一部を示す断面図である。
【図６】 図５の構成で２回目の斜めの注入工程を行なった基板の一部を示す断面図である。
【図７】 能動領域とゲート電極とを有し、４つの異なる向きで注入工程を行ったシリコン基板の一部を示す平面図である。
【図８】 ゲート電極を図７の構成とは異なる形状とし、４つの異なる向きで注入を行なったシリコン基板の一部を示す平面図である。
【図９】 能動領域と本発明の方法で形成したゲート電極とを有するシリコン基板の一部を示す平面図である。
【図１０】 本発明の方法の基礎となる幾何学的な関係を表わし、注入を行なったシリコン基板を断面で示す説明図である。
【図１１】 図１０のシリコン基板を平面で示す説明図である。
【符号の説明】
１０ シリコン基板
１１，７１，８１ 能動領域
１２ 二酸化シリコンプレート
１３，７３，８８ ゲート細条
１４ 誘電体材料の薄肉層
１５，２５，２５′ イオンビーム
１６，１７ ｐ型ドーピング領域
１６′ ソース領域
１７′ ドレイン領域
８６ ソース接点
８７ ドレイン接点
Claims (3)
- 絶縁プレート（１２）により半導体材料の基板（１０）の上面上に少なくとも１つの領域（１１；８１）の境界を定める工程と、
この領域（１１；８１）上にこの領域から電気絶縁された少なくとも１つのゲート電極（１３；８２，８３，８８）であって、それぞれ第１の幅を有する第１部分（８２，８３）及び第２の幅を有する第２部分（８８）を具える当該ゲート電極を形成するゲート電極形成工程と、
前記少なくとも１つのゲート電極（１３；８２，８３，８８）をマスクとして用い、基板（１０）の上面に対するイオンビームの傾斜角と、各イオンビームの方向を基板の上面に垂直に投影したラインの、基準線（８０）に対する向きとによって規定される予め決定した方向から生じる該各イオンビームを用いたドーパントの注入を基板（１０）の上面に行なって、基板中で各ゲート電極（１３；８２，８３，８８）の両側に、それぞれのチャネル（１８）により互いに分離された対応するソース及びドレイン領域の対（１６′，１７′）を形成する工程とを行なって、基板（１０）上に絶縁ゲート電界効果トランジスタを形成する絶縁ゲート電界効果トランジスタの製造方法において、
前記ゲート電極形成工程が、
前記第２部分が前記第１の幅とは異なる第２の幅を有し、この第２部分の、前記基準線に対する向きが、前記第１部分の、前記基準線に対する向きと異なるように、当該第２部分を形成する工程と、
前記ソース及びドレイン領域の対（１６′、１７′）を形成するイオン注入工程に際してチャネルの長さがほぼ均一となるように、前記第１の幅及び第２の幅を、これらの前記向きと各々の前記予め決定した方向の前記向きとに応じて決定する工程とを有し、
前記ソース及びドレイン領域の対（１６′、１７′）を形成する工程において、前記各々の前記予め決定した方向の前記向きとこれに隣接する前記予め決定した方向の前記向きとの間の差を１８０°よりも小さくすること
を特徴とする絶縁ゲート電界効果トランジスタの製造方法。 - 請求項１に記載の絶縁ゲート電界効果トランジスタの製造方法において、前記の予め決定した方向が３つあるようにすることを特徴とする絶縁ゲート電界効果トランジスタの製造方法。
- 請求項２に記載の絶縁ゲート電界効果トランジスタの製造方法において、前記の予め決定した方向が４つあり、これらの各方向とこれに隣接する前記予め決定した方向との間の差を９０°とすることを特徴とする絶縁ゲート電界効果トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP97830182A EP0874389B1 (en) | 1997-04-21 | 1997-04-21 | A method of producing MOSFET transistors by means of tilted implants |
| IT97830182:8 | 1997-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303140A JPH10303140A (ja) | 1998-11-13 |
| JP4336804B2 true JP4336804B2 (ja) | 2009-09-30 |
Family
ID=8230617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10956898A Expired - Lifetime JP4336804B2 (ja) | 1997-04-21 | 1998-04-20 | 絶縁ゲート電界効果トランジスタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5915185A (ja) |
| EP (1) | EP0874389B1 (ja) |
| JP (1) | JP4336804B2 (ja) |
| DE (1) | DE69737966D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9311321D0 (en) * | 1993-06-02 | 1993-07-21 | British Tech Group | Apparatus for and methods of acoustic and magnetic screening |
| US6083794A (en) | 1997-07-10 | 2000-07-04 | International Business Machines Corporation | Method to perform selective drain engineering with a non-critical mask |
| JP3429654B2 (ja) * | 1997-12-24 | 2003-07-22 | セイコーインスツルメンツ株式会社 | 半導体集積回路装置の製造方法 |
| US6596598B1 (en) | 2000-02-23 | 2003-07-22 | Advanced Micro Devices, Inc. | T-shaped gate device and method for making |
| JP2002222944A (ja) * | 2001-01-26 | 2002-08-09 | Kitakiyuushiyuu Techno Center:Kk | 半導体素子 |
| KR100538807B1 (ko) | 2002-12-30 | 2005-12-23 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| DE102004063691B4 (de) | 2004-05-10 | 2019-01-17 | Hynix Semiconductor Inc. | Verfahren zum Implantieren von Ionen in einem Halbleiterbauelement |
| KR100563068B1 (ko) | 2004-06-30 | 2006-03-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 구조체 및 이를 구비하는 평판디스플레이 장치 |
| JP4956351B2 (ja) * | 2007-09-28 | 2012-06-20 | オンセミコンダクター・トレーディング・リミテッド | Ｄｍｏｓトランジスタの製造方法 |
| US9287313B2 (en) | 2013-03-12 | 2016-03-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Active pixel sensor having a raised source/drain |
| US10622558B2 (en) | 2018-03-30 | 2020-04-14 | Intel Corporation | Non-volatile memory cell structures including a chalcogenide material having a narrowed end and a three-dimensional memory device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911988B2 (ja) * | 1980-01-23 | 1984-03-19 | 株式会社日立製作所 | イオン打込み方法 |
| JPS6081867A (ja) * | 1983-10-11 | 1985-05-09 | Nec Corp | Ｍｏｓ型電界効果トランジスタ |
| US4771012A (en) * | 1986-06-13 | 1988-09-13 | Matsushita Electric Industrial Co., Ltd. | Method of making symmetrically controlled implanted regions using rotational angle of the substrate |
| JPS63274767A (ja) * | 1987-04-30 | 1988-11-11 | Mitsubishi Electric Corp | イオン注入方法 |
| JP2668538B2 (ja) * | 1988-02-05 | 1997-10-27 | ヤマハ株式会社 | 集積回路装置の製法 |
| JP3221766B2 (ja) * | 1993-04-23 | 2001-10-22 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| US5308780A (en) * | 1993-07-22 | 1994-05-03 | United Microelectronics Corporation | Surface counter-doped N-LDD for high hot carrier reliability |
| US5459085A (en) * | 1994-05-13 | 1995-10-17 | Lsi Logic Corporation | Gate array layout to accommodate multi angle ion implantation |
| US5534449A (en) * | 1995-07-17 | 1996-07-09 | Micron Technology, Inc. | Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry |
| US5554544A (en) * | 1995-08-09 | 1996-09-10 | United Microelectronics Corporation | Field edge manufacture of a T-gate LDD pocket device |
-
1997
- 1997-04-21 DE DE69737966T patent/DE69737966D1/de not_active Expired - Lifetime
- 1997-04-21 EP EP97830182A patent/EP0874389B1/en not_active Expired - Lifetime
-
1998
- 1998-04-20 JP JP10956898A patent/JP4336804B2/ja not_active Expired - Lifetime
- 1998-04-20 US US09/062,859 patent/US5915185A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69737966D1 (de) | 2007-09-13 |
| EP0874389B1 (en) | 2007-08-01 |
| US5915185A (en) | 1999-06-22 |
| JPH10303140A (ja) | 1998-11-13 |
| EP0874389A1 (en) | 1998-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100225409B1 (ko) | 트렌치 디-모오스 및 그의 제조 방법 | |
| US6140679A (en) | Zero thermal budget manufacturing process for MOS-technology power devices | |
| EP0181091A2 (en) | Schottky gate field effect transistor and manufacturing method thereof | |
| KR950010065A (ko) | 반도체 장치 및 그 제조방법 | |
| JP4336804B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| US7825015B2 (en) | Method for implanting ions in semiconductor device | |
| US7291535B2 (en) | Method and apparatus for fabricating semiconductor device | |
| KR0143374B1 (ko) | 반도체 기판 및 이를 이용한 반도체 장치 | |
| JPH09320978A (ja) | イオン注入方法 | |
| JP2677987B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2562688B2 (ja) | 半導体装置の製造方法 | |
| JPH05129217A (ja) | 半導体装置の製造方法 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| JPH04329632A (ja) | 半導体装置の製造方法 | |
| KR0144493B1 (ko) | 불순물 접합 영역 형성방법 | |
| JP3307972B2 (ja) | 電界効果トランジスタの作製方法および電界効果トランジスタ | |
| JPH08321603A (ja) | 電界効果型半導体装置およびその製造方法 | |
| KR950013430B1 (ko) | 평행주사 이온 주입을 이용한 반도체 장치의 제조방법 | |
| JP3480500B2 (ja) | 半導体素子形成方法 | |
| JPH03175678A (ja) | 半導体装置の製造方法 | |
| KR0166218B1 (ko) | 반도체 제조공정의 이온 주입 방법 | |
| KR0166842B1 (ko) | 반도체소자 및 제조방법 | |
| JPH09260301A (ja) | イオン注入方法 | |
| JPH01169967A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070827 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |