KR950013430B1 - 평행주사 이온 주입을 이용한 반도체 장치의 제조방법 - Google Patents

평행주사 이온 주입을 이용한 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR950013430B1
KR950013430B1 KR1019910009996A KR910009996A KR950013430B1 KR 950013430 B1 KR950013430 B1 KR 950013430B1 KR 1019910009996 A KR1019910009996 A KR 1019910009996A KR 910009996 A KR910009996 A KR 910009996A KR 950013430 B1 KR950013430 B1 KR 950013430B1
Authority
KR
South Korea
Prior art keywords
ion beam
scanned
scanning
semiconductor device
gate
Prior art date
Application number
KR1019910009996A
Other languages
English (en)
Other versions
KR930001308A (ko
Inventor
홍승우
김병기
김병준
이정규
Original Assignee
삼성전자주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 김광호 filed Critical 삼성전자주식회사
Priority to KR1019910009996A priority Critical patent/KR950013430B1/ko
Publication of KR930001308A publication Critical patent/KR930001308A/ko
Application granted granted Critical
Publication of KR950013430B1 publication Critical patent/KR950013430B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

평행주사 이온 주입을 이용한 반도체 장치의 제조방법
제 1 도는 종래의 반도체 장치에서 이온 주입방법을 도시하는 도면.
제 2 도는 종래의 반도체 장치에서 다른 이온 주입방법을 도시하는 도면.
제 3a 도는 제 3c 도는 제 2 도와 같은 종래의 이온 주입방법의 개념을 도시하는 도면.
제 4 도는 본 발명에 따른 반도체 장치에서 이온 주입방법을 도시하는 도면.
제 5 도 및 제 5b 도는 제 4 도와 같은 본 발명의 이온 주입방법의 개념을 도시하는 도면.
본 발명은 반도체 장치의 제조 공정 상의 이온 주입방법에 관한 것으로, 특히 이온빔을 주사하는 방법에 관한 것이다.
일반적으로 이온 주입 공정은 반도체 장치의 제작시 기판에 불순물을 넣어주기 위해 사용되는 것으로서, 진공중에서 행해지는 건식 공정이다. 반도체 웨이퍼 표면에 이온빔이 고르게 퍼지도록 하기 위해서 다음과 같이 3가지 방법이 주로 이용되고 있다. 즉, 웨이퍼를 고정시키고 평면상의 두 방향으로 이온빔을 움직이는 X-Y주사법과, 이온빔을 평면상의 한 방향으로만 움직이고 상기 방향에 직교하는 방향으로 웨이퍼를 움직이는 혼합 주사법과, 이온빔을 고정시키고 평면상에서 직교하는 방향으로 웨이퍼를 움직이는 기계적 주사법이 그것이다. 상기 X-Y주사법 및 혼합 주사법의 경우 편향판 사이에 삼각파의 전압을 걸어서 이온빔을 움직인다. 한편 상기 X-Y주사법에는 0°경사 이온 주입방법과 대칭 이온 주입방법이 있다.
제 1 도는 종래의 0°경사 이온 주입방법을 나타낸 것으로서, 모오스트랜지스터의 소오스 및 드레인을 형성하는 경우를 예로들어 설명한다. 상기 도면에 도시한 바와 같이 제1방향으로 신장되고 제2방향으로 평행하게 배열되도록 게이트(3)가 형성된 반도체 웨이퍼(1)의 표면에 상기 제2방향에 따르는 축에 수직하게 이온빔(9)을 주사시켜 소오스(5) 및 드레인(6)을 형성한다. 상기한 방법의 경우, 웨이퍼가 단결정 임에 기인하는 채널링(channeling) 현상이 발생하기 쉽다. 즉, 단결정은 규칙적인 격자 구조를 가지므로 이온빔이 인덱스가 낮은 결정 방법으로 주사될 경우, 원자가 없는 빈 공간이 있는 방향을 따라 웨이퍼 깊숙히 이온들이 들어가게 된다. 그 결과 원하는 얕은 접합(shallow-junction)을 형성할 수 없게 된다.
제 2 도는 종래의 대칭 이온 주입방법을 나타낸 것으로서, 상기 제 1 도와 같은 웨이퍼를 사용하였다. 상기 제 2 도에서는 상기 웨이퍼 표면의 수직 방향으로부터 소정의 경사를 가지는 이온빔(13,15)을 상기 제1방향을 대칭축으로 하여 주사시킨다. 상기 제1방향을 대칭축으로 하여 주사되는 이온빔(13,15)의 각 θ1 및 θ2는 7°정도로 한다.
제 3 도는 상기 제 2 도와 같이 이온빔을 주사하는 개념을 설명하기 위한 도면이다. 상기 제 2 도와 같은 명칭에 해당하는 것은 같은 번호를 사용하였다. 상기 제 3a 도에 도시된 바와같이 게이트 열을 대칭축으로 하여 그 일측 상부로부터 제1이온빔(13)을 주사시키고 타측 상부로 제2이온빔(15)를 주사시킨다. 즉, 이온빔을 주사할 시, 먼지 X방향에서 X'방향으로 웨이퍼 평면과 수직하는 면으로부터 각도 θ1을 이루도록 제1이온빔(13)을 주사하고, 두번째로 X'방향에서 X방향으로 웨이퍼 평면과 수직하는 면으로부터 각도 θ2를 이루도록 제2이온빔(15)를 주사한다. 상기와 같은 주사 방법의 경우, 제1이온빔(13) 주입시 또는 제2이온빔(15) 주입시 이온빔이 게이트(3)에 가려져 소오스(5) 또는 드레인(6)에 이온이 주입되지 않는 영역이 발생한다. 여기서 제 3b 도와 같이 제1이온빔 (13)이 소오스(5)측에서 드레인(6)측으로 주사되고, 제 3c 도와 같이 제2이온빔(15)이 드레인(6)측에서 소오스(5)측으로 주사된다고 가정한다. 그리고 상기 제1이온빔(13)은 θ1의 각도를 가지며 주사되고, 상기 제2이온빔(15)은 θ2의 각도를 가지며 주사된다고 가정한다.
먼저 제 3b 도는 참조하여 제 1이온빔(13)의 주사과정을 살펴보면, 소오스(5)에서 드레인(6) 방향으로 θ1의 각도를 유지하여 제1이온빔(13)이 주사된다. 상기 제 3b 도와 같이 제1 이온빔(13)이 주사되는 경우 상기 제1이온빔(13)이 θ1의 각도로 주사되므로, 소오스(5)의 영역에는 측면 확산(loateral diffusion)에 의해 게이트와 소오스 오버랩(overlap)이 커지고 드레인(6)의 영역에는 게이트(3)의 그림자 효과(shadow effect)에 의해 게이트와 드레인영역이 오버랩되지 않아 채널 저항 증가로 인한 문제점이 야기될 수 있다. 따라서 상기 게이트(3)의 그림자 효과에 의해 상기 드레인(6)영역에는 채널이 형성되지 않게 된다. 이런 문제점을 해소하기 위하여 제 3c 도와 같이 상기 제1이온빔(13)의 주사방향과 반대 방향으로 제2이온빔(15)를 주사한다. 상기 제 3c 도와 같이 제2이온빔(15)이 주사되는 경우 상기 제2이온빔(15)이 θ2의 각도로 주사되므로, 드레인(6)의 영역에는 측면 확산(lateral diffusion)에 의해 게이트와 드레인영역이 오버랩되어 그림자 효과(shadow effect)는 제거되지만, 불순물의 측면확대에 의해 게이트와 소오스/드레인 간의 오버랩되는 부분이 상대적으로 증가되므로, 동일한 게이트 길이(gate length)로 트랜지스터를 제조할시 유효 채널 길이가 짧게되는 현상(shot channel effect)로 인한 문제점이 발생된다.
상기한 바와같은 유효채널 길이가 짧아지는 현상, 채널링 현상 및 그림자 효과는 반도체 장치의 고집적화 및 미세화에 따라 더욱 더 큰 문제로 야기되고 있다.
따라서 본 발명의 목적은 평행주사 이온 주입을 이용한 반도체 장치의 제조방법에 있어서, 유효채널 길이가 짧아지는 현상, 채널링 현상 및 그림자 효과를 동시에 방지하기 위한 이온빔 주사 방법을 제공함에 있다.
상기와 같이 본 발명의 목적을 달성하기 위하여 제1방향으로 신장되고 제2방향으로 평행하게 배열된 게이트를 구비하는 반도체 웨이퍼의 표면을 제1방향과 수직한 면과 소정 각도 경사지게 하고, 상기 제1방향을 따라서 이온을 주입시키는 이온 주입 공정을 적어도 1회 이상 실시함을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제 4 도는 본 발명에 따른 이온 주입방법을 나타낸 것으로서, 모오스트랜지스터의 소오스 및 드레인을 형성하는 경우를 예로들어 설명한다. 상기 도면에 도시한 바와같이 제1방향으로 신장되고 제2방향으로 평행하게 배열되도록 게이트(21)가 형성된 반도체 웨이퍼(17)의 표면을 상기 제1방향과 수직한 면과 θ3 각도로 경사지게 하고, 상기 제1방향을 따라서 이온빔(15)을 주사시킴에 의해 소오스(26) 및 드레인(27)을 형성한다. 상기 도면에서(19)와 (23)은 각각 게이트 절연막 및 층간 절연막을 나타낸다.
제 5a 도는 상기 제 4 도에 도시된 바와 같은 본 발명의 이온 주사 방법을 설명하기 위한 도면이다. 상기 제 4 도와 같은 명칭에 해당하는 것은 같은 번호를 사용하였다. 상기 제 5a 도에 도시된 바와같이 채널 길이 방향과 수직한 제1방향을 따라서 이온빔(25)을 주사시킨다. 즉, 본 발명에서는 게이트(21)열을 축으로 하여 Y방향(또는 Y'방향)에서 Y'방향(또는 Y방향)으로 θ3의 각도를 유지하며 이온빔(25)을 주사한다. 그러면 소오스(26) 및 드레인(27)의 영역은 게이트(21)열에 의한 그림자 효과, 유효채널 길이가 짧아지는 현상 및 채널링 현상이 제거되어 정상적인 채널을 형성할 수 있게 된다.
제 5b 도는 상기 제 5a 도와 같은 방법으로 이온빔(21)을 주사할 시, 게이트(21) 열을 중심축으로 하여 Y'방향에서 Y방향으로 이온빔(25)을 주사하는 경우의 상태를 도시하는 도면이다. 상기 제 5b 도에서 이온빔(25)의 주사 방향은 θ3의 각도를 유지하며 게이트(21)의 21a에서 21b측으로 주사된다. 이때 이온빔(25)의 주사 방향이 게이트(21) 열을 중심축으로 수행되므로, 게이트(21)에 가려져 이온빔(21)이 주입되지 않는 영역이 트랜지스터의 동작과 무관한 부분인 절연막 상부에 형성되며, 따라서 트랜지스터 동작상의 열화가 발생되지 않게 된다. 즉, 이온빔(21) 주사시 그림자 효과를 근본적으로 제거하므로, 소오스(26) 및 드레인(27)의 영역에 주입되는 불순물의 농도가 상대적으로 낮아지는 문제점을 해소할 수 있게 된다. 따라서 상기 이온빔(25)의 주사가 게이트(21)의 열을 따라 실행되면, 소오스(26) 및 드레인(27)의 영역은 측면 확산에 의해 정상적으로 채널영역이 형성됨을 알 수 있다. 이때 주사되는 이온빔(25)이 θ3의 각도를 유지되며 주사되므로, 게이트(21)의 21a에 의해 31a영역에 주입되는 불순물의 농도가 높게 형성되며 21b의 그림자 효과에 의해 31b영역에 주입되는 불순물의 농도는 낮게 형성된다. 이때 트랜지스터를 제조할시 길게 형성되는 게이트(21) 열의 21a 및 21b의 영역위치에서는 제 5b 도에 도시된 바와같이 소오스(26) 및 드레인(27)의 영역과는 무관한 절연막 상부에 존재하게 된다. 따라서 상기 게이트(21)의 그림자 효과에 의해 불순물의 농도가 낮아지는 영역에는 채널이 형성되지 않으므로, 트랜지스터의 동작에는 문제가 발생되지 않음을 알 수 있다.
상기와 같이 본 발명에서는 게이트(21)을 따라 θ3의 각도로 이온빔(25)을 1회 주사하여 이온 주입 과정을 수행할 수 있게 된다. 상기 제 5b 도에서는 Y'방향에서 Y방향으로 이온빔(25)을 주사하는 실시예를 도시하였지만, 게이트(21)의 방향을 따라 Y방향에서 Y'방향으로 이온빔(25)을 주사하여도 동일한 효과가 발생됨을 알 수 있다.
본 발명의 실시예에서는 모오스트랜지스터의 소오스 및 드레인영역을 형성하는 경우에 대해 설명하였으나, 본 발명의 사상을 벗어나지 않는 범위 내에서 다른 실시예도 가능하다.
상술한 바와같이 본 발명은 웨이퍼를 소정 각도 경사지게 하여 채널링을 방지함과 동시에 게이트의 신장 방향에 따르는 축에 수직한 방향으로 이온빔을 주사시켜 그림자 효과를 방지할 수 있다. 그 결과 원하는 깊이와 폭을 갖는 불순물 확산영역을 형성할 수 있다. 뿐만 아니라 종래의 대칭 이온 주입방법의 경우 2회의 이온 주입 공정이 필요하였으나, 본 발명에서는 1회의 이온 주입 만으로도 소기의 목적을 달성할 수 있어 공정이 용이해지는 효과도 있다.

Claims (2)

  1. 평행주사 이온 주입을 이용한 반도체 장치 제조방법에 있어서, 제1방향으로 신장되고 제2방향으로 평행하게 배열된 게이트를 구비하는 반도체 웨이퍼의 표면에 이온을 주사할 시, 상기 주사되는 이온빔을 상기 제1방향의 수직한 면과 상기 웨이퍼의 결정학적인 축의 채널링 임계 각 이상의 각도로 경사지게 하고, 상기 제1방향을 따라서 이온빔을 주사시키는 이온 주입 공정을 적어도 1회 이상 실시함을 특징으로 하는 평행주사 이온을 이용한 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 소정각도가 7°임을 특징으로 하는 평행주사 이온 주입을 이용한 반도체 장치의 제조방법.
KR1019910009996A 1991-06-17 1991-06-17 평행주사 이온 주입을 이용한 반도체 장치의 제조방법 KR950013430B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910009996A KR950013430B1 (ko) 1991-06-17 1991-06-17 평행주사 이온 주입을 이용한 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910009996A KR950013430B1 (ko) 1991-06-17 1991-06-17 평행주사 이온 주입을 이용한 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR930001308A KR930001308A (ko) 1993-01-16
KR950013430B1 true KR950013430B1 (ko) 1995-11-08

Family

ID=19315895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009996A KR950013430B1 (ko) 1991-06-17 1991-06-17 평행주사 이온 주입을 이용한 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR950013430B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100361447B1 (ko) * 2000-04-12 2002-11-22 (주) 엠큐브테크놀로지 자기저주파 물리치료장치

Also Published As

Publication number Publication date
KR930001308A (ko) 1993-01-16

Similar Documents

Publication Publication Date Title
KR0173497B1 (ko) 박막트랜지스터 및 그의 제조방법
US8951857B2 (en) Method for implanting ions in semiconductor device
US5883411A (en) Vertical insulated gate FET
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
KR20000069811A (ko) 임계전압을 승압하는 웰 부스팅
KR100289810B1 (ko) 반도체 소자 제조를 위한 할로 이온 주입 방법
KR20020019456A (ko) 장치 성능을 개선시키기 위한 헤일로 임플랜트 형성 방법
US7291535B2 (en) Method and apparatus for fabricating semiconductor device
US5212542A (en) Semiconductor device having at least two field effect transistors and method of manufacturing the same
JP4336804B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
JPH09320978A (ja) イオン注入方法
JPH07172990A (ja) 半導体基板及び半導体装置
JP2677987B2 (ja) 半導体集積回路装置の製造方法
KR950013430B1 (ko) 평행주사 이온 주입을 이용한 반도체 장치의 제조방법
KR100689673B1 (ko) 반도체소자의 불균일 이온주입 방법
US5543337A (en) Method for fabricating field effect transistor structure using symmetrical high tilt angle punchthrough implants
CN100342506C (zh) 采用两次离子注入的高操作电压双扩散漏极mos器件
KR950002183B1 (ko) 반도체장치의 제조방법
KR100587605B1 (ko) 고전압 트랜지스터 및 그 제조방법
KR0144493B1 (ko) 불순물 접합 영역 형성방법
JP3125359B2 (ja) 半導体装置の製造方法
KR100248347B1 (ko) 반도체소자의 스페이서 형성방법
KR100233294B1 (ko) 반도체 메모리소자 및 그 제조방법
KR20070003036A (ko) 3차원 트랜지스터 제조를 위한 불균일 이온주입 방법
KR950002184B1 (ko) 반도체 메모리장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011008

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee