CN102214580B - 场效晶体管的制作方法及场效晶体管 - Google Patents

场效晶体管的制作方法及场效晶体管 Download PDF

Info

Publication number
CN102214580B
CN102214580B CN2010106122697A CN201010612269A CN102214580B CN 102214580 B CN102214580 B CN 102214580B CN 2010106122697 A CN2010106122697 A CN 2010106122697A CN 201010612269 A CN201010612269 A CN 201010612269A CN 102214580 B CN102214580 B CN 102214580B
Authority
CN
China
Prior art keywords
cloth
well
illusory
type
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010106122697A
Other languages
English (en)
Other versions
CN102214580A (zh
Inventor
洪圣强
黄怀莹
王屏薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102214580A publication Critical patent/CN102214580A/zh
Application granted granted Critical
Publication of CN102214580B publication Critical patent/CN102214580B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明是关于场效晶体管的制作方法及场效晶体管。此方法包含对半导体基板进行袋型布植。之后，在半导体基板上形成多晶硅层。图案化多晶硅层以形成多晶硅栅极。此场效晶体管包含第一型掺质的井，其形成于半导体基板中；金属栅极位于半导体基板上且位于井的上方；通道形成于半导体基板中且位于金属栅极下；数个相对于第一型掺质的第二型掺质的源极区与漏极区，这些源极区与漏极区形成于半导体基板中且位于通道的相对侧上；以及第一型掺质的袋型掺杂轮廓，此袋型掺杂轮廓定义在井中，以自源极区到漏极区之间形成连续且均匀的掺杂区。

Description

场效晶体管的制作方法及场效晶体管
技术领域
本揭露大体上是有关于一种制作深次微米集成电路的工艺。特别地，本揭露是有关于一种高介电常数(k)的后栅极(gate-last)制作工艺(fabricationprocess)，以达到限制掺质以及稳固金属氧化物半导体(MOS)组件的启始电压Vt(Threshold Voltage)。
优先权资料的技术领域
本申请案主张2010年4月5日申请的第61/320,984号美国临时申请案的权利，在此引用该申请案全体作为本说明书的揭露内容。
背景技术
制作集成电路的晶片(wafers)的过程包含一系列的步骤，利用这些步骤来将一组几何图案转移到晶片上。例如，制作金属氧化物半导体场效晶体管(FET)的集成电路的工艺，包含将几何图转移至由基板上的半导体、绝缘与导电材料所构成的一些叠加层上的一系列步骤，其中这些几何图案取决于晶体管及其内连结构(interconnections)。MOS晶体管是一种半导体切换组件，在这些组件中，施加于栅极上的电压控制自晶体管的漏极至源极区域的传导电流的通道。MOS晶体管的一个特性就是启始电压，是相对于基板所能施加于栅极且使得源极与漏极之间的传导通道形成的最小电压。由于启始电压决定了开启或关闭MOS晶体管的栅极电压，因此必须透过制作过程来决定且小心地控制启始电压。
然而，随着MOS晶体管的微小化，以形成具有较高集成度(integration)以及较快速的集成电路，导因于小尺寸晶体管的物理现象与晶体管的性能特性之间产生了冲突。例如，当漏极上的电压(Vd)超过夹止电压(pinch-off voltage)时，漏极与源极区之间的通道长度、以及流经通道的漏极至源极(drain-to-source)的电流，应理想地保持固定(饱和电流)。然而，较小晶体管尺寸所造成的短通道效应，可能会将漏极处的空乏区(depletion region)扩大到超过夹止电压。扩大的空乏区造成有效的通道长度减少。因此，饱和电流持续增加到超过夹止电压。在极端的例子中，电流载子可能在漏极与源极之间“贯穿(punch through)”，造成栅极电压失去了其控制传导通道的能力。
使用各种策略来减轻短通道效应，这些策略包含布植梯度(implantgradients)的导入或井布植中的掺质高度掺杂的袋区(袋型(pocket)或环状(halo)布植)。然而，袋型布植可能会受“遮蔽效应(Shadowing Effect)”之苦，其中此遮蔽效应是在布植步骤期间，由于相邻晶体管的栅极上的多晶硅层的紧密接近所造成。遮蔽效应减少了减轻短通道效应的袋型布植的效力。其它用来对付短通道效应的策略包含在井中布植重掺杂浓度，借以导入一逆行井轮廓(Retrograde Well Profile)。然而，为了要在井布植后形成栅极氧化层而需要高热预算，如此可能导致井掺质的外扩，且可能造成逆行井轮廓的衰退。此外，短通道长度、重掺杂浓度的井布植、以及氧化层形成所需要的高热预算，均易于增加启始电压的变动，使得启始电压更难以控制。随着栅极几何图形缩减到深次微米等级，短通道效应与启始电压的变动就会恶化，而降低下一代技术节点，例如22纳米节点与更小节点，的良率。因此，需要一种可减轻短通道效应、减少启始电压的变动、在袋型布植期间防止遮蔽效应、降低井掺质的外扩、以及形成较佳逆行井轮廓的工艺。
发明内容
本发明的目的在于提供一种场效晶体管的制作方法及场效晶体管。
在此揭示场效晶体管的制作方法。此方法包含对半导体基板进行袋型布植；接着在半导体基板上形成多晶硅层；图案化多晶硅层，以形成多晶硅栅极。
根据本揭露的一或多个实施例，揭露一种场效晶体管的制作方法。此方法包含形成虚设氧化层于半导体基板的表面上；进行井布植而穿过虚设氧化层，以控制场效晶体管的启始电压；进行袋型布植而穿过虚设氧化层，以减轻遮蔽效应；接着沉积多晶系半导体层在虚设氧化层上；图案化多晶系半导体层与虚设氧化层，以形成晶体管的虚设多晶硅系栅极；形成源极以及漏极；以及以金属栅极取代虚设多晶系栅极。
根据本揭露的一或多个实施例，揭露一种场效晶体管。此场效晶体管包含形成在半导体基板中的第一型掺质的井；金属栅极位于半导体基板上且位于井上方；通道形成于半导体基板中且位于金属栅极下方；数个第二型掺质的源极与漏极区，第二型掺质相对于第一型掺质，这些源极与漏极区形成于半导体基板中且位于通道的相对侧上；以及第一型掺质的袋型掺杂轮廓，是定义在井中，以自源极区至漏极区之间形成一连续且均匀的掺杂区。
根据本揭露的一或多个实施例，揭露一种场效晶体管。此场效晶体管包含形成在半导体基板中的第一型掺质的井；金属栅极位于半导体基板上且位于井的上方；数个第二型掺质的源极与漏极区，这些源极与漏极区形成于半导体基板中且为金属栅极所插入，第二型掺质相对于第一型掺质；通道位于半导体基板中，其中通道位于金属栅极下方且水平地形成于源极与漏极区之间；第一型掺质且具有第一掺杂浓度的逆行井轮廓，此逆行井轮廓是定义于井中且具有第一深度；以及第一型掺质且具有第二掺杂浓度的袋型掺杂轮廓，第二掺杂浓度大于第一掺杂浓度，且此袋型掺杂轮廓是定义在井中，以自源极至漏极区之间形成一连续的掺杂区，此袋型掺杂轮廓具有小于第一深度的第二深度。
从以下结合所附附图所作的详细描述，可对本揭露的上述与其它实施例有更充分的了解。
附图说明
图1是绘示通过在栅极氧化物形成前，以重浓度掺质进行井布植的一种制作MOS晶体管的工艺；
图2A至图2E(在此可共同称为图2)是绘示N型通道MOS晶体管与P型通道MOS晶体管利用图1的工艺在制作的不同阶段时的剖面图；
图3是绘示依照本揭露的一或多个实施例的通过先进行虚设栅极氧化物的制作，再进行轻浓度掺质的井布植和高掺杂袋型的袋型布植的一种制作MOS晶体管的工艺；
图4是绘示依照本揭露的一或多个实施例的通过先进行虚设栅极氧化物的制作，再进行轻浓度掺质的井布植的一种制作MOS晶体管的替代工艺，其中轻浓度掺质的井布植和高掺杂袋型的袋型布植分开进行；
图5A至图5F(在此可共同称为图5)是绘示依照本揭露的一或多个实施例的N型通道MOS晶体管与P型通道MOS晶体管利用图3的工艺加以制作而在制作的不同阶段时的剖面图；
图6A至图6F(在此可共同称为图6)是绘示依照本揭露的一或多个实施例的N型通道MOS晶体管与P型通道MOS晶体管利用图4的工艺在制作的不同阶段时的剖面图。
参照上述的详细描述，可对本揭露的实施例及其优点有最佳的了解。应该了解的是，相同的参考数字用以表示绘示在一或多个附图中的相同组件。
【主要组件符号说明】
101～106：步骤                   201：硅基板
202：浅沟槽隔离                  203：P型井
204：N型井                       205：氧化层
206：多晶硅层                    207：n+漏极区
208：n+源极区                    209：轻掺杂n型区
210：p+型掺质                    211：p+漏极区
212：p+源极区                    213：轻掺杂p型区
214：n+型掺质                    215：逆行井
216：逆行井                      220：主动区
221：栅极电极层                  222：氧化层
301～309：步骤                   401～409：步骤
501：硅基板                      502：浅沟槽隔离特征
503：P型阱                       504：N型阱
505：虚设氧化层                  506：多晶硅层
507：n+漏极区                    508：n+源极区
509：轻掺杂n型区                 510：袋区
511：p+漏极区                    512：p+源极区
513：轻掺杂p型区                 514：袋区
515：逆行井                      516：逆行井
517：高介电常数栅极介电层        518：金属栅极电极层
520：主动区                      521：多晶硅层
522：虚设氧化层
601：硅基板                      602：浅沟槽隔离特征
603：P型井                       604：N型井
605：虚设氧化层                  606：多晶硅层
607：n+漏极                      608：n+源极
609：轻掺杂n型区                 610：p+袋区
611：p+漏极                      612：p+源极
613：轻掺杂p型区                 614：n+袋区
615：p+逆行井                    616：n+逆行井
617：高介电常数栅极介电层        618：金属栅极电极层
620：主动区                      621：多晶硅层
622：虚设氧化层
具体实施方式
本揭露是有关于透过在后栅极工艺中的虚设栅极氧化物的使用的MOS晶体管的制作方法，以及在虚设栅极氧化物形成后，以低浓度掺质进行井布植的方法。可以理解的是，本揭露可以许多不同形式与实施例来加以实施，在此所显示的特定实施例仅是提供来作为例子。再者，本揭露的范围仅为所附的申请专利范围所界定。在所附附图中，为求清楚，可扩大各层与各区域的尺寸与相对尺寸。应理解的是，当一构件或一层被视为位于另一构件或层“上(on)”、“连接至(connected to)”或“耦合至(coupled to)”另一构件或层时，此构件可能是直接位在另一构件或层上、连接至或耦合至另一构件或层，或者可能存在有数个中间构件或层。
空间相对用语，例如“在…之下(beneath)”、“在…下方(below)”、“低于(lower)”、“在…上方(above)”、“高于(upper)”与类似用语，在此可用以使描述如附图中所示的一构件或一特征与另一(另一些)组件或特征之间的关系的描述更为容易。将了解到的是，空间相对用词意欲包含除了描绘在附图中的方位外，还有在应用或操作中，组件的不同方位。例如，若将图式中的组件翻转，描述为在其它构件或特征“之下”或“下方”的构件，将转向为在其它构件或特征“之上”。因此，此示范用语“之下”可包含之上与之下的方位。组件可以不同方法定位(转动90度或其它方位)，因此在此所使用的空间相对描述符号亦可这样解释。
以下，本发明的实施例将参照所述附图详细解释。
图1是绘示一种制作MOS晶体管的工艺，其通过在栅极氧化物形成之前，以重浓度掺植进行井布植。工艺始于一晶片基板，例如硅、锗及/或一复合半导体材料，在步骤101中，在基板上形成浅沟槽隔离(STI)。可形成浅沟槽隔离，以隔离N型MOS(NMOS)晶体管与互补型MOS晶体管(CMOS)对的P型MOS晶体管(PMOS)。
步骤102利用重浓度掺质来进行井布植，以在半导体基板中形成井。例如，对于一NMOS晶体管而言，将P型井植入基板中；而对于一PMOS晶体管而言，将N型井植入基板中。在井布植中使用重浓度掺质的一个原因，就是要导入逆行井轮廓，以减轻短通道效应。逆行井是透过高杂质散射植入于通道区中，以通过高掺质散射而在不影响到通道中的载子迁移率的情况下，控制空乏区的扩大。然而，因为启始电压的变动与掺质浓度的平方根成比例，所以也必须考虑控制掺质浓度对启始电压的影响。在井布植中使用重掺质浓度的第二个原因，是当栅极氧化层在井布植后成长时，用以抵销井掺质的外扩。如前所述，掺质的外扩是由成长栅极氧化层所需的高热预算所造成。
步骤103进行井的退火，以移除布植步骤对基板晶体所造成的伤害。在步骤104中，通过在一高温环境下，将晶片暴露于氧气中，以成长出一氧化物薄层，例如晶片表面上的一层二氧化硅，的方式成长介电层。因为栅极氧化物的形成是在井布植后进行，且因为成长氧化层需要高热预算，所以可能会造成井掺质的外扩、以及逆行井轮廓的衰退，而减少掺杂轮廓控制短通道效应的效力。
在步骤105中，沉积一层多晶系半导体材料于氧化层的顶面上，此层多晶系半导体材料例如为一层多晶硅，通常称作多晶硅(或简称为poly)。此外，也可沉积一硬掩模层(hard-mask layer)，例如由氮化硅(SiN)组成的硬掩模层。多晶硅层将形成MOS晶体管的栅极，且也可作为电路内连结构的一层。接着，可透过光学微影工艺来图案化多晶硅层，而可移除未被多晶硅层覆盖的氧化层。经图案化的多晶硅层结合下方的氧化层，而形成了多晶硅栅极。在步骤106中，进行离子扩散或离子布植，以将离子扩散或植入井中，借以形成晶体管的源极与漏极区。例如，对于NMOS晶体管而言，将n型掺质，例如砷、锑、磷、或其它材料，扩散或植入P型井中，以形成n+源极与n+漏极区。类似地，对于PMOS晶体管而言，将p型掺质扩散或植入N型井中，以形成p+源极与p+漏极区。
当漏极电压(Vd)增加时，靠近漏极的空乏区可能会扩大，而缩短了有效的通道长度。当漏极电压大于夹止电压时，为了控制因有效通道长度大幅缩短，而产生的短通道效应，在步骤106中，可在接近通道的地方植入轻掺杂漏极(LDD)区。轻掺杂漏极将空乏区转变成通道，以减轻有效通道长度的缩减。对NMOS晶体管而言，轻掺杂漏极将接近栅极的漏极/井接面，由一n+p区域转变成np区，以缩减接近漏极的空乏区。当漏极与源极之间的高电场所诱导的电流载子贯穿了二电极之间的区域时，轻掺杂漏极亦降低了在漏极的电场，并限制了贯穿现象。为了进一步控制短通道效应，可进行井的袋型布植，以在接近位于漏极与栅极之间、且亦位于源极与栅极之间的接面的通道下方，导入高度掺杂的袋型区。由于空乏宽度延伸在较低掺杂区的方向中，因此袋型布植试图减少延伸至通道下方的空乏区宽度。例如，在NMOS晶体管中，袋型布植将p+区导入P型井中。由于袋型布植是导入接近漏极/源极区与栅极之间的接面的井中，因此可不以垂直于晶片表面的角度将布植的离子束投射到晶片上。由于相邻晶体管的多晶硅栅极非常接近，非垂直的入射离子束可能会被多晶硅栅极所阻挡住，而造成袋型布植具有不均匀分布的植入离子。所产生的效应称之为遮蔽效应，且可能会降低袋型布植减轻短通道效应的效力。
图2是绘示使用图1的工艺所制作的N型通道与P型通道MOS晶体管的剖面图。对应于工艺步骤101，工艺始于硅基板201的晶片，通过形成浅沟槽隔离202的方式，在半导体基板上定义出数个主动区220，其中浅沟槽隔离202是设置来隔离形成于主动区220中的各种组件。接着，对应于工艺步骤102以及103，以重浓度掺质布植主动区220，再进行退火，以形成数个井。例如，为了形成NMOS晶体管的P型井203，将重浓度p型掺质植入主动区中。类似地，为了形成PMOS晶体管的N型井204，将重浓度n型掺质植入主动区中。为了减轻短通道效应，可将较重掺杂浓度的逆行井植入到井中。例如，将p+掺杂的逆行井215植入NMOS晶体管的P型井203中，以及将n+掺杂的逆行井216植入PMOS晶体管的N型井204中。
接着，对应于工艺步骤104，通过使用高热预算，且将晶片曝露于氧气下的方式，成长薄介电氧化层205于晶片表面上。也通过数个工艺，例如化学气相沉积(CVD)、物理气相沉积(PVD)、电化学沉积、分子调控(molecularmanipulation)、蚀刻、化学机械研磨、及/或其它工艺，来沉积多晶硅层206于氧化层205上。对应于步骤105，通过光学微影工艺来图案化多晶硅层206，以形成MOS晶体管的多晶硅栅极的栅极电极层221。接着，可蚀刻移除未被多晶硅层206覆盖的薄氧化层，而形成氧化层222。如前所述，在井布植后成长氧化层205，所需要的高热预算导致了外扩，且造成逆行井215与216的衰退。这些效应可能迫使井掺杂浓度的进一步增加，使得控制启始电压的变动更为困难。
对应于工艺步骤106，进行离子布植，以形成晶体管的源极与漏极区。对于NMOS晶体管而言，可植入n型掺质至P型井203中，以形成n+漏极区207以及n+源极区208。类似地，对于PMOS晶体管而言，可植入p型掺质至N型井204中，以形成p+漏极区211以及p+源极区212。为了控制短通道效应，可将轻掺杂漏极区布植在靠近多晶硅栅极处。对于NMOS晶体管而言，可将轻掺杂n型区209植入n+漏极区207与多晶硅栅极的接面。类似地，对于PMOS晶体管而言，可将轻掺杂p型区213植入p+漏极区211与多晶硅栅极的接面。为了进一步控制短通道效应，可进行袋型布植，以将轻掺杂袋区导入靠近轻掺杂漏极区以及靠近源极区与多晶硅栅极之间的接面的井中。例如，对于NMOS晶体管而言，可将p+型掺质210的袋型区植入靠近n+漏极区207的轻掺杂n型区209且亦靠近n+源极区208的P型井203中。类似地，对于PMOS晶体管而言，可将n+型掺质214的袋型区植入靠近p+漏极区211的轻掺杂p型区213且亦靠近p+源极区212的N型井204中。如前所述，由于在多晶硅沉积后将袋型布植导入井中，因此相邻晶体管的多晶硅栅极的紧密接近可能阻挡了非垂直入射的离子束。所导致的遮蔽效应可能使可减轻短通道效应的袋型布植的效力降低。因此，所形成的袋型布植掺杂轮廓并非均匀分布在主动区中。在一实施例中，袋型布植掺质实质靠近轻掺杂漏极区分布，且在通道区中不具有或具有非常少的掺质种类。本实施例的推广为，自通道边缘(邻近轻掺杂漏极区)至通道中心的袋型布植的掺杂浓度，逐渐减少至较低程度或降低到无。在一特定例子中，通道边缘的袋型布植的掺杂浓度约为6×1019原子/立方厘米，而通道中心的袋型布植的掺杂浓度则约为1×1019原子/立方厘米。假设利用通道边缘的掺杂浓度Ce与通道中心的掺杂浓度Cc之间的相对差来计算袋型布植的不均匀度，则不均匀度为U＝(Ce-Cc)/Ce。在此例子中，U大于约83％。
图3是绘示依照本揭露的一或多个实施例的通过先进行虚设栅极氧化物的制作，再进行轻浓度掺质的井布植和高掺杂袋型的袋型布植的一种制作MOS晶体管的工艺。工艺始于一晶片基板，例如由硅、锗、及/或复合半导体材料所组成的半导体基板，在步骤301中，在基板上形成浅沟槽隔离。如前所述，可形成浅沟槽隔离，以隔离NMOS晶体管与CMOS晶体管对的PMOS晶体管。
在步骤302中，将晶片暴露于氧气中，以成长出一虚设氧化物薄层，例如晶片表面上的一层二氧化硅，的方式成长介电层。相对于图1的工艺，现在栅极氧化物的制作是在井布植前进行。因此，没有由在井布植后成长氧化层有关的高热预算所造成的井掺质的外扩，也没有衰退的逆行井轮廓。故，在离子植入步骤中，井布植可使用轻浓度掺质。此外，因为启始电压的变动与掺质浓度的平方根成比例，因此轻掺杂浓度也有助于控制启始电压的变动。
步骤303使用轻浓度掺质，进行穿过虚设氧化层的井布植，以形成晶体管的井。例如，对于NMOS晶体管而言，将P型井植入基板中，而对于PMOS晶体管而言，将N型井植入基板中。此外，亦可在靠近通道区布植较重浓度掺质，以导入逆行井轮廓，来减轻短通道效应。再者，结合逆行井布植，亦可进行袋型布植，以在靠近逆行井与漏极和源极之间的接面的通道下方导入高掺杂袋区。由于现在袋型布植是在多晶硅形成前进行的，因此不会有遮蔽效应，例如与图1工艺有关的遮蔽效应，其中在图1的工艺中，紧密接近的多晶硅栅极可能会阻挡袋型布植的入射离子束。因此，步骤303的袋型布植可产生更均匀的植入离子分布，而维持袋型布植减轻短通道效应的效力。在离子布植之后，步骤304进行井的退火。
在步骤305中，沉积多晶硅层在虚设氧化层的顶面上。此外，亦可沉积硬掩模层，例如由氮化硅所组成的硬掩模层。接着，通过光学微影工艺来图案化多晶硅层，而可移除未被多晶硅层所覆盖的虚设氧化层。经图案化的多晶硅层结合下方的虚设氧化层，而形成了晶体管的虚设多晶硅栅极。为了控制短通道效应，在步骤306中，可布植轻掺杂漏极区，以缩减靠近漏极的空乏区。由于通过可利用垂直于晶片表面的入射离子束来进行轻掺杂漏极的布植，因此轻掺杂漏极的布植不会遭受与袋型布植有关的遮蔽效应之苦，其中袋型布植是在多晶硅形成后进行。因此，可在多晶硅形成后进行轻掺杂漏极的布植，而不会衰退。
在步骤307中，利用虚设多晶硅栅极作为掩模，进行离子扩散或离子布植，以将离子扩散或植入井中，借以形成晶体管的源极与漏极区。对NMOS晶体管而言，将n型掺质扩散或植入P型井中，以形成n+源极与漏极区。对PMOS晶体管而言，将p型掺质扩散或植入N型井中，以形成p+源极与漏极区。选择性地，对PMOS晶体管而言，将可布植锗化硅，以增加穿过通道的空穴(hole)载子迁移率。于已经使用虚设多晶硅栅极作为源极与漏极区的制作的屏蔽后，在步骤308中，移除虚设多晶硅栅极。由于在步骤303中，当透过虚设氧化层进行井布植时，虚设氧化层会受损，因此虚设多晶硅栅极的移除也移除了受损的虚设氧化层。接着，沉积氧化界面层，以为新氧化层的沉积作准备。最后，在步骤309中，沉积并图案化一层高介电常数氧化层以及金属层，以形成金属栅极。因为高介电常数金属栅极是后来才完成，因此图3的工艺适用于使用栅极后工艺的技术节点。
图4是绘示依照本揭露的一或多个实施例的通过先进行虚设栅极氧化物的制作，再进行轻浓度掺质的井布植的一种制作MOS晶体管的替代工艺，其中轻浓度掺质的井布植和高掺杂袋型的袋型布植分开进行。步骤401以及402与图3的形成浅沟槽隔离以及成长虚设氧化层的步骤301以及302相同。步骤403利用轻浓度掺质且透过虚设氧化层进行井布植。类似于步骤303，，可植入较重浓度掺质，来形成逆行井轮廓，以减轻短通道效应。然而，与步骤303相比，袋型布植并未与井布植结合。相反地，袋型布植是在多晶硅形成后，与轻掺杂漏极的布植结合。类似于图2的袋型布植掺杂轮廓，袋型布植掺杂浓度具有不均匀的分布。在一实施例中，使用倾斜布植法(angled implantation)来执行袋型布植。例如，倾斜布植具有约为20度的植入倾斜角。
步骤404进行了如步骤304的井退火。类似地，步骤405利用如步骤305中所述的光学微影，进行多晶硅层的沉积、硬掩模层的沉积以及虚设多晶硅栅极的制作。在步骤406中，进行轻掺杂漏极布植以及袋型布植，以减轻如图1的步骤106中的短通道效应。与图3的工艺相比，由于紧密接近的多晶硅栅极可能会阻挡袋型布植的离子束，因此植入的袋区可能会具有遮蔽效应。步骤407如同步骤307所述般，利用虚设多晶硅栅极来作为掩模，而进行源极与漏极区的离子扩散或离子布植。类似地，如步骤308所述般，步骤408移除虚设栅极氧化物，且亦沉积氧化界面层。最后，在步骤409中，沉积与图案化一层高介电常数的氧化层以及金属层，以形成金属栅极，而完成高介电常数后工艺。
图5是绘示依照本揭露的一或多个实施例的以图3的工艺来制作N型通道MOS晶体管与P型通道MOS晶体管的剖面图。工艺始于硅基板501的晶片，通过形成一或多个浅沟槽隔离特征502的方式，而在半导体基板中定义出数个包含晶体管的井的主动区520。对应于工艺步骤301，浅沟槽隔离特征502隔离了主动区520中的各种组件(例如晶体管)。接着，对应于工艺步骤302，通过将晶片暴露于氧气中，成长一层薄介电虚设氧化层505于晶片表面上。接着，对应于工艺步骤303以及304，透过虚设氧化层505，以轻浓度掺质布植主动区520，接着退火，以形成井。对于NMOS晶体管而言，植入轻浓度p型掺质，以形成P型井503。类似地，对于PMOS晶体管而言，植入轻浓度n型掺质，以形成N型井504。此外，为了进一步控制短通道效应，可在通道下方，且亦靠近逆行井与源极/漏极区之间的接面处，进行高掺杂袋型区的布植，以缩短延伸在通道下方的空乏宽度。
在一实施例中，可在靠近N型通道的P型井503中，植入掺杂浓度重于NMOS晶体管的P型井503的掺杂浓度的p型掺质掺杂浓度，以导入p+逆行井515轮廓，来减轻短通道效应。可使用掺杂量低于约5.7×1013原子/平方厘米的p型掺质，例如二氟化硼、铟、或两者，来形成p+逆行井515轮廓。在一实施例中，执行多重布植工艺，以同时并入二氟化硼与铟，借以形成p+逆行井515轮廓。在另一实施例中，离子布植工艺可以布植能量约25KeV进行二氟化硼的布植、以及约60KeV进行铟的布植。此外，可将二氟化硼植入至约100埃
Figure BSA00000408064000111
的深度，以及将铟植入至约200埃的深度。由于没有与在井布植后成长氧化层有关的井掺质外扩，因此相较于使用在图1的工艺中的布植量，布植量可下降约10％。例如，铟的离子布植使用约5.0×1012原子/平方厘米的掺杂量。类似地，可将掺杂浓度重于PMOS晶体管的N型井504的掺杂浓度的n型掺质，植入N型井504中，以导入n+逆行井516轮廓。
对袋型布植而言，为NMOS晶体管布植p+型袋区510接近于p+逆行井515，而为PMOS晶体管布植n+型袋区514接近于n+逆行井516。例如，可利用掺杂量少于约6×1013原子/平方厘米的p型掺质，例如二氟化硼与铟，的离子布质，形成经布植的p+型袋区510。p+型袋区510的离子布植工艺可使用布植能量约25KeV来进行二氟化硼的布植，以及使用布植能量约40KeV来进行铟的布植，且可进一步具有约20度的倾斜角。此外，在一例子中，将二氟化硼/铟离子植入至深度约100埃。然而，袋区510/514以及逆行井515/516延伸在基板的不同深度中。因为不具有多晶硅栅极，所以袋型布植不会因遮蔽效应而衰退。再者，如此所形成的袋区，例如袋区510以及514，也实质分布于通道中。与形成在多晶硅栅极后的袋型布植相比，如此所形成的袋型布植在通道下方具有实质均匀的分布。特别的是，袋型布植在通道边缘与通道中心两者的掺杂浓度实质上相同，称为袋型布植的均匀掺杂浓度。假如以上面所定义的相同公式来计算袋型布植的不均匀度，不均匀度为U＝(Ce-Cc)/Ce，其中Ce是通道边缘的掺杂浓度，而Cc是通道中心的掺杂浓度。在本例子中，不均匀度U实质上为0％。在一例子中，袋型布植的均匀掺杂浓度是低于约6×1019原子/立方厘米。
相对的，在现存的技术中，于多晶硅栅极后形成袋型布植，掺杂轮廓具有变化的掺杂浓度。特别的是，掺杂轮廓具有一梯度掺杂浓度，其自通道边缘递减至通道中心。在特定例子中，此梯度掺杂浓度是由在通道边缘的最高掺杂浓度，下降至在通道中心最低的掺杂浓度。最低掺杂浓度低于最高掺杂浓度的约20％。在一梯度掺杂浓度的例子中，在通道边缘的最高掺杂浓度约为6×1019原子/立方厘米，而在通道中心的最低掺杂浓度约为1×1019原子/立方厘米。如更早前所述，在本例子中的不均匀度U大于约83％。
在另一实施例中，所揭露的袋型布植的掺杂浓度大于逆行井的掺杂浓度。例如，逆行井的掺杂浓度低于约4×1019原子/立方厘米。袋型布植的掺杂浓度低于约6×1019原子/立方厘米。
接着，在虚设氧化层505上沉积多晶硅层506。对应于步骤305，透过光学微影工艺来图案化多晶硅层506，以形成MOS晶体管的多晶硅层521。接着，可蚀刻移除未被多晶硅层覆盖的虚设氧化层505。图案化的多晶硅层521以及在其下的虚设氧化层522形成MOS晶体管的虚设多晶硅栅极。为了控制短通道效应，对应于工艺步骤306，可布植轻掺杂漏极区接近于虚设多晶硅栅极。对NMOS晶体管而言，可布植轻掺杂n型区509接近于虚设多晶硅栅极。类似地，对PMOS晶体管而言，可布植轻掺杂p型区513。对应于工艺步骤307，利用虚设多晶硅栅极来作为掩模，进行离子布植，以将离子植入井中，借以形成晶体管的源极与漏极区。对NMOS晶体管而言，将n型掺质植入P型井503中，以形成n+源极区508与n+漏极区507。类似地，对PMOS晶体管而言，将p型掺质植入N型井504中，以形成p+源极区512与p+漏极区511。在形成源极与漏极区后，形成介电层(未绘示)环绕虚设多晶硅栅极。接着，对应于工艺步骤308，移除虚设多晶硅栅极，以移除在透过虚设氧化层进行井布植时所受损的虚设氧化层。虚设多晶硅栅极的移除在介电层中留下了开口(未绘示)或沟槽。之后，对应于步骤309，形成金属栅极于这些开口或沟槽中，以取代虚设多晶硅栅极。每一金属栅极包含高介电常数栅极介电层517以及金属栅极电极层518。
图6是绘示依照本揭露的一或多个实施例的以图4的工艺来制作N型通道MOS晶体管与P型通道MOS晶体管的剖面图。如图5所示，对应于工艺步骤401，于一或多个浅沟槽隔离特征602形成后，主动区620定义于硅基板601的晶片上。对应于工艺步骤402，成长一层薄介电虚设氧化层605于晶片表面上。如图5所示，对应于工艺步骤403以及404，透过虚设氧化层605，以轻浓度掺质布植主动区620，以形成P型井603以及N型井604。同样如图5所示，植入较重浓度掺质，以形成p+逆行井615轮廓以及n+逆行井616轮廓。在一实施例中，可使用掺杂量低于约5.7×1013原子/平方厘米的p型掺质，例如二氟化硼、铟或两者，来形成p+逆行井615轮廓。在一实施例中，进行多重布植工艺，以同时并入二氟化硼与铟，借以形成p+逆行井615轮廓。在另一例子中，离子布植工艺可以布植能量约25KeV来进行二氟化硼的布植，以及以布植能量约60KeV来进行铟的布植。此外，可将二氟化硼植入至深度约100埃，以及将铟植入至深度约200埃。然而，相较于图5，袋型布植并非与井布植一起进行。反而，袋型布植是在多晶硅形成后，结合轻掺杂漏极布植一起进行。
类似于图5，对应于工艺步骤405，沉积且图案化多晶硅层606，以形成由图案化的多晶硅层621与图案化的虚设氧化层622所组成的虚设多晶硅栅极。对应于工艺步骤406，亦布植轻掺杂漏极区接近于虚设多晶硅栅极，以形成轻掺杂n型区609以及轻掺杂p型区613。相对于图5，因为袋型布植并不是与井布植一起进行，所以此时可进行袋型布植，以导入p+袋区610与n+袋区614分别接近于p+逆行井615与n+逆行井616。在一实施例中，p+袋区610的离子布植工艺可以约20度的倾斜角，且使用约25KeV的布植能量来进行二氟化硼的布植，以及使用约40KeV的布植能量来进行铟的布植。此外，在一例子中，将二氟化硼/铟离子植入至深度约100埃。然而，由于袋型布植是在多晶硅栅极形成后进行，因此袋型布植可能具有遮蔽效应。如图5所示，对应于工艺步骤407，进行离子布植，以形成NMOS晶体管的n+源极608与n+漏极607区，以及PMOS晶体管的p+源极612与p+漏极611。在形成源极与漏极区之后，形成介电层(未绘示)围绕虚设多晶硅栅极。接着，对应于步骤408，移除虚设多晶硅栅极，而在介电层中留下开口(未绘示)或沟槽。之后，对应于步骤409，形成金属栅极于这些开口或沟槽中，以取代虚设多晶硅栅极。每一金属栅极包含高介电常数栅极介电层617以及金属栅极电极层618。
虽然已描述本揭露的实施例，然这些实施例仅是用以举例说明并非用以限定本揭露。亦应理解的是，本揭露的实施例应不限于这些实施例，在此技术领域中具有通常知识者，可根据本揭露的原理作许多的润饰与变动，这些润饰与变动包含在如以下所主张的本揭露的精神与范围内。

Claims (7)

1.一种场效晶体管的制作方法，其特征在于，包含：
对一半导体基板进行一袋型布植；
在对该半导体基板进行该袋型布植之后，形成一多晶硅层于该半导体基板上；以及
在形成该多晶硅层于该半导体基板上之后，图案化该多晶硅层，以形成一多晶硅栅极，
其中，该图案化该多晶硅层，以形成该多晶硅栅极，包含图案化该多晶硅层，以形成一虚设多晶硅栅极。
2.根据权利要求1所述的场效晶体管的制作方法，其特征在于，还包含：
在形成该多晶硅层之前，对该基板进行一逆行井布植；以及
在图案化该多晶硅层之后，形成一源极与一漏极于该半导体基板中，
其中，进行该袋形布植的步骤包含使用一第一掺杂量，以及进行该逆行井布植步骤包含使用低于该第一掺杂量的一第二掺杂量。
3.根据权利要求2所述的场效晶体管的制作方法，其特征在于，还包含形成一虚设氧化层于该半导体基板的一表面上，其中进行该逆行井布植的步骤包含透过该虚设氧化层布植数个井掺质。
4.根据权利要求1所述的场效晶体管的制作方法，其特征在于，还包含：
移除该多晶硅栅极；以及
接着形成一金属栅极。
5.一种场效晶体管的制作方法，其特征在于，包含：
形成一虚设氧化层于一基板的一表面上，该基板具有一半导体材料，且具有一利用布植工艺所形成的一掺杂井区；
透过该虚设氧化层进行一第一布植工艺，以在该基板的该掺杂井区的一第一区域中形成一逆行井；
透过该虚设氧化层进行一第二布植工艺，以在该基板的该掺杂井区的一第二区域中形成一袋区，该第二区域位于该第一区域的上方；
在进行该第二布植工艺之后，沉积一多晶硅层于该虚设氧化层上；
图案化该多晶硅层与该虚设氧化层，以形成该场效晶体管的一虚设多晶硅栅极；
形成该场效晶体管的一源极与一漏极于该基板中；以及
以一金属栅极取代该虚设多晶硅栅极。
6.根据权利要求5所述的场效晶体管的制作方法，其特征在于，该逆行井的一掺杂浓度高于该掺杂井区的一掺杂浓度。
7.根据权利要求5所述的场效晶体管的制作方法，其特征在于，进行该第一布植工艺的步骤包含利用一第一掺杂量进行一离子布植，以及进行该第二布植工艺的步骤包含使用高于该第一掺杂量的一第二掺杂量，其中进行该第二布植工艺的步骤，以使得该袋区接近于该源极与该漏极。
CN2010106122697A 2010-04-05 2010-12-17 场效晶体管的制作方法及场效晶体管 Active CN102214580B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US32098410P 2010-04-05 2010-04-05
US61/320,984 2010-04-05
US12/789,780 US8940589B2 (en) 2010-04-05 2010-05-28 Well implant through dummy gate oxide in gate-last process
US12/789,780 2010-05-28

Publications (2)

Publication Number Publication Date
CN102214580A CN102214580A (zh) 2011-10-12
CN102214580B true CN102214580B (zh) 2013-03-27

Family

ID=44708648

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106122697A Active CN102214580B (zh) 2010-04-05 2010-12-17 场效晶体管的制作方法及场效晶体管

Country Status (2)

Country Link
US (2) US8940589B2 (zh)
CN (1) CN102214580B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182089A (ja) * 2008-01-30 2009-08-13 Panasonic Corp 半導体装置の製造方法
US8900954B2 (en) 2011-11-04 2014-12-02 International Business Machines Corporation Blanket short channel roll-up implant with non-angled long channel compensating implant through patterned opening
US10340395B2 (en) 2017-05-01 2019-07-02 Qualcomm Incorporated Semiconductor variable capacitor using threshold implant region
US10510889B2 (en) * 2017-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. P-type strained channel in a fin field effect transistor (FinFET) device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675176A (en) * 1994-09-16 1997-10-07 Kabushiki Kaisha Toshiba Semiconductor device and a method for manufacturing the same
US7642140B2 (en) * 2000-01-07 2010-01-05 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having buried silicon germanium layers therein and method of forming same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633069B2 (en) * 1997-05-20 2003-10-14 Kabushiki Kaisha Toshiba Semiconductor device
US6093951A (en) * 1997-06-30 2000-07-25 Sun Microsystems, Inc. MOS devices with retrograde pocket regions
US6541829B2 (en) * 1999-12-03 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP4489366B2 (ja) * 2003-03-17 2010-06-23 株式会社日立製作所 半導体装置
US6830998B1 (en) * 2003-06-17 2004-12-14 Advanced Micro Devices, Inc. Gate dielectric quality for replacement metal gate transistors
US6927137B2 (en) * 2003-12-01 2005-08-09 Texas Instruments Incorporated Forming a retrograde well in a transistor to enhance performance of the transistor
US7291886B2 (en) * 2004-06-21 2007-11-06 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs
US7078722B2 (en) * 2004-09-20 2006-07-18 International Business Machines Corporation NFET and PFET devices and methods of fabricating same
US20060068556A1 (en) * 2004-09-27 2006-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US20060065937A1 (en) * 2004-09-30 2006-03-30 Thomas Hoffmann Short channel effect of MOS devices by retrograde well engineering using tilted dopant implantation into recessed source/drain regions
US7838369B2 (en) * 2005-08-29 2010-11-23 National Semiconductor Corporation Fabrication of semiconductor architecture having field-effect transistors especially suitable for analog applications
US7790516B2 (en) * 2006-07-10 2010-09-07 Qimonda Ag Method of manufacturing at least one semiconductor component and memory cells
CN101123252B (zh) 2006-08-10 2011-03-16 松下电器产业株式会社 半导体装置及其制造方法
US7737009B2 (en) * 2007-08-08 2010-06-15 Infineon Technologies Ag Method of implanting a non-dopant atom into a semiconductor device
US7736983B2 (en) * 2008-01-10 2010-06-15 Texas Instruments Incorporated High threshold NMOS source-drain formation with As, P and C to reduce damage

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675176A (en) * 1994-09-16 1997-10-07 Kabushiki Kaisha Toshiba Semiconductor device and a method for manufacturing the same
US7642140B2 (en) * 2000-01-07 2010-01-05 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having buried silicon germanium layers therein and method of forming same

Also Published As

Publication number Publication date
US20110241127A1 (en) 2011-10-06
US20150155382A1 (en) 2015-06-04
US9362399B2 (en) 2016-06-07
US8940589B2 (en) 2015-01-27
CN102214580A (zh) 2011-10-12

Similar Documents

Publication Publication Date Title
US7220637B2 (en) Method of manufacturing semiconductor device with offset sidewall structure
US9793172B2 (en) Reducing or eliminating pre-amorphization in transistor manufacture
US6852610B2 (en) Semiconductor device and method for manufacturing the same
US7105413B2 (en) Methods for forming super-steep diffusion region profiles in MOS devices and resulting semiconductor topographies
CN102388447A (zh) 使用l形间隔部之非对称场效晶体管的制造和结构
JPH01101662A (ja) Ｃｍｏｓ集積回路デバイスの製造方法
EP2833408A2 (en) Split gate non-volatile memory cell
CN104662666A (zh) 具有屏蔽层的深耗尽型mos晶体管及其方法
US6365475B1 (en) Method of forming a MOS transistor
CN103460372A (zh) 具有改进的沟道堆栈的半导体结构及其制备方法
CN103794498A (zh) 一种半导体器件及其制备方法
CN102214580B (zh) 场效晶体管的制作方法及场效晶体管
US10217838B2 (en) Semiconductor structure with multiple transistors having various threshold voltages
US20090170259A1 (en) Angled implants with different characteristics on different axes
US7939393B2 (en) Method of adjusting FDSOI threshold voltage through oxide charges generation in the buried oxide
CN104299910A (zh) 由杂质离子植入调整的通道半导体合金层成长
US6613626B1 (en) Method of forming CMOS transistor having a deep sub-micron mid-gap metal gate
JP2007525813A (ja) 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法
US20050095773A1 (en) Method to lower work function of gate electrode through Ge implantation
US20070176263A1 (en) Nwell to nwell isolation
KR20120042555A (ko) 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant