CN100368912C

CN100368912C - 液晶显示装置的制造方法

Info

Publication number: CN100368912C
Application number: CNB2005100064907A
Authority: CN
Inventors: 丁进国
Original assignee: Quanta Display Inc
Current assignee: AU Optronics Corp
Priority date: 2005-02-03
Filing date: 2005-02-03
Publication date: 2008-02-13
Anticipated expiration: 2025-02-03
Also published as: CN1632681A

Abstract

一种制造液晶显示装置的方法，包括下列步骤。以一个栅电极为掩膜，通过倾斜注入的方式而形成第一N型LDD(Lightly DopedDrain；LDD)及第二N型LDD到半导体层内。上述第一N型LDD及第二N型LDD分别与源极/漏极区相接。此外，同样地以一个栅电极为掩膜，通过倾斜注入的方式而形成第三P型LDD及第四P型LDD到半导体层内。上述第三P型LDD及第四P型LDD分别与源极/漏极区以及上述第一N型LDD和第二N型LDD相接。

Description

液晶显示装置的制造方法

技术领域

本发明有关于一种液晶显示装置的形成方法，且特别有关于一种具有低掺杂漏极(Lightly Doped Drain；LDD)的液晶显示装置的形成方法。

现有技术

为了增加液晶显示器的开口率，必须将低温多晶硅液晶显示装置的沟道缩小，沟道相对地随着缩小，结果引起短沟道效应(Shortchannel effect)，使得电压在操作元件时会产生热电子效应(Hotelectron effect)。

又因为沟道缩短，使得邻近于源极与漏极之间的耗尽区(Depletion region)随着电压操作而越来越接近，甚至连接在一起。相对地，源极与漏极的泄漏电流(Leakage current)与穿通现象(Punch-through effect)也随之变得严重与明显，使得低温多晶硅液晶显示装置电学特性退化并且会不稳定。

常规技术于形成LDD的工艺中，需使用光阻或形成间隙子(Spacer)来作为离子注入的掩膜(Mask)，因此需要经过涂布、曝光、显影、以及光阻去除，或者氧化硅沉积、干法蚀刻、以及形成间隙子的步骤，这样会增加工艺复杂度与制造成本，大大降低产品的竞争力。

因此，业界亟需一种更简化的液晶显示装置工艺与制造成本低的具有低掺杂漏极的液晶显示装置，除了可以降低热电子效应、泄漏电流、以及穿透效应外，产品也更具竞争力。

发明内容

本发明的主要目的之一在于提供一种更简化的液晶显示装置工艺与制造成本低的低掺杂漏极的液晶显示装置，使得产品更具竞争力。

本发明的另一目的在于提供一种具有N型LDD的液晶显示装置工艺。

本发明的另一目的在于提供一种具有P型LDD的液晶显示装置工艺。

根据上述目的，本发明提供一种液晶显示装置的制造方法，直接使用栅极(Gate electrode)作为离子注入的掩膜，以形成源极/漏极(source/drain)；另外，以倾斜注入(tilted implantation)的方法形成N型LDD与P型LDD，并通过改变不同的入射角度与能量来达到改变LDD的位置，如掩埋式LDD(Buried lightly doped drain)。

为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附图式，作详细说明如下：

附图简述

图1A到1E示出了根据本发明一个优选实施例的具有N型LDD的液晶显示装置的工艺剖面图；

图2A到2E示出了根据本发明另一个优选实施例的具有N型LDD的液晶显示装置的工艺剖面图；

图3A到3E示出了根据本发明另一个优选实施例的具有N型LDD的液晶显示装置的工艺剖面图；

图4A到4E示出了根据本发明另一个优选实施例的具有N型LDD的液晶显示装置的工艺剖面图；

图5A到5G示出了根据本发明一个优选实施例的具有P型LDD的液晶显示装置的工艺剖面图；

图6A到6G示出了根据本发明一个优选实施例的具有P型LDD的液晶显示装置的工艺剖面图；

图7A到7G示出了根据本发明一个优选实施例的具有P型LDD的液晶显示装置的工艺剖面图；

图8A到8G示出了根据本发明一个优选实施例的具有P型LDD的液晶显示装置的工艺剖面图。

实施方式

根据本发明一个优选实施例，如图1A至1E所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板102，接着，在上述基板102表面形成一个缓冲层104，在上述缓冲层104上形成一个半导体层110，再在上述半导体层110上形成一个栅极绝缘层120，然后在上述栅极绝缘层120上形成一个栅电极130，如图1A所示。

然后，利用离子注入法，以上述栅电极130为掩膜，注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层110内，以形成源极/漏极区140/150，如图1B所示。上述N型掺杂物系在大约垂直于上述基板102表面的方向以介于10至20KeV的能量及介于1×10¹⁵至5×10¹⁵ions/cm²的剂量注入上述半导体层110内。

接着，利用离子注入法，以上述栅极电极130为掩膜，分别在II、I方向以介于10至50KeV的能量及介于5×10¹²至1×10¹⁴ions/cm²的剂量注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层110内，以形成与上述源极/漏极区140/150的部份重叠的N型低掺杂区，并形成N型LDD160及161，其位于上述栅极绝缘层120下方，如图1C及1D所示。上述II、I方向偏离基板102表面的法线约40至80度。然后，形成一个层间介电层170，覆盖上述栅极电极130及上述基板102的表面。接着在上述层间介电层170形成导线180，以连接上述源极/漏极区140/150，如图1E所示。

根据本发明另一个优选实施例，如图2A至2E所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板202，接着，在上述基板202表面形成一个缓冲层204，在上述缓冲层204上形成一个半导体层210，再在上述半导体层210上形成一个栅极绝缘层220，然后在上述栅极绝缘层220上形成一个栅电极230，如图2A所示。

然后，利用离子注入法，以上述栅电极230为掩膜，分别在II、I方向以介于10至50KeV的能量及介于5×10¹²至1×10¹⁴ions/cm²的剂量注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层210内，以形成N型低掺杂区232及234，如图2B及2C所示。上述II、I方向偏离基板202表面的法线约40至80度。

接着，利用离子注入法，以上述栅极电极230为掩膜，注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层210内，以形成源极/漏极区240/250，并与上述N型低掺杂区232及234的部份重叠而形成N型LDD260及261，其位于上述栅极绝缘层220下方，如图2D所示。上述N型掺杂物是在大约垂直于上述基板202表面的方向以介于10至20KeV的能量及介于1×10¹⁵至5×10¹⁵ions/cm²的剂量注入上述半导体层210内。然后，形成一个层间介电层270，覆盖上述栅极电极230及上述基板202的表面。接着在上述层间介电层270形成导线280，以连接上述源极/漏极区240/250，如图2E所示。

根据本发明另一个优选实施例，如图3A至3E所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板302，接着，在上述基板302表面形成一个缓冲层304，在上述缓冲层304上形成一个半导体层310，再在上述半导体层310上形成一个栅极绝缘层320，然后在上述栅极绝缘层320上形成一个栅电极330，如图3A所示。

然后，利用离子注入法，以上述栅电极330为掩膜，注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层310内，以形成源极/漏极区340/350，如图3B所示。上述N型掺杂物是在大约垂直于上述基板302表面的方向以介于10至20KeV的能量及介于1×10¹⁵至5×10¹⁵ions/cm²的剂量注入上述半导体层310内。

接着，利用离子注入法，以上述栅电极330为掩膜，分别在II、I方向以介于50至110KeV的能量及介于5×10¹²至1×10¹⁴ions/cm²的剂量注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层310内，以形成与上述源极/漏极区340/350的部份重叠的N型低掺杂区，并形成N型LDD360及361位于上述栅极绝缘层320下方的邻近位置，如图3C及3D所示，上述II、I方向偏离基板302表面的法线约0至30度。然后，形成一个层间介电层370，覆盖上述栅电极330及上述基板302的表面。接着在上述层间介电层370形成导线380，以连接上述源极/漏极区340/350，如图3E所示。

根据本发明另一个优选实施例，如图4A至4E所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板402，接着，在上述基板402表面形成一个缓冲层404，在上述缓冲层404上形成一个半导体层410，再在上述半导体层410上形成一个栅极绝缘层420，然后在上述栅极绝缘层420上形成一个栅电极430，如图4A所示。

然后，利用离子注入法，以上述栅极电极430为掩膜，分别在II、I方向以介于50至110KeV的能量及介于5×10¹²至1×10¹⁴ions/cm²的剂量注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层410内，以形成N型低掺杂区432/434，如图4B及4C所示，上述II、I方向偏离基板402表面的法线约0至30度。

接着，利用离子注入法，以上述栅极电极430为掩膜，注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层410内，以形成源极/漏极区440/450，并与上述N型低掺杂区432及434的部份重叠而形成N型LDD460及461位于上述栅极绝缘层420下方的邻近位置，如图4D所示。上述N型掺杂物是在大约垂直于上述基板402表面的方向以介于10至20KeV的能量及介于1×10¹⁵至5×10¹⁵ions/cm²的剂量注入上述半导体层410内。然后，形成一个层间介电层470，覆盖上述栅极电极430及上述基板402的表面。接着在上述层间介电层470形成导线480，以连接上述源极/漏极区440/450，如图4E所示。

为了全面抑制源极与漏极耗尽区的扩大，减少源极与漏极之间的泄漏电流(Leakage current)与穿通效应(Punch-through effect)，本发明更提供一种P型LDD将源极与漏极包围，其形成方法如图5至图8所示。

根据本发明一个优选实施例，如图5A至图5G所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板502，接着，在上述基板502表面形成一个缓冲层504，在上述缓冲层504上形成一个半导体层510，再在上述半导体层510上形成一个栅极绝缘层520，然后在上述栅极绝缘层520上形成一个栅电极530，如图5A所示。

然后，利用离子注入法，以上述栅电极530为掩膜，注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层510内，以形成源极/漏极区540/550，如图5B所示。上述N型掺杂物是在大约垂直于上述基板502表面的方向以介于10至20KeV的能量及介于1×10¹⁵至5×10¹⁵ions/cm²的剂量注入上述半导体层510内。

接着，利用离子注入法，以上述栅极电极530为掩膜，分别在II、I方向以介于10至50KeV的能量及介于5×10¹²至1×10¹⁴ions/cm²的剂量注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层510内，以形成与上述源极/漏极区540/550的部份重叠的N型低掺杂区，并形成N型LDD560及561，其位于上述栅极绝缘层520下方，如图5C及5D所示。上述II、I方向偏离基板502表面的法线约40至80度。

之后，利用离子注入法，以上述栅极电极530为掩膜，分别在III、IV方向以介于40至80KeV的能量及介于5×10¹¹至2×10¹²ions/cm²的剂量注入P型掺杂物如B、BH_x、或BF_x到上述半导体层510内，以形成P型低掺杂区分别涵盖该源极/漏极区540/550及该N型LDD560及561，进而产生P型LDD565/566，如图5E及5F所示。上述III、IV方向偏离基板502表面的法线约40至60度。

然后，形成一个层间介电层570，覆盖上述栅极电极530及上述基板502的表面。接着在上述层间介电层570形成导线580，以连接上述源极/漏极区540/550，如图5G所示。

根据本发明另一个优选实施例，如图6A至6G所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板602，接着，在上述基板602表面形成一个缓冲层604，在上述缓冲层604上形成一个半导体层610，再在上述半导体层610上形成一个栅极绝缘层620，然后在上述栅极绝缘层620上形成一个栅电极630，如图6A所示。

然后，利用离子注入法，以上述栅极电极630为掩膜，分别在II、I方向以介于10至50KeV的能量及介于5×10¹²至1×10¹⁴ions/cm²的剂量注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层610内，以形成N型低掺杂区632及634，如图6B及6C所示。上述II、I方向偏离基板602表面的法线约40至80度。

接着，利用离子注入法，以上述栅极电极630为掩膜，注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层610内，以形成源极/漏极区640/650，并与上述N型低掺杂区632及634的部份重叠而形成N型LDD660及661，其位于上述栅极绝缘层620下方，如图6D所示。上述N型掺杂物是在大约垂直于上述基板602表面的方向以介于10至20KeV的能量及介于1×10¹⁵至5×10¹⁵ions/cm²的剂量注入上述半导体层610内。

之后，利用离子注入法，以上述栅极电极630为掩膜，分别在III、IV方向以介于40至80KeV的能量及介于5×10¹¹至2×10¹²ions/cm²的剂量注入P型掺杂物如B、BH_x、或BF_x到上述半导体层610内，以形成P型低掺杂区分别涵盖上述源极/漏极区640/650及上述N型LDD660及661，进而产生P型LDD665/666，如图6E及6F所示。上述III、IV方向偏离基板602表面的法线约40至60度。

然后，形成一个层间介电层670，覆盖上述栅极电极630及上述基板602的表面。接着在该层间介电层670形成导线680，以连接上述源极/漏极区640/650，如图6G所示。

根据本发明另一个优选实施例，如图7A至7G所示，该液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板702，接着，在上述基板702表面形成一个缓冲层704，在上述缓冲层704上形成一个半导体层710，再在上述半导体层710上形成一个栅极绝缘层720，然后在上述栅极绝缘层720上形成一个栅电极730，如图7A所示。

之后，利用离子注入法，以上述栅电极730为掩膜，分别在III、IV方向以介于40至80KeV的能量及介于5×10¹¹至2×10¹²ions/cm²的剂量注入P型掺杂物如B、BH_x、或BF_x到上述半导体层710内，以形成P型低掺杂区740/750，如图7B及7C所示。上述III、IV方向偏离基板702表面的法线约40至60度。

然后，利用离子注入法，以上述栅电极730为掩膜，注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层710内，以形成源极/漏极区760/770，且上述源极/漏极区760/770分别与上述P型低掺杂区740/750的部分重叠，而形成P型LDD7401/7501，如图7D所示。上述N型掺杂物是在大约垂直于上述基板702表面的方向以介于10至20KeV的能量及介于1×10¹⁵至5×10¹⁵ions/cm²的剂量注入上述半导体层710内。

接着，利用离子注入法，以上述栅电极730为掩膜，分别在I、II方向以介于10至50KeV的能量及介于5×10¹²至1×10¹⁴ions/cm²的剂量注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层710内，以形成分别与上述P型低掺杂区740/750及上述源极/漏极区760/770的部份重叠的N型低掺杂区，并产生N型LDD780及790，其位于上述栅极绝缘层720下方，如图7E及7F所示。上述I、II方向偏离基板702表面的法线约40至80度。

然后，形成一个层间介电层792，覆盖上述栅极电极730及上述基板702的表面。接着在上述层间介电层792形成导线794，以连接上述源极/漏极区760/770，如图7G所示。

根据本发明另一个优选实施例，如图8A至图8G所示，上述液晶显示装置的形成方法包括下列主要步骤：首先，提供一个基板802，接着，在上述基板802表面形成一个缓冲层804，在上述缓冲层804上形成一个半导体层810，再在上述半导体层810上形成一个栅极绝缘层820，然后在上述栅极绝缘层820上形成一个栅电极830，如图8A所示。

之后，利用离子注入法，以上述栅电极830为掩膜，分别在III、IV方向以介于40至80KeV的能量及介于5×10¹¹至2×10¹²ions/cm²的剂量注入P型掺杂物如B、BH_x、或BF_x到上述半导体层810内，以形成P型低掺杂区840/850，如图8B及8C所示。上述III、IV方向偏离基板802表面的法线约40至60度。

接着，利用离子注入法，以上述栅极电极830为掩膜，分别在I、II方向以介于10至50KeV的能量及介于5×10¹²至1×10¹⁴ions/cm²的剂量注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层810内，以形成分别与上述P型低掺杂区840/850的部份重叠的N型低掺杂区860/870，并形成P型LDD8401/8501，如图8D及8E所示。上述I、II方向偏离基板802表面的法线约40至80度。

然后，利用离子注入法，以上述栅电极830为掩膜，注入N型掺杂物如As、P、AsH_x、或PH_x到上述半导体层810内，以形成源极/漏极区872/874，且上述源极/漏极区872/874分别与上述P型低掺杂区840/850及上述N型低掺杂区860/870的部分重叠，并产生N型LDD880及890，其位于上述栅极绝缘层820下方，如图8F所示。上述N型掺杂物是在大约垂直于上述基板802表面的方向以介于10至20KeV的能量及介于1×10¹⁵至5×10¹⁵ions/cm²的剂量注入上述半导体层810内。

然后，形成一个层间介电层892，覆盖上述栅电极830及上述基板802的表面。接着在上述层间介电层892形成导线894，以连接上述源极/漏极区872/874，如图8G所示。

虽然本发明已经用几个优选实施例如上所述来公开，但是其并非用来限定本发明，任何本领域的技术人员，在不脱离本发明的精神和范围内，应该可以做出任意的变化与修改，因此本发明的保护范围当视后附的权利要求书所界定的为准。

Claims

1.一种液晶显示装置的制造方法，包括：

提供一个基板；

在该基板上形成一个缓冲层；

在该缓冲层上形成一半导体层；

在该半导体层上形成一个栅极绝缘层；

在该栅极绝缘层上形成一个栅极电极；

以该栅电极为掩膜，注入第一掺杂物到该半导体层内，以形成源极/漏极区；

以该栅极电极为掩膜，在第一角度的方向注入第二掺杂物到该半导体层内，以形成与该源极/漏极区的部份重叠的第一低掺杂区；以及

以该栅电极为掩膜，在第二角度的方向注入第三掺杂物到该半导体层内，以形成与该源极/漏极区的部份重叠的第二低掺杂区。

2.如权利要求1所述的液晶显示装置的制造方法，更包括：

以该栅电极为掩膜，在第三角度的方向注入第四掺杂物到该半导体层内，以形成第三低掺杂区，其中该第三低掺杂区涵盖该源极/漏极区之一及该第一低掺杂区；

以及

以该栅电极为掩膜，在第四角度的方向注入该第五掺杂物到该半导体层内，以形成第四低掺杂区，其中该第四低掺杂区涵盖该源极/漏极区之一及该第二低掺杂区。

3.如权利要求1所述的液晶显示装置的制造方法，该源极/漏极区分别与该第一低掺杂区及该第二低掺杂区形成部分重叠。

4.如权利要求1所述的液晶显示装置的制造方法，该第一掺杂物是在垂直于该基板表面的方向注入该半导体层内，以形成源极/漏极区。

5.如权利要求1所述的液晶显示装置的制造方法，该第一掺杂物、该第二掺杂物、及该第三掺杂物是以离子注入法注入该半导体层内。

6.如权利要求2所述的液晶显示装置的制造方法，该第四掺杂物、该第五掺杂物是以离子注入法注入该半导体层内。

7.如权利要求1所述的液晶显示装置的制造方法，该第一掺杂物、该第二掺杂物、及该第三掺杂物是选自由As、P、AsH_x、及PH_x所组成的组中的一个。

8.如权利要求2所述的液晶显示装置的制造方法，该第四掺杂物、该第五掺杂物是选自由B、BH_x、及BF_x所组成的组中的一个。

9.如权利要求1所述的液晶显示装置的制造方法，该第一掺杂物、该第二掺杂物、及该第三掺杂物分别以介于10至20KeV、10至50KeV、及10至50KeV的能量注入该半导体层内。

10.如权利要求2所述的液晶显示装置的制造方法，该第四掺杂物、该第五掺杂物分别以介于40至80KeV、40至80KeV的能量注入该半导体层内。

11.如权利要求1所述的液晶显示装置的制造方法，该第一掺杂物、该第二掺杂物、及该第三掺杂物分别以介于1×10¹⁵至5×10¹⁵ions/cm²、5×10¹²至1×10¹⁴ions/cm²、及5×10¹²至1×10¹⁴ions/cm²的剂量注入该半导体层内。

12.如权利要求2所述的液晶显示装置的制造方法，该第四掺杂物、该第五掺杂物分别以介于5×10¹¹至2×10¹²ions/cm²、5×10¹¹至2×10¹²ions/cm²的剂量注入该半导体层内。

13.如权利要求1所述的液晶显示装置的制造方法，该第二掺杂物、该第三掺杂物分别以偏离该半导体基底表面的法线大致0至80度、0至80度的倾斜角注入该半导体层内。

14.如权利要求2所述的液晶显示装置的制造方法，该第四掺杂物、该第五掺杂物分别以偏离该半导体基底表面的法线大致40至60度、及40至60度的倾斜角注入该半导体层内。

15.如权利要求1所述的液晶显示装置的制造方法，更包括形成一个层间介电层，覆盖该栅电极及该基板的表面；以及在该层间介电层形成导线，连接该源极/漏极区。