KR100806791B1 - 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법 - Google Patents

두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100806791B1
KR100806791B1 KR1020060084162A KR20060084162A KR100806791B1 KR 100806791 B1 KR100806791 B1 KR 100806791B1 KR 1020060084162 A KR1020060084162 A KR 1020060084162A KR 20060084162 A KR20060084162 A KR 20060084162A KR 100806791 B1 KR100806791 B1 KR 100806791B1
Authority
KR
South Korea
Prior art keywords
pocket implant
semiconductor device
gate pattern
dopant
pocket
Prior art date
Application number
KR1020060084162A
Other languages
English (en)
Inventor
홍지호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060084162A priority Critical patent/KR100806791B1/ko
Priority to US11/846,954 priority patent/US20080054315A1/en
Application granted granted Critical
Publication of KR100806791B1 publication Critical patent/KR100806791B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 있어서, 특히 포켓 임플란트의 중첩현상을 방지할 수 있는 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법에 관한 것이다.
본 발명에 따른 반도체 소자의 제조 방법은, 반도체 기판상에 게이트 패턴을 형성하는 단계, 상기 게이트 패턴 양측에서 포켓 임플란트 도펀트 원자량보다 높은 원자량의 재질을 경사지게 임플란트하여 각각의 비정질화된 베리어(barrier) 영역을 형성하는 단계 및 상기 게이트 패턴 양측에서 상기 각각의 비정질화된 베리어 영역 내에 포켓 임플란트 도펀트를 임플란트하여 포켓 임플란트 영역을 형성하는 단계를 포함하여 이루어진다.
포켓 임플란트, Ge, 중첩 현상

Description

두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법{Method for Manufacturing Semiconductor Device by Using Two Step Pocket Implant Process}
도 1은 종래의 포켓 임플란트를 설명하기 위한 반도체 소자의 단면도.
도 2a 및 도 2b는 본 발명의 실시예에 따른 두 단계 포켓 임플란트를 수행하는 과정의 단면을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명>
100: 반도체 기판 110: 절연막
120: 게이트 패턴 A: 베리어 영역
B: 포켓 임플란트 영역
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 포켓 임플란트의 중첩현상을 방지할 수 있는 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 미세화를 도모하는 데에 있어서, 단 채널 효과(short channel effect)를 유효하게 억제하는 것이 불가결하며, 이를 위해 포켓 임플란트 기술이 널리 이용되고 있다. 이러한 포켓 임플란트는 도 1에 도시된 바와 같이 소스(2), 드레인(3), 소스(2)와 드레인(3) 사이에 형성된 채널(4), 채널(4)을 제어하는 게이트 전극(5), 채널(4)과 게이트 전극(5)과의 사이에 형성된 게이트 산화막(6)을 구비한 반도체 소자에서 소스(2), 드레인(3)에 주입된 것과 동형의 불순물을 게이트 전극(5)의 소스(2)측 및 드레인(3)측으로부터 경사 방향으로 주입함으로써 채널(4)의 아래쪽에 포켓 임플란트 영역(7)을 구비하는 것이다.
그러나, 종래에 적용되던 포켓 임플란트 기술은 게이트 패턴의 CD가 작아짐에 따라서 채널 부분에서 포켓 임플란트 영역이 중첩이 되어, 이에 따라서 반도체 소자의 캐리어 이동도(carrier mobility)가 감소하고 채널 영역의 도핑 농도(doping concentration)가 높아짐으로써 문턱 전압(threshold voltage)이 높아지게 되는 문제점이 발생한다. 특히, 게이트 패턴의 CD가 작아짐에 따라서 단 채널 효과를 억제하기 위하여, 포켓 임플란트 공정 시에 높은 도즈량 임플란트(high dose implant)를 적용함에 따라서 전술한 포켓 임플란트 영역의 중첩현상이 반도체 소자에 미치는 영향은 더욱 커지게 된다.
본 발명은 포켓 임플란트의 중첩현상을 방지할 수 있는 포켓 임플란트를 이용한 반도체 소자의 제조 방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 일실시 예에 따른 반도체 소자 제조 방법의 일 특징은, 반도체 기판상에 게이트 패턴을 형성하는 단계, 상기 게이트 패턴 양측에서 포켓 임플란트 도펀트 원자량보다 높은 원자량의 재질을 경사지게 임플란트하여 각각의 비정질화된 베리어(barrier) 영역을 형성하는 단계 및 상기 게이트 패턴 양측에서 상기 각각의 비정질화된 베리어 영역 내에 포켓 임플란트 도펀트를 임플란트하여 포켓 임플란트 영역을 형성하는 단계를 포함하여 이루어지는 것이다.
보다 바람직하게, 본 발명에서 상기 포켓 임플란트 도펀트의 원자량보다 높은 원자량의 재질은 Ge인 것을 특징으로 하고, 상기 포켓 임플란트 도펀트는 상기 반도체 소자가 NMOS 타입인 경우에는 BF2를 이용하고 상기 반도체 소자가 PMOS 타입인 경우에는 As를 이용한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 두 단계 포켓 임플란트를 수행하는 과정의 단면을 도시한 단면도로서, 도 2a는 본 발명의 실시예에 따른 두 단계 포켓 임플란트 공정중 첫 번째 단계의 단면을 도시하고, 도 2b는 본 발명의 실시예에 따른 두 단계 포켓 임플란트 공정중 두 번째 단계의 단면을 도시한다.
먼저, 도 2a에 도시된 바와 같이 반도체 기판(100)상에 절연막(110)과 게이트 패턴(120)을 구비한 상태에서 본 발명의 실시예에 따라 두 단계 포켓 임플란트 공정중 첫 번째 단계를 수행한다.
두 단계 포켓 임플란트 공정중 첫 번째 단계는 포켓 임플란트 도펀트(dopant)가 반도체 기판(100)상에서 측면 확산(lateral diffusion)하는 것을 방지하기 위하여 Ge 등과 같이 포켓 임플란트 도펀트보다 상대적으로 무거운 물질, 즉 포켓 임플란트 도펀트의 원자량보다 많은 원자량의 재질을 게이트 패턴(120)의 양측으로 소정의 경사각(tilt angle)으로 임플란트한다.
이와 같이 포켓 임플란트 도펀트의 원자량보다 많은 원자량의 재질을 임플란트하면 포켓 임플란트 도펀트가 측면으로 확산하는 것을 방지하는 영역 경계, 즉 베리어 영역(A)을 형성하게 된다. 물론, 포켓 임플란트와 마찬가지로 소정의 경사각으로 적용할 수 있다. 그 후에 포켓 임플란트 도펀트를 일반적인 포켓 임플란트 공정과 같은 방법으로 수행하게 된다.
이와 같이 Ge 등과 같이 포켓 임플란트 도펀트 의 원자량보다 많은 원자량의 재질을 임플란트한 베리어 영역(A)은 비정질화(amorphization) 되기 때문에, 포켓 임플란트 후에 진행되는 열 공정(thermal process)에서 발생하게 되는 포켓 임플란트 영역의 중첩효과를 줄일 수 있다.
이어서, 본 발명의 실시예에 따라 두 단계 포켓 임플란트 공정중 두 번째 단계를 수행한다.
두 단계 포켓 임플란트 공정중 두 번째 단계는 반도체 소자의 종류에 따른 포켓 임플란트 도펀트, 예를 들어 NMOS의 경우에는 BF2를 적용하고 PMOS의 경우에는 As를 포켓 임플란트 도펀트로 이용하여 게이트 패턴(120)의 양측으로 경사지게 임플란트한다.
따라서, 도 2b에 도시된 바와 같이 포켓 임플란트 영역(B)이 베리어 영역(A) 내에 형성되어, Ge 임플란트를 통하여 형성된 베리어 영역(A)에 의해 포켓 임플란트 도펀트의 측면 확산을 효과적으로 억제할 수 있다.
그러므로, 게이트 패턴의 CD가 짧아지더라도, 종래의 포켓 임플란트 공정에서 발생하는 중첩(overlap)효과로 인하여 반도체 소자의 성능이 저하되는 단점을 보완하여 반도체 소자의 캐리어 이동도를 향상시키고, 포켓 임플란트의 효과를 높일 수 있게 된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 전술한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다.
또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시가 가능함을 이해할 수 있을 것이다.
상기한 바와 같이 본 발명은 게이트 패턴의 CD가 짧아지더라도, 종래의 포켓 임플란트 공정에서 발생하는 포켓 임플란트 영역의 중첩(overlap) 현상을 방지하여 포켓 임플란트의 효과를 높일 수 있으므로, 반도체 소자의 성능 저하를 보완하고 반도체 소자의 캐리어 이동도를 향상시킬 수 있다.

Claims (3)

  1. 반도체 기판상에 게이트 패턴을 구비하는 단계;
    상기 게이트 패턴 양측에서 포켓 임플란트 도펀트 원자량보다 높은 원자량의 재질을 경사지게 임플란트하여 각각의 비정질화된 베리어(barrier) 영역을 형성하는 단계; 및
    상기 게이트 패턴 양측에서 상기 각각의 비정질화된 베리어 영역 내에 포켓 임플란트 도펀트를 임플란트하여 포켓 임플란트 영역을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 포켓 임플란트 도펀트의 원자량보다 높은 원자량의 재질은 Ge인 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 포켓 임플란트 도펀트는
    상기 반도체 소자가 NMOS 타입인 경우에는 BF2를 이용하고 상기 반도체 소자가 PMOS 타입인 경우에는 As를 이용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020060084162A 2006-09-01 2006-09-01 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법 KR100806791B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060084162A KR100806791B1 (ko) 2006-09-01 2006-09-01 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법
US11/846,954 US20080054315A1 (en) 2006-09-01 2007-08-29 Method for manufacturing semiconductor device by using two step pocket implant process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084162A KR100806791B1 (ko) 2006-09-01 2006-09-01 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR100806791B1 true KR100806791B1 (ko) 2008-02-27

Family

ID=39150264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084162A KR100806791B1 (ko) 2006-09-01 2006-09-01 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20080054315A1 (ko)
KR (1) KR100806791B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053140A (ko) * 1996-12-26 1998-09-25 문정환 반도체 소자의 제조방법
KR20010050044A (ko) * 1999-08-12 2001-06-15 포만 제프리 엘 소스/드레인 접합부에서 측방 도핑 분포를 급경사지게형성하는 방법 및 소자
US6555437B1 (en) 2001-04-27 2003-04-29 Advanced Micro Devices, Inc. Multiple halo implant in a MOSFET with raised source/drain structure
US6630385B1 (en) 2001-04-27 2003-10-07 Advanced Micro Devices, Inc. MOSFET with differential halo implant and annealing strategy

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333217B1 (en) * 1999-05-14 2001-12-25 Matsushita Electric Industrial Co., Ltd. Method of forming MOSFET with channel, extension and pocket implants
JP2001036080A (ja) * 1999-07-26 2001-02-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
ATE455366T1 (de) * 2003-10-17 2010-01-15 Imec Verfahren zur herstellung eines halbleitersubstrats mit einer schichtstruktur von aktivierten dotierungsstoffen
CN100456425C (zh) * 2003-12-18 2009-01-28 Nxp股份有限公司 制作半导体器件的方法和利用这种方法得到的半导体器件
US7498642B2 (en) * 2005-04-25 2009-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Profile confinement to improve transistor performance
US7364957B2 (en) * 2006-07-20 2008-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for semiconductor device with improved source/drain junctions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980053140A (ko) * 1996-12-26 1998-09-25 문정환 반도체 소자의 제조방법
KR20010050044A (ko) * 1999-08-12 2001-06-15 포만 제프리 엘 소스/드레인 접합부에서 측방 도핑 분포를 급경사지게형성하는 방법 및 소자
US6555437B1 (en) 2001-04-27 2003-04-29 Advanced Micro Devices, Inc. Multiple halo implant in a MOSFET with raised source/drain structure
US6630385B1 (en) 2001-04-27 2003-10-07 Advanced Micro Devices, Inc. MOSFET with differential halo implant and annealing strategy

Also Published As

Publication number Publication date
US20080054315A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
KR100588786B1 (ko) 반도체 소자 제조방법
JP2009272423A (ja) 半導体装置及びその製造方法
JP4907920B2 (ja) 半導体装置及びその製造方法
KR100464534B1 (ko) 반도체소자의 트랜지스터 및 그 형성방법
US20080121992A1 (en) Semiconductor device including diffusion barrier region and method of fabricating the same
US8669170B2 (en) Methods of reducing gate leakage
KR100574172B1 (ko) 반도체 소자의 제조방법
KR100285995B1 (ko) Mis트랜지스터의제조방법
KR100806791B1 (ko) 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법
US20180197971A1 (en) Semiconductor structure and fabrication method thereof
CN111092120B (zh) 场效应管器件的制造方法
KR100524465B1 (ko) 반도체소자의 제조방법
KR100650900B1 (ko) 반도체 소자 제조 방법
KR100628241B1 (ko) 반도체 소자의 제조 방법
KR100601917B1 (ko) 씨모스 트랜지스터 제조 방법
KR100835519B1 (ko) 반도체 소자의 제조 방법
KR100525911B1 (ko) 반도체 소자의 고전압 트랜지스터 제조 방법
KR100520216B1 (ko) 반도체소자제조방법
KR100799020B1 (ko) 반도체 메모리 소자의 제조방법
KR100677774B1 (ko) 반도체 소자의 제조방법
CN103117223B (zh) 一种mos晶体管轻掺杂漏区的制造方法
KR100588787B1 (ko) 반도체 소자 제조방법
KR100561977B1 (ko) 반도체 소자 제조 방법
KR20050108197A (ko) 엔모스 트랜지스터 형성방법
KR100772115B1 (ko) 모스펫 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee