CN1335533A - 薄膜晶体管液晶显示器及其制造方法 - Google Patents
薄膜晶体管液晶显示器及其制造方法 Download PDFInfo
- Publication number
- CN1335533A CN1335533A CN 00121925 CN00121925A CN1335533A CN 1335533 A CN1335533 A CN 1335533A CN 00121925 CN00121925 CN 00121925 CN 00121925 A CN00121925 A CN 00121925A CN 1335533 A CN1335533 A CN 1335533A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- layer
- island
- doped silicon
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管液晶显示器,其采用的薄膜晶体管的制作是利用金属电极层作为掩模,在蚀刻掺杂硅层以形成源/漏电极时,可同时将薄膜晶体管以外区域的半导体层去除干净,藉此降低半导体层可能残留的制作工艺缺陷,而提高薄膜晶体管的制造成品率。
Description
本发明涉及一种薄膜晶体管液晶显示器及其制造方法，特别是涉及利用金属电极层作为掩模，在蚀刻掺杂硅层形成源/漏电极时，一并去除电极两侧的半导体层的薄膜晶体管液晶显示器及其制造方法。
在主动阵列式液晶显示器(Active Matrix Liquid Crystal Display)的应用中，薄膜晶体管(thin-film transistor；下文简称为TFT)被认为是具有良好驱动和切换能力的元件。TFT元件的基本架构之一，如图1所示。图中，标号1为基板，例如为玻璃或石英；标号2a为导电层，作为TFT的栅极；标号2b为储存电容器的电极；标号3为栅极绝缘层；4为TFT的半导体层，由非晶硅(amorphous silicon layer)所构成；标号5为掺杂硅层，为掺有n+型杂质的多晶硅，可作为TFT的源/漏极区；标号6为电极层，通常为金属；标号7为保护层(passivation layer)；以及标号8为透明导电层，通常为铟锡氧化物层(ITO layer)，可作为驱动液晶的下电极，标号9为通道区。
图1所示的TFT，一般是先限定形成非晶硅层4于上述栅极绝缘层3之上，之后再进行蚀刻而形成上述通道区9。在蚀刻非晶硅层4时，倘若有非晶硅层4残留于TFT元件区外的栅极绝缘层3上，则会破坏TFT的特性，而降低其生产成品率。另外，在电极2b上形成有双层介电层(亦即栅极绝缘层3和保护层7)，将会造成储存电容器的电容值Cs降低。
有鉴于此，本发明的一目的，为提出新颖薄膜晶体管的制造方法，利用金属电极层作为掩模，在蚀刻掺杂硅层形成源/漏极区时，可一并将薄膜晶体管以外区域的半导体层完全去除干净，藉此避免半导体层残留所造成的制作工艺缺陷，提高薄膜晶体管的制造成品率。
本发明的另一目的为提出新颖薄膜晶体管液晶显示器的制造方法，藉控制蚀刻源/漏极区的时间，且在不影响通道区特性的情形下，可依应用的需要，将栅极绝缘层的厚度适当地降低，以增加储存电容器的电容值Cs。
本发明的又一目的为提出新颖薄膜晶体管液晶显示器的制造方法，在限定电极层时，还限定一金属遮蔽层于储存电容器电极的上方，之后在完成源/漏极区的蚀刻后，即在上述储存电容器电极的上方形成一堆叠层，以增加储存电容器的单位面积。
为实现上述目的，本发明提出的薄膜晶体管的第一种制造方法，包括如下步骤：
提供一基板；
在上述基板上限定形成一导电层，作为上述薄膜晶体管的栅极；
形成一栅极绝缘层覆盖于上述导电层和上述基板之上；
在上述栅极绝缘层之上依次形成一半导体层与一掺杂硅层；
在上述掺杂硅层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述导电层的正上方；
形成一金属层，覆盖于上述岛状牺牲层和上述掺杂硅层之上；
限定蚀刻上述金属层，形成一源极电极层与一漏极电极层，其中，在上述源极电极层与该漏极电极层间的区域限定为一通道区域，且未被上述源极电极层、上述漏极电极层与上述通道区域覆盖的上述基板区域被限定为一非薄膜晶体管区域，如此蚀刻移去该源极电极层与该漏极电极层以外的上述金属层，使上述岛状牺牲层暴露于上述通道区域中，上述掺杂硅层暴露于该非薄膜晶体管区域中；
以上述源极电极层和漏极电极层为掩模，进行一预定时段的蚀刻程序，在该预定时段内，同时完成下列二蚀刻制作工艺：(a)于上述通道区域中，去除上述岛状牺牲层和掺杂硅层，以露上述半导体层，(b)于上述非薄膜晶体管区域中，去除上述掺杂硅层和半导体层，以露出上述栅极绝缘层；以及形成一保护层覆盖上述源极电极层、漏极电极层、通道区域、以及非薄膜晶体管区域。
为达成上述目的，本发明另一方面提出的薄膜晶体管的第二种制造方法包括如下步骤：
提供一基板；
限定形成一导电层于上述基板上，作为上述薄膜晶体管的栅极；
在上述导电层和上述基板之上形成一栅极绝缘层覆盖；
在上述栅极绝缘层之上形成一半导体层；
在上述半导体层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述导电层的正上方；
形成一掺杂硅层，覆盖于上述岛状牺牲层和上述半导体层之上；
在上述掺杂硅层之上形成一金属层；
限定蚀刻上述金属层，形成一源极电极层与一漏极电极层，其中，在上述源极电极层与该漏极电极层间的区域限定为一通道区域，且未被上述源极电极层、上述漏极电极层与上述通道区域覆盖的上述基板区域被限定为一非薄膜晶体管区域，如此蚀刻移去该源极电极层与该漏极电极层以外的金属层，使上述掺杂硅层暴露于通道区域中与非薄膜晶体管区域中；
以上述源极电极层和漏极电极层为掩模进行一预定时段的蚀刻程序，在该预定时段内，同时完成下列二蚀刻制作工艺：(a)在上述通道区域中，去除上述掺杂硅层和岛状牺牲层，以露出上述半导体层，(b)在上述非薄膜晶体管区域中，去除上述掺杂硅层和半导体层，以露出上述栅极绝缘层；以及形成一保护层，覆盖上述源极电极层、漏极电极层、通道区域、以及非薄膜晶体管区域。
在上述蚀刻程序中，上述岛状牺牲层、掺杂硅层、和半导体层的蚀刻率分别为RIS、Rn、和Ra；上述岛状牺牲层、掺杂硅层、和半导体层的厚度分别为TIS、Tn、和Ta；去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)不小于去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层的时间(Tn/Rn+Ta/Ra)。此外，通过控制上述岛状牺牲层厚度的方式，使得上述蚀刻程序在去除上述通道区域中的上述掺杂硅层和岛状牺牲层而露出上述半导体层的同时，除了将上述非薄膜晶体管区域中的上述掺杂硅层和半导体层去除之外，亦对露出于上述非薄膜晶体管区域中的上述栅极绝缘层进行蚀刻，去除一部分上述栅极绝缘层，而减小上述栅极绝缘层的厚度。
为实现上述目的，本发明的又一方面提出的薄膜晶体管液晶显示器(TFT-LCD)的第一种制造方法，包括以下步骤；
提供一基板；
在上述基板上限定形成第一和第二导电层，分别作为上述薄膜晶体管的一栅极及上述存储电容器的一下电极；
形成一绝缘层，覆盖上述第一、第二导电层和上述基板；
在上述绝缘层之上依次形成一半导体层与一掺杂硅层；
在上述掺杂硅层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述第一导电层的正上方；
形成一金属层，覆盖第一导电层上方的上述岛状牺牲层和上述掺杂硅层；
限定蚀刻上述金属层，在上述第一导电层的上方形成一源极电极层与一漏极电极层，其中，在上述源极电极层与该漏极电极层之间限定一通道区域，如此使上述岛状牺牲层暴露于上述通道区域中，且基板上未被源极、漏极电极层与通道区域覆盖的部分限定为一非薄膜晶体管区域，上述掺杂硅层暴露于该非薄膜晶体管区域中；
以上述源极、漏极电极层及遮蔽电极层为掩模，进行一蚀刻程序，将上述通道区域中的上述岛状牺牲层和掺杂硅层去除，以露出上述通道区域中的上述半导体层，同时也去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层，以露出上述绝缘层；以及
形成一保护层，覆盖上述漏极电极、源极电极、通道区域与上述第二电层之上。
为实现上述目的，本发明再一方面提出的薄膜晶体管液晶显示器(TFT-LCD)的第二种制造方法，该液晶显示器至少包括一薄膜晶体管及一存储电容器，其制作方法包括以下步骤：
提供一基板；
在上述基板上限定形成第一和第二导电层，分别作为一上述薄膜晶体管的一栅极及一存储电容器的一下电极；
形成一绝缘层，覆盖上述第一、第二导电层和上述基板；
在上述绝缘层之上依次形成一半导体层与一掺杂硅层；
在上述掺杂硅层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述第一导电层的正上方；
形成一金属层，覆盖上述岛状牺牲层以及上述掺杂硅层；
限定蚀刻上述金属层，在上述第一导电层的上方形成一源极电极层与一漏极电极层，并于上述第二导电层的上方形成一遮蔽电极层；其中，在上述源极电极层与该漏极电极层之间限定一通道区域，如此使上述岛状牺牲层暴露于上述通道区域中，上述基板上被上述遮蔽电极层覆盖的区域限定为一电容区域，上述基板上未被上述源极、漏极电极层、上述电容区域与上述通道区域覆盖的区域限定为一非薄膜晶体管区域，上述掺杂硅层暴露于该非薄膜晶体管区域中；
以上述源极、漏极电极层及遮蔽电极层为掩模，进行一蚀刻程序，将上述通道区域中的上述岛状牺牲层和掺杂硅层去除，以露出上述通道区域中的上述半导体层，同时也去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层，以露出上述栅极绝缘层；以及
形成一保护层，覆盖上述漏极电极、源极电极、通道区域与上述电容区域之上。
以上薄膜晶体管液晶显示器(TFT-LCD)的制造方法中，上述蚀刻程序对上述岛状牺牲层、掺杂硅层、和半导体层的蚀刻率分别为RIS、Rn、和Ra；上述岛状牺牲层、掺杂硅层、和半导体层的厚度分别为TIS、Tn、和Ta；去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)不小于去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层的时间(Tn/Rn+Ta/Ra)。另外，通过控制上述岛状牺牲层厚度的方式，使得上述蚀刻程序在去除上述通道区域中上述岛状牺牲层和掺杂硅层而露出上述半导体层的同时，除了将上述非薄膜晶体管区域中的上述掺杂硅层和半导体层去除之外，亦对露出于上述非薄膜晶体管区域中的上述绝缘层进行蚀刻，去除一部分上述绝缘层，而减小上述绝缘层的厚度。
依上述方法制作而得的第一种薄膜晶体管，包括：一岛状栅极层，设置于一基板上；一栅极绝缘层，覆盖上述岛状栅极层；一岛状半导体层，设置于上述栅极绝缘层上，且位于上述岛状栅极层的上方；一源极掺杂硅层和一漏极掺杂硅层，设置于上述岛状半导体层之一，上述源极掺杂硅层和漏极掺杂硅层相间隔的区域限定为一通道区域，在上述通道区域露出上述岛状半导体层；一第一岛状牺牲层和第二岛状牺牲层，分别设置于上述源极掺杂硅层和漏极掺杂硅层之上，并紧临露出于上述源极层和漏极层间的上述岛状半导体层，并以该通道区域间隔上述第一岛状牺牲层和第二岛状牺牲层；一源极电极，设置于上述源极掺杂硅层及上述第一岛状牺牲层上；以及，一漏极电极，设置于上述漏极掺杂硅层及上述第二岛状牺牲层上。其中，上述第一、第二岛状牺牲层的厚度，取决于上述岛状半导体层的厚度，使蚀刻该第一岛状牺牲层、该第二岛状牺牲层、与该岛状半导体层时，需要大致相同的蚀刻时间。
依上述方法制作而得的第二种薄膜晶体管，包括：一岛状栅极层，设置于一基板上；一栅极绝缘层，覆盖上述岛状栅极层；一岛状半导体层，设置于上述栅极绝缘层上，且位于上述岛状栅极层的上方；一第一岛状牺牲层和一第二岛状牺牲层，设置于上述岛状半导体层上，上述第一岛状牺牲层和第二岛状牺牲层相间隔的区域限定为一通道区域，与上述通道区域露出上述岛状半导体层；一源极掺杂硅层和一漏极掺杂硅层，设置于上述岛状半导体层、上述第一和第二岛状牺牲层之上，并以该通道区域间隔上述源极掺杂硅层和漏极掺杂硅层；以及，一源极导电层和一漏极导电层，分别设置于上述源极层和漏极层之上，其中，上述第一与第二岛状牺牲层的厚度，取决于上述岛状半导体层的厚度，使蚀刻该第一岛状牺牲层、该第二岛状牺牲层、与该岛状半导体层时，需要大致相同的蚀刻时间。
为使本发明的上述目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合附图，做详细说明如下；其中，相同或类似层面的材料均以相同的数字或符号表示。附图中：
图1显示TFT元件的基本构架；
图2A至图2F显示本发明第一实施例的流程剖面图；
图3A至图3F显示本发明第二实施例的流程剖面图；
图4A至图4F显示本发明第三实施例的流程剖面图；
图5A至图5F显示本发明第四实施例的流程剖面图。符号说明：
1、21、41～基板；2a～栅极金属层；2b～存储电容器的电极；3、23、43～栅极绝缘层；4、24、44～半导体层；5、25、45～掺杂硅层；6、26、46～电极层；7、27、47～保护层；8、28、48～透明导电层；9、30、32、52、53～通道区；22a、42a～第一导电层；22b、42b～第二导电层；26a、46a～源极电极；26b、46b～漏极电极；29、49～岛状牺牲层；RIS、Rn、Ra、RINS～蚀刻率；TIS、Tn、Ta、TINS～厚度；SL～堆叠层；1、51～金属遮蔽层。
实施例一
图2A至图2F显示本发明制作一薄膜晶体管液晶显示器的第一实施例的流程剖面图。
首先，在一基板21之上限定形成第一导电层22a、及第二导电层22b；其中，第一导电层22a作为薄膜晶体管(TFT)的栅极；第二导电层22b作为储存电容器的下电极；在此实施例中，第一、二导电层(22a、22b)均为金属层；基板的材料为玻璃或石英。
形成栅极绝缘层23，覆盖于上述第一、第二导电层22a、22b和基板21之上，如图2A所示。接着，在栅极绝缘层23之上依次形成一半导体层24与一掺杂硅层25。在此实施例中，半导体层24为非晶硅(amorphous silicon)层，掺杂硅层25为掺有n+型杂质的多晶硅层。
接着，在掺杂硅层25之上限定形成岛状牺牲层29，且岛状牺牲层29位于第一导电层22a的正上方；如图2B所示。
接下来，形成一金属层，覆盖于岛状牺牲层29和掺杂硅层25之上，再限定蚀刻金属层，用以形成包括源极、漏极电极26a、26b的电极层26，其中，在源极、漏极电极26a、26b间露出岛状牺牲层29。于源极、漏极电极26a、26b之间限定一通道区域30，且基板21上未被上述电极层26与上述通道区域覆盖的区域限定为一非薄膜晶体管区域，于非薄膜晶体管区域中露出有掺杂硅层25，如图2C所示。
以电极层26为掩模，进行一预定时段的蚀刻程序，在该预定时段内，同时进行两部分的蚀刻工艺。也就是说，在此蚀刻程序中不但将源极、漏极电极26a、26b间的岛状牺牲层29和掺杂硅层25去除，以露出源极、漏极电极26a、26b间的半导体层24，同时，也将非薄膜晶体管区域上的掺杂硅层25和半导体层24去除，以露出栅极绝缘层23，结果如图2D所示。
上述蚀刻程序中，岛状牺牲层29、掺杂硅层25、和半导体层24的蚀刻率分别为RIS、Rn、和Ra；而岛状牺牲层29、掺杂硅层25、和半导体层24的厚度分别为TIS、Tn和Ta。
根据应用的需要，可预先调整、设定岛状牺牲层29、掺杂硅层25、和半导体层24的厚度TIS、Tn、和Ta，配合适当的蚀刻方式，而使去除源极、漏极电极26a、26b间的牺牲层29和掺杂硅层25的时间T1(T1＝(TIS/RIS+Tn/Rn))不小于去除上述电极层26两侧的掺杂硅层25和半导体层24的时间T2(T2＝(Tn/Rn+Ta/Ra))。当蚀刻终止时，半导体层24暴露在源极、漏极电极26a、26b间的通道区域中，栅极绝缘层23也露出于电极层26的两侧。
另外，通过控制岛状牺牲层29厚度的方式，使得上述蚀刻程序在去除通道区域中岛状牺牲层29和掺杂硅层25的同时，除了将非薄膜晶体管区域中的掺杂硅层25和半导体层24移除外，亦对露出于非薄膜晶体管区域的栅极绝缘层23进行蚀刻，用以去除一部分的栅极绝缘层23而减小栅极绝缘层23的厚度。也就是说，当栅极绝缘层的蚀刻率为RINS，且被去除的部分栅极绝缘层的厚度为TINS，则去除源极、漏极电极层间的岛状牺牲层和掺杂硅层的时间T1(T1＝(TIS/RIS+Tn/Rn))将等于去除非薄膜晶体管区域中的掺杂硅层、半导体层和部分栅极绝缘层的时间T3(T3＝(Tn/Rn+Ta/Ra+TINS/RINS)。
接着，形成一保护层(passivation layer)27，覆盖上述源极电极26a、漏极电极26b、与通道区域30，可完成一种用于一平面转动型(Inplane switch)液晶显示器的薄膜晶体管。
之后，蚀刻保护层27以露出电极26b，如图2F所示。最后，限定形成一透明导电层28于上述保护层27上，并与电极26b形成电接触。该透明导电层可为一层铟锡氧化物层(ITO layer)28。
实施例二
图3A至图3F显示本发明第二实施例的流程剖面图；其中，和图2A至图2F相同的单元将以相同符号表示。
第二实施例和第一实施例的主要步骤、条件均相同，主要的差别在于，限定蚀刻上述金属层时，除形成包含电极26a、26b的上述电极层26外，还在上述储存电容器电极22b的正上方有金属遮蔽层31；如图3C所示。藉此，在完成上述蚀刻程序后，上述金属遮蔽层31与上述掺杂硅层25、通道层24构成一堆叠层SL于上述栅极绝缘层23和电极22b之上；如图3D所示。
形成保护层27，将上述TFT覆盖，再蚀刻上述保护层27，露出电极26b和堆叠层SL；如图3E所示。
最后，在上述保护层27上限定形成铟锡氧化物层(ITO layer)28，并与上述电极26b、和上述堆叠层SL中的金属遮蔽层31形成电接触，并共同作为存储电容器的上电极金属层时，除形成包含源极、漏极电极26a、26b的电极层26外，还在存储电容器电极22b的正上方形成一金属遮蔽层31，如图3C所示。藉此，在完成上述蚀刻程序后，金属遮蔽层31、掺杂硅层25、与半导体层24在栅极绝缘层23和电极22b之上构成一堆叠层SL，如图3D所示。
在此实施例中，源极、漏极电极26a、26b之间限定为一通道区32，未被源极、漏极电极26a、26b、通道区域32、与存储电容器覆盖的基板部分限定为一非薄膜晶体管区。此时，去除源极、漏极电极26a、26b间的岛状牺牲层29和掺杂硅层25的时间T1(T1＝(TIS/RIS+Tn/Rn))等于去除非薄膜晶体管区的掺杂硅层25和半导体层24的时间T2(T2＝(Tn/Rn+Ta/Ra))。当蚀刻终止时，半导体层24暴露在源极、漏极电极(26a、26b)间的通道区32中，栅极绝缘层23也露出于非薄膜晶体管区上，如图3D所示。
接着形成保护层(passivation layer)27，覆盖源极电极26a、漏极电极26b、通道区30，与堆叠层SL之上，如此可完成一种用于一平面转动型(Inplane switch)液晶显示器的薄膜晶体管。再蚀刻保护层27，露出漏极电极26b和堆叠层SL；如图3F所示。最后，在保护层27上限定形成一透明导电层，如铟锡氧化物层(ITO layer)28，并与电容的金属遮蔽层31形成电接触，并共同作为储存电容器的上电极，如图3F所示。
由于堆叠层SL的形成，使得储存电容器的单位表面积增加，故可增加其电容值Cs。
实施例三
图4A至图4F显示本发明第三实施例的流程剖面图。第一实施例中，岛状牺牲层形成于半导体层与掺杂硅层之上。第三实施例和第一实施例的步骤、条件大致相同，主要差别在于岛状牺牲层是形成于半导体层之上、掺杂硅层之下。
首先，限定形成第一导电层42a及第二导电层42b于一基板41之上，其中，第一导电层42a作为薄膜晶体管(TFT)的栅极，而第二导电层42b作为存储电容器的电极。在此实施例中，第一、二导电层(42a、42b)均为金属层，而基板14的材质为玻璃或石英。
形成栅极绝缘层43，覆盖于第一、第二导电层(42a、42b)和基板41之上，如图4A所示。之后，在栅极绝缘层43之上形成半导体层44。在此实施例中，半导体层44为非晶硅(amorphous silicon)层。
接着，在半导体层44之上限定形成岛状牺牲层49，且岛状牺牲层49位于第一导电层22a的正上方，如图4B所示。形成掺杂硅层45，覆盖于上述岛状牺牲层49和上述半导体层44之上。
形成金属层，覆盖于上述掺杂硅层45之上，再限定蚀刻金属层，形成包含源极、漏极电极46a、46b的电极层46。于源极、漏极电极46a、46b之间限定一通道区域52，且掺杂硅层45暴露于通道区52中。基板41上未被电极层46与通道区52覆盖的部分限定为一非薄膜晶体管区域，掺杂硅层45亦露出于非薄膜晶体管区域中，如图4C所示。
以电极层46为掩模，进行一预定时段的蚀刻程序，将源极、漏极电极46a、46b间的掺杂硅层45和牺牲层49和去除，以露出源极、漏极电极46a、46b间的半导体层44，同时也将非薄膜晶体管区域的掺杂硅层45和半导体层44去除，以露出栅极绝缘层43，结果如图4D所示。当然，也可以通过控制岛状牺牲层49的厚度，使得上述蚀刻程序中亦对露出于非薄膜晶体管区域中的栅极绝缘层43进行蚀刻，去除一部分的栅极绝缘层43，而减小栅极绝缘层43的厚度。
上述蚀刻程序中岛状牺牲层49、掺杂硅层45、半导体层44的蚀刻率分别为RIS、Rn、Ra，且岛状牺牲层49、掺杂硅层45、和半导体层44的厚度分别为TIS、Tn、和Ta。
上述蚀刻程序中，依照应用的需要，可预先调整，设定上述岛状牺牲层49、掺杂硅层45、和半导体层44的厚度TIS、Tn、和Ta，而去除通道区52中掺杂硅层45和岛状牺牲层49的时间T1(T1＝(TIS/RIS+Tn/Rn))不小于去除非薄膜晶体管区的掺杂硅层45和半导体层44的时间T2(T2＝(Tn/Rn+Ta/Ra))，藉以让蚀刻程序的反应终点为通道区的半导体层44及非薄膜晶体管区的栅极绝缘层43。
更进一步地说，当栅极绝缘层的蚀刻率为RINS，且被去除的部分栅极绝缘层的厚度为TINS，则去除源极、漏极电极层间的岛状牺牲层和掺杂硅层的时间T1(T1＝(TIS/RIS+Tn/Rn))将等于去除非薄膜晶体管区域中的掺杂硅层、半导体层和部分栅极绝缘层的时间T3(T3＝(Tn/Rn+Ta/Ra+TINS/RINS)。
接着，形成保护层(passivation layer)47，再蚀刻保护层47，以露出漏极电极46b，如图4E所示。最后，在保护层47上限定形成铟锡氧化物层(ITOlayer)48，并与漏极电极46b形成电接触。
实施例四
图5A至图5F显示本发明第四实施例的流程剖面图；其中，图4A至图4F相同的单元将以相同符号表示。
第四实施例和第三实施例的主要步骤、条件均相同，主要的差别在于，限定蚀刻上述金属层时，除形成包括源极、漏极电极46a、46b的上述电极层46外，还在上述储存电容器电极42b的正上方形成有金属遮蔽层51；如图5C所示。藉此，在完成上述蚀刻程序后，上述金属遮蔽层51与上述掺杂硅层45、半导体层44构成一在上述栅极绝缘层43和电极42b之上的堆叠层SL；如图5D所示。
在此实施例中，源极、漏极电极46a、46b之间限定为一通道区53，未被源极、漏极电极(46a、46b)、通道区域53、与储存电容器覆盖的基板部分限定为一非薄膜晶体管区。此时，去除源极、漏极电极(46a、46b)间的牺牲层49和掺杂硅层45的时间T1(T1＝(TIS/RIS+Tn/Rn))等于去除非薄膜晶体管区的掺杂硅层45和半导体层44的时间T2(T2＝(Tn/Rn+Ta/Ra))。当蚀刻终止时，半导体层44暴露在源极、漏极电极(46a、46b)间的通道区53中，栅极绝缘层43也露出于非薄膜晶体管区上，如图5D所示。
接着，形成保护层47覆盖源极电极26a、漏极电极26b、通道区30、与堆叠层SL之上，如此可完成一种用于一平面转动型(In plane switch)液晶显示器的薄膜晶体管。再蚀刻上述保护层47，露出电极46b和堆叠层SL；如图5E所示。
最后，在保护层47上限定形成一透明导电层，如铟锡氧化物层(ITOlayer)48，并与漏极电极46b和堆叠层SL中的金属遮蔽层51形成电接触，并共同作为储存电容器的上电极，如图5F所示。
由于堆叠层SL的形成，使得存储电容器的单位表面积增加，故可增加其电容值Cs。
由上述实施例可知，本发明利用金属电极层作为掩模，在蚀刻掺杂硅层形成源/漏极区时，可一并将薄膜晶体管以外区域的半导体层完全去除干净，藉此降低半导体层可能残留的制作工艺缺陷，提高薄膜晶体管的制造成品率。另外，可以通过对栅极绝缘层进行过蚀刻、或形成堆叠层，以增加储存电容器的电容值。
此外，参照图2F、图3F，依上述方法制作而得的第一种薄膜晶体管，其结构包括：一岛状栅极层22a，设置于一基板21上；一栅极绝缘层23，覆盖岛状栅极层22a；一岛状半导体层24，设置于栅极绝缘层23上，且位于岛状栅极层22a的上方；一源极掺杂硅层25和一漏极掺杂硅层25，设置于岛状半导体层24之上，上述源极掺杂硅层和漏极掺杂硅层相间隔的区域限定为一通道区域，在通道区域露出岛状半导体层；一第一岛状牺牲层29和第二岛状牺牲层29，分别设置于上述源极掺杂硅层25和漏极掺杂硅层25之上，并以该通道区域间隔上述第一岛状牺牲层和第二岛状牺牲层；一源极电极26a，设置于上述源极掺杂硅层25及上述第一岛状牺牲层29上；以及，一漏极电极26b，设置于漏极掺杂硅层25及第二岛状牺牲层29上。
其中，第一与第二岛状牺牲层29的厚度，取决于岛状半导体层25的厚度，使蚀刻该第一岛状牺牲层、该第二岛状牺牲层、与该岛状半导体层时，需要相同的蚀刻时间。
另一方面，请参照图4F、图5F，依上述方法制作而得的第二种薄膜晶体管，包括：一岛状栅极层42a，设置于一基板41上；一栅极绝缘层43，覆盖岛状栅极42a层；一岛状半导体层44，设置于栅极绝缘层43上，且位于上述岛状栅极层42a之上方；一第一岛状牺牲层和一第二岛状牺牲层49，设置于上述岛状半导体层44上，第一岛状牺牲层和第二岛状牺牲层相间隔的区域限定为一通道区域，在通道区域露出岛状半导体层；一源极掺杂硅层和一漏极掺杂硅层45，设置于岛状半导体层44、第一和第二岛状牺牲层49之上，并以该通道区域间隔上述源极掺杂硅层和漏极掺杂硅层；以及一源极电极46a和一漏极电极46b，分别设置于上述源极掺杂硅层45和漏极掺杂硅层45之上。
其中，第一与第二岛状牺牲层49的厚度，取决于岛状半导体层44的厚度，使蚀刻第一岛状牺牲层、第二岛状牺牲层、与岛状半导体层时，需要大致相同的蚀刻时段。
虽然本发明已以四个优选实施例揭露如上，但是其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围内，可做出一些更动和润饰，因此本发明的保护范围应当由后附的权利要求界定。
Claims (36)
1.一种薄膜晶体管的制造方法，包括：
提供一基板；
在上述基板上限定形成一导电层，作为上述薄膜晶体管的栅极；
形成一栅极绝缘层，覆盖于上述导电层和上述基板之上；
在上述栅极绝缘层之上依次形成一半导体层与一掺杂硅层；
在上述掺杂硅层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述导电层的正上方；
形成一金属层，覆盖于上述岛状牺牲层和上述掺杂硅层之上；
限定蚀刻上述金属层，形成一源极电极层与一漏极电极层；其中，在上述源极电极层与该漏极电极层间的区域限定为一通道区域，且未被上述源极电极层、上述漏极电极层与上述通道区域覆盖的上述基板区域被限定为一非薄膜晶体管区域；如此蚀刻移去该源极电极层与该漏极电极层以外的上述金属层，使上述岛状牺牲层暴露于上述通道区域中，上述掺杂硅层暴露于该非薄膜晶体管区域中；
以上述源极电极层和漏极电极层为掩模，进行一预定时段的蚀刻程序，在该预定时段内，同时完成下列二蚀刻制作工艺：(a)于上述通道区域中，去除上述岛状牺牲层和掺杂硅层，以露出上述半导体层，(b)在上述非薄膜晶体管区域中，去除上述掺杂硅层和半导体层，以露出上述栅极绝缘层；以及
形成一保护层，覆盖上述源极电极层、漏极电极层、通道区域、以及非薄膜晶体管区域。
2.如权利要求1所述的方法，其中，上述蚀刻程序对上述岛状牺牲层、掺杂硅层、和半导体层的蚀刻率分别为RIS、R0、和Ra；上述岛状牺牲层、掺杂硅层、和半导体层的厚度分别为TIS、Tn、和Ta；去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)不小于去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层的时间(Tn/Rn+Ta/Ra)。
3.如权利要求2所述的方法，其中，通过控制上述岛状牺牲层厚度的方式，使得上述蚀刻程序在去除上述通道区域中上述岛状牺牲层和掺杂硅层而露出上述半导体层的同时，除了将上述非薄膜晶体管区域中的上述掺杂硅层和半导体层去除之外，也对露出于上述非薄膜晶体管区域中的上述栅极绝缘层进行蚀刻，去除一部分上述栅极绝缘层，而减小上述栅极绝缘层的厚度。
4.如权利要求3所述的方法，其中，对上述部分栅极绝缘层的蚀刻率为RINS，且上述部分栅极绝缘层的厚度为TINS，其中，去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)将等于去除上述非薄膜晶体管区域中的上述掺杂硅层、半导体层和部分栅极绝缘层的时间(Tn/Rn+Ta/Ra+TINS/TINS)。
5.如权利要求1所述的方法，完成上述蚀刻程序后，还包括如下步骤：
蚀刻上述保护层，露出上述源极和漏极电极层之一；以及
限定形成一透明导电层于上述保护层上，并与上述源极和漏极电极层之一形成电接触。
6.如权利要求5所述的方法，其中，上述半导体层为非晶硅(amorphoussilicon)层；上述掺杂硅层为掺有n型杂质的多晶硅层；上述导电层为金属层；上述基板的材质为玻璃或石英；该透明导电层为铟锡氧化物层。
7.一种薄膜晶体管的制造方法，包括：
提供一基板；
在上述基板上限定形成一导电层，作为上述薄膜晶体管的栅极；
形成一栅极绝缘层，覆盖于上述导电层和上述基板之上；
在上述栅极绝缘层之上形成一半导体层；
在上述半导体层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述导电层的正上方；
形成一掺杂硅层，覆盖于上述岛状牺牲层和上述半导体层之上；
在上述掺杂硅层之上形成一金属层；
限定蚀刻上述金属层，形成一源极电极层与一漏极电极层；其中，在上述源极电极层与该漏极电极层间的区域限定为一通道区域，且未被上述源极电极层、上述漏极电极层与上述通道区域覆盖的上述基板区域被限定为一非薄膜晶体管区域；如此蚀刻移去该源极电极层与该漏极电极层以外的上述金属层，使上述掺杂硅层暴露于上述通道区域中，使上述掺杂硅层暴露于上述与非薄膜晶体管区域中；
以上述源极电极层和漏极电极层为掩模进行一预定时段的蚀刻程序，在该预定时段内，同时完成下列二蚀刻制程：(a)于上述通道区域中，去除上述掺杂硅层和岛状牺牲层，以露出上述半导体层，(b)在上述非薄膜晶体管区域中，去除上述掺杂硅层和半导体层，以露出上述栅极绝缘层；以及
形成一保护层，覆盖上述源极电极层、漏极电极层、通道区域、以及非薄膜晶体管区域。
8.如权利要求7所述的方法，其中，上述蚀刻程序对上述岛状牺牲层、掺杂硅层、和半导体层的蚀刻率分别为RIS、Rn、和Ra；上述岛状牺牲层、掺杂硅层、和半导体层的厚度分别为TIS、Tn、和Ta；去除上述两电极间的上述牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)不小于去除上述电极层两侧的上述掺杂硅层和半导体层的时间(Tn/Rn+Ta/Ra)。
9.如权利要求8所述的方法，其中，通过控制上述岛状牺牲层厚度的方式，使得上述蚀刻程序在去除上述通道区域中上述掺杂硅层和岛状牺牲层而露出上述半导体层的同时，除了将上述非薄膜晶体管区域中的上述掺杂硅层和半导体层去除之外，也对露出于上述非薄膜晶体管区域中的上述栅极绝缘层进行蚀刻，去除一部分上述栅极绝缘层，而减小上述栅极绝缘层的厚度。
10.如权利要求9所述的方法，其中，对上述部分栅极绝缘层的蚀刻率为RINS，且上述部分栅极绝缘层的厚度为TINS，其中，去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)将等于去除上述非薄膜晶体管区域中的上述掺杂硅层、半导体层和部分栅极绝缘层的时间(Tn/Rn+Ta/Ra+TINS/RINS)。
11.如权利要求7所述的方法，完成上述蚀刻程序后，还包括如下步骤：
蚀刻上述保护层，露出上述两电极之一；以及
在上述保护层上限定形成一透明导电层，并与上述电极之一形成电接触。
12.如权利要求11所述的方法，其中，上述半导体层为非晶硅(amorphoussilicon)层；上述掺杂硅层为掺有n型杂质的多晶硅层；上述导电层为金属层；上述基板的材质为玻璃或石英；上述透明导电层为铟锡氧化物层。
13.一种薄膜晶体管液晶显示器(TFT-LCD)的制造方法，该液晶显示器至少包括一薄膜晶体管及一存储电容器，其制作方法至少包括以下步骤；
提供一基板；
在上述基板上限定形成第一和第二导电层，分别作为上述薄膜晶体管的一栅极及上述存储电容器的一下电极；
形成一绝缘层，覆盖上述第一、第二导电层和上述基板；
在上述绝缘层之上依次形成一半导体层与一掺杂硅层；
在上述掺杂硅层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述第一导电层的正上方；
形成一金属层，覆盖第一导电层上方的上述岛状牺牲层和上述掺杂硅层；
在上述第一导电层的上方限定蚀刻上述金属层，形成一源极电极层与一漏极电极层，其中，在上述源极电极层与该漏极电极层之间限定一通道区域，如此使上述岛状牺牲层暴露于上述通道区域中，上述基板上未被上述源极、漏极电极层与上述通道区域覆盖的部分限定为一非薄膜晶体管区域，上述掺杂硅层暴露于该非薄膜晶体管区域中；
以上述源极、漏极电极层及遮蔽电极层为掩模，进行一蚀刻程序，将上述通道区域中的上述岛状牺牲层和掺杂硅层去除，以露出上述通道区域中的上述半导体层，同时也去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层，以露出上述绝缘层；以及
形成一保护层，覆盖上述漏极电极、源极电极、通道区域与上述第二导电层之上。
14.如权利要求13所述的方法，其中，上述蚀刻程序对上述岛状牺牲层、掺杂硅层、和半导体层的蚀刻率分别为RIS、Rn、和Ra；上述岛状牺牲层、掺杂硅层、和半导体层的厚度分别为TIS、Tn、和Ta；去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)不小于去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层的时间(Tn/Rn+Ta/Ra)。
15.如权利要求14所述的方法，其中，通过控制上述岛状牺牲层厚度的方式，使得上述蚀刻程序在去除上述通道区域中上述岛状牺牲层和掺杂硅层而露出上述半导体层的同时，除了将上述非薄膜晶体管区域中的上述掺杂硅层和半导体层去除之外，也对露出于上述非薄膜晶体管区域中的上述绝缘层进行蚀刻，去除一部分上述绝缘层，而减小上述绝缘层的厚度。
16.如权利要求15所述的方法，其中，对上述部分栅极绝缘层的蚀刻率为RINS，且上述部分绝缘层的厚度为TINS，其中，去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)将等于去除上述非薄膜晶体管区域中的上述掺杂硅层、半导体层和部分绝缘层的时间(Tn/Rn+Ta/Ra+TINS/RINS)。
17.如权利要求13所述的方法，完成上述蚀刻程序后，还包括如下步骤：
蚀刻上述保护层，形成一穿孔以露出上述源极和漏极电极层之一；以及
在上述保护层上限定形成一透明导电层，且延伸于上述源极和漏极电极层之一与该第二导电层上方，该透明导电层通过该穿孔与上述源极和漏极电极层之一形成电接触，使上述透明导电层构成上述存储电容器的一上电极。
18.一种薄膜晶体管液晶显示器(TFT-LCD)的制造方法，该液晶显示器至少包括一薄膜晶体管及一存储电容器，其制作方法至少包括以下步骤：
提供一基板；
在上述基板上限定形成第一和第二导电层，分别作为一薄膜晶体管的一栅极及一存储电容器的一下电极；
形成一绝缘层，覆盖上述第一、第二导电层和上述基板；
于上述绝缘层之上依次形成一半导体层与一掺杂硅层；
于上述掺杂硅层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述第一导电层的正上方；
形成一金属层，覆盖于上述岛状牺牲层以及上述掺杂硅层；
限定蚀刻上述金属层，于上述第一导电层的上方形成一源极电极层与一漏极电极层，并于上述第二导电层的上方形成一遮蔽电极层；其中，在上述源极电极层与该漏极电极层之间限定一通道区域，如此使上述岛状牺牲层暴露于上述通道区域中，上述基板上被上述遮蔽电极层覆盖的区域限定为一电容区域，上述基板上未被上述源极、漏极电极层、上述电容区域与上述通道区域覆盖的区域限定为一非薄膜晶体管区域，上述掺杂硅层暴露于该非薄膜电晶体区域中；
以上述源极、漏极电极层及遮蔽电极层为掩模，进行一蚀刻程序，将上述通道区域中的上述岛状牺牲层和掺杂层去除，以露出上述通道区域中的上述半导体层，同时也去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层，以露出上述栅极绝缘层；以及
形成一保护层，覆盖上述漏极电极、源极电极、通道区域与上述电容区域之上。
19.如权利要求18所述的方法，其中，上述蚀刻程序对上述岛状牺牲层、掺杂硅层、和半导体层的蚀刻率分别为RIS、Rn、和Ra；上述岛状牺牲层、掺杂硅层、和半导体层的厚度分别为TIS、Tn、和Ta；去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)不小于去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层的时间(Tn/Rn+Ta/Ra)。
20.如权利要求18所述的方法，还包括如下步骤：
蚀刻上述保护层，形成一第一穿孔，以露出上述源极和漏极电极层之一，及形成一第二穿孔，以露出上述电容区域的上述遮蔽电极层；以及
在上述保护层上限定形成一透明导电层，且延伸于上述源极和漏极电极层之一与该遮蔽电极层上方，该透明导电层通过该第一穿孔与上述源极和漏极电极层之一形成电接触，该透明导电层通过该第二穿孔与上述遮蔽电极层形成电接触，使上述透明导电层构成上述存储电容器的一上电极。
21.一种薄膜晶体管液晶显示器(TFT-LCD)的制造方法，该液晶显示器至少包括一薄膜晶体管及一存储电容器，其制作方法包括以下步骤：
提供一基板；
于上述基板上限定形成第一和第二导电层，分别作为一薄膜晶体管的一栅极、及上述存储电容器的一下电极；
形成一绝缘层，覆盖于上述第一、第二导电层和上述基板之上；
于上述绝缘层之上形成一半导体层；
于上述半导体层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述第一导电层的正上方；
形成一掺杂硅层，覆盖于上述岛状牺牲层和上述半导体层之上；
形成一金属层，覆盖于上述掺杂硅层和上述岛状牺牲层之上；
限定蚀刻上述金属层，于上述第一导电层的上方形成一源极电极层与一漏极电极层；其中，在上述源极电极层与该漏极电极层之间限定为一通道区域，如此使上述掺杂硅层暴露于上述通道区域中；上述基板上未被上述源极、漏极电极层、及上述通道区域覆盖的区域限定为一非薄膜晶体管区域，于上述非薄膜晶体管区域中也露出上述掺杂硅层；
以上述源极、漏极电极层为掩模，进行一蚀刻程序，将上述通道区域中的上述掺杂硅层和岛状牺牲层去除，以露出上述通道区域中的上述半导体层，同时也去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层，以露出上述绝缘层；以及
形成一保护层，覆盖上述漏极电极、源极电极、通道区域与上述第二导电层之上。
22.如权利要求21所述的方法，其中，上述蚀刻程序对上述岛状牺牲层、掺杂硅层、和半导体层的蚀刻率分别为RIS、Rn、和Ra；上述岛状牺牲层、掺杂硅层、和半导体层的厚度分别为TIS、Tn、和Ta；去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)不小于去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层的时间(Tn/Rn+Ta/Ra)。
23.如权利要求22所述的方法，其中，通过控制上述岛状牺牲层厚度的方式，使得上述蚀刻程序在去除上述通道区域的上述掺杂硅层和岛状牺牲层而露出上述半导体层的同时，除了将上述非薄膜晶体管区域中的上述掺杂硅层和半导体层去除之外，也对露出于上述非薄膜晶体管区域中的上述绝缘层进行蚀刻，去除一部分上述绝缘层，而减小上述绝缘层的厚度。
24.如权利要求23所述的方法，其中，对上述部分栅极绝缘层的蚀刻率为RINS，且上述部分绝缘层的厚度为TINS，其中，去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)将等于去除上述非薄膜晶体管区域中的上述掺杂硅层、半导体层和部分绝缘层的时间(Tn/Rn+Ta/Ra+TINS/RINS)。
25.如权利要求21所述的方法，还包括如下步骤：
蚀刻上述保护层，形成一穿孔，以露出上述源极和漏极电极层之一，以及
于上述保护层上限定形成一透明导电层，且延伸于上述源极和漏极电极层之一与该第二导电层上方，该透明导电层通过该穿孔与上述源极和漏极电极层之一形成电接触，使上述透明导电层构成上述存储电容器的一上电极。
26.一种薄膜晶体管液晶显示器(TFT-LCD)的制造方法，该液晶显示器至少包括一薄膜晶体管及一存储电容器，其制作方法包括以下步骤：
提供一基板；
限定形成第一和第二导电层于上述基板上，分别作为一薄膜晶体管的一栅极、及上述存储电容器的一下电极；
形成一绝缘层，覆盖上述第一、第二导电层和上述基板之上；
于上述绝缘层之上形成一半导体层；
于上述半导体层之上限定形成一岛状牺牲层，且上述岛状牺牲层位于上述第一导电层的正上方；
于上述岛状牺牲层和上述半导体层之上形成一掺杂硅层覆盖；
形成一金属层，覆盖于上述掺杂硅层和上述岛状牺牲层之上；
限定蚀刻上述金属层，于上述第一导电层的上方形成一源极电极层与一漏极电极层，以及于上述第二电极层的正上方形成一遮蔽电极层；其中，在上述源极电极层与该漏极电极层之间限定一通道区域，如此使上述掺杂硅层暴露于上述通道区域中，在上述第二导电层上方限定为一电容区域，在上述基板上未被上述源极、漏极电极层、上述电容区域与上述通道区域覆盖的区域限定为一非薄膜晶体管区域，于上述非薄膜晶体管区域中也露出上述掺杂硅层；
以上述源极、漏极电极层及电容区域为掩模，进行一蚀刻程序，将上述通道区域中的上述掺杂硅层和岛状牺牲层去除，以露出上述通道区域中的上述半导体层，同时也去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层，以露出上述绝缘层；以及
形成一保护层，覆盖上述漏极电极、源极电极、通道区域与上述电容区域之上。
27.如权利要求26所述的方法，其中，上述蚀刻程序对上述岛状牺牲层、掺杂硅层、和半导体层的蚀刻率分别为RIS、Rn、和Ra；上述岛状牺牲层、掺杂硅层、和半导体层的厚度分别为TIS、Tn、和Ta；去除上述源极电极层、漏极电极层间的上述岛状牺牲层和掺杂硅层的时间(TIS/RIS+Tn/Rn)等于去除上述非薄膜晶体管区域中的上述掺杂硅层和半导体层的时间(Tn/Rn+Ta/Ra)。
28.如权利要求26所述的方法，还包括如下步骤：
蚀刻上述保护层，形成一第一穿孔以露出上述源极和漏极电极层之一，及形成一第二穿孔以露出上述电容区域的上述遮蔽电极层；以及
在上述保护层上限定形成一透明导电层，且延伸于上述源极和漏极电极层之一与该遮蔽电极层上方，该透明导电层通过该第一穿孔与上述源极和漏极电极层之一形成电接触，该透明导电层通过该第二穿孔与上述遮蔽电极层形成电接触，使上述透明导电层构成上述存储电容器的一上电极。
29.一种薄膜晶体管，包括：
一岛状栅极层，设置于一基板上；
一栅极绝缘层，覆盖上述岛状栅极层；
一岛状半导体层，设置于上述栅极绝缘层上，且位于上述岛状栅极层的上方；
一源极掺杂硅层和一漏极掺杂硅层，设置于上述岛状半导体层之上，上述源极掺杂硅层和漏极掺杂硅层相间隔的区域限定为一通道区域，于上述通道区域露出上述岛状半导体层；
一第一岛状牺牲层和第二岛状牺牲层，分别设置于上述源极掺杂硅层和漏极掺杂硅层之上，并以该通道区域间隔上述第一岛状牺牲层和第二岛状牺牲层；
一源极电极，设置于上述源极掺杂硅层及上述第一岛状牺牲层上；以及
一漏极电极，设置于上述漏极掺杂硅层及上述第二岛状牺牲层上；
其中，上述第一与第二岛状牺牲层的厚度，取决于上述岛状半导体层的厚度，使蚀刻该第一岛状牺牲层、该第二岛状牺牲层、与该岛状半导体层时，需要大致相同的蚀刻时间。
30.如权利要求29所述的薄膜晶体管，其中，上述第一与第二岛状牺牲层的蚀刻率为RIS，上述源极掺杂硅层与漏极掺杂硅层的蚀刻率为Rn，上述岛状半导体层的蚀刻率为Ra，当上述源极与漏极掺杂硅层厚度为Tn且上述岛状半导体层的厚度为Ta时，上述第一与第二岛状牺牲层的厚度TIS须符合(TIS/RIS+Tn/Rn)≥(Tn/Rn+Ta/Ra)的条件。
31.如权利要求29所述的薄膜晶体管，还包括一保护层，覆盖上述源极电极、漏极电极、与通道区域，且上述薄膜晶体管用于一平面转动型(In planeswitch)液晶显示器。
32.如权利要求29所述的薄膜晶体管，还包括：
一保护层，用以覆盖该薄膜晶体管，上述保护层于上述漏极电极上方具有一开口；以及
一透明导电层，位于上述漏极电极之上，并与上述漏极电极形成电连接。
33.一种薄膜晶体管，包括：
一岛状栅极层，设置于一基板上；
一栅极绝缘层，覆盖上述岛状栅极层；
一岛状半导体层，设置于上述栅极绝缘层上，且位于上述岛状栅极层的上方；
一第一岛状牺牲层和一第二岛状牺牲层，设置于上述岛状半导体层之上，上述第一岛状牺牲层和第二岛状牺牲层相间隔的区域限定为一通道区域，于上述通道区域露出上述岛状半导体层；
一源极掺杂硅层和一漏极掺杂硅层，设置于上述岛状半导体层，上述第一和第二岛状牺牲层之上，并以该通道区域间隔上述源极掺杂硅层和漏极掺杂硅层；以及
一源极电极和一漏极电极，分别设置于上述源极掺杂硅层和漏极掺杂硅层之上；
其中，上述第一与第二岛状牺牲层的厚度，取决于上述岛状半导体层的厚度，使蚀刻该第一岛状牺牲层、该第二岛状牺牲层与该岛状半导体层时，需要大致相同的蚀刻时间。
34.如权利要求33所述的薄膜晶体管，其中，上述第一与第二岛状牺牲层的蚀刻率为RIS，上述源极掺杂硅层与漏极掺杂硅层的蚀刻率为Rn，上述岛状半导体层的蚀刻率为Ra，当上述源极与漏极掺杂硅层厚度为Tn且上述岛状半导体层的厚度为Ta时，上述第一与第二岛状牺牲层的厚度TIS须符合(TIS/RIS+Tn/Rn)≥(Tn/Rn+Ta/Ra)的条件。
35.如权利要求33所述的薄膜晶体管，还包括一保护层，覆盖上述源极电极、漏极电极、与通道区域，且上述薄膜晶体管用于一平面转动型(In planeswitch)液晶显示器。
36.如权利要求33所述的薄膜晶体管，还包括：
一保护层，用以覆盖该薄膜晶体管，上述保护层于上述漏极电极上方具有一开口；以及
一透明导电层，位于上述漏极电极之上，并与上述漏极电极形成电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001219251A CN1151405C (zh) | 2000-07-25 | 2000-07-25 | 薄膜晶体管液晶显示器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB001219251A CN1151405C (zh) | 2000-07-25 | 2000-07-25 | 薄膜晶体管液晶显示器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1335533A true CN1335533A (zh) | 2002-02-13 |
| CN1151405C CN1151405C (zh) | 2004-05-26 |
Family
ID=4589007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB001219251A Expired - Lifetime CN1151405C (zh) | 2000-07-25 | 2000-07-25 | 薄膜晶体管液晶显示器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1151405C (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004090623A1 (fr) * | 2003-04-11 | 2004-10-21 | Quanta Display Inc. | Procede de fabrication d'un afficheur a cristaux liquides a transistors a film mince |
| CN1296264C (zh) * | 2002-09-05 | 2007-01-24 | 三星康宁精密琉璃株式会社 | 薄膜去除装置及薄膜去除方法 |
| CN1331202C (zh) * | 2004-03-19 | 2007-08-08 | 友达光电股份有限公司 | 薄膜晶体管的制作方法 |
| CN100368912C (zh) * | 2005-02-03 | 2008-02-13 | 广辉电子股份有限公司 | 液晶显示装置的制造方法 |
| CN100368911C (zh) * | 2005-02-03 | 2008-02-13 | 广辉电子股份有限公司 | 液晶显示装置 |
| CN100442130C (zh) * | 2002-10-21 | 2008-12-10 | 乐金显示有限公司 | 液晶显示器阵列基板及其制造方法 |
| WO2013082827A1 (zh) * | 2011-12-07 | 2013-06-13 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
| CN108538919A (zh) * | 2010-07-02 | 2018-09-14 | 惠普发展公司，有限责任合伙企业 | 薄膜晶体管 |
| WO2019029008A1 (zh) * | 2017-08-07 | 2019-02-14 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 |
| CN107564424B (zh) * | 2017-06-19 | 2019-10-18 | 友达光电股份有限公司 | 形成微组件支架的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100368917C (zh) * | 2005-09-27 | 2008-02-13 | 广辉电子股份有限公司 | 液晶显示器的阵列基板及其制造方法 |
-
2000
- 2000-07-25 CN CNB001219251A patent/CN1151405C/zh not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1296264C (zh) * | 2002-09-05 | 2007-01-24 | 三星康宁精密琉璃株式会社 | 薄膜去除装置及薄膜去除方法 |
| CN100442130C (zh) * | 2002-10-21 | 2008-12-10 | 乐金显示有限公司 | 液晶显示器阵列基板及其制造方法 |
| WO2004090623A1 (fr) * | 2003-04-11 | 2004-10-21 | Quanta Display Inc. | Procede de fabrication d'un afficheur a cristaux liquides a transistors a film mince |
| CN1331202C (zh) * | 2004-03-19 | 2007-08-08 | 友达光电股份有限公司 | 薄膜晶体管的制作方法 |
| CN100368912C (zh) * | 2005-02-03 | 2008-02-13 | 广辉电子股份有限公司 | 液晶显示装置的制造方法 |
| CN100368911C (zh) * | 2005-02-03 | 2008-02-13 | 广辉电子股份有限公司 | 液晶显示装置 |
| CN108538919A (zh) * | 2010-07-02 | 2018-09-14 | 惠普发展公司，有限责任合伙企业 | 薄膜晶体管 |
| WO2013082827A1 (zh) * | 2011-12-07 | 2013-06-13 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
| CN107564424B (zh) * | 2017-06-19 | 2019-10-18 | 友达光电股份有限公司 | 形成微组件支架的方法 |
| WO2019029008A1 (zh) * | 2017-08-07 | 2019-02-14 | 武汉华星光电半导体显示技术有限公司 | 薄膜晶体管及薄膜晶体管的制造方法、液晶显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1151405C (zh) | 2004-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1051882C (zh) | 绝缘栅薄膜晶体管 | |
| US20140103307A1 (en) | Vertical thin-film transistor structure of display panel and method of fabricating the same | |
| US20160300866A1 (en) | Array substrate, manufacturing method thereof, display device, thin-film transistor (tft) and manufacturing method thereof | |
| CN101064322A (zh) | 电光装置以及电子设备 | |
| CN1160927A (zh) | 显示器件 | |
| CN1892395A (zh) | 多晶硅薄膜晶体管液晶显示面板及其制造方法 | |
| CN1728363A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1610110A (zh) | 显示器件的薄膜晶体管基板及其制造方法 | |
| CN1702531A (zh) | 液晶显示器件及其制造方法 | |
| CN1797773A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN1897269A (zh) | 布线结构、布线形成方法、薄膜晶体管基板及其制造方法 | |
| CN1727976A (zh) | 液晶显示器的阵列基板及其制造方法 | |
| CN1761050A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
| CN1735294A (zh) | 有机电致发光器件及其制造方法 | |
| JP2004253511A (ja) | 表示装置 | |
| CN1151405C (zh) | 薄膜晶体管液晶显示器及其制造方法 | |
| CN1637548A (zh) | 透射反射型液晶显示器件及其制造方法 | |
| CN1585088A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN1901169A (zh) | 制造薄膜晶体管基板的方法 | |
| CN1212654C (zh) | 薄膜晶体管的制造方法 | |
| CN1577434A (zh) | 薄膜半导体器件和薄膜半导体器件的制造方法 | |
| CN1637474A (zh) | 液晶显示器件及其制造方法 | |
| CN1607443A (zh) | 液晶显示面板器件及其制造方法 | |
| KR20080003180A (ko) | 액정표시장치 및 그 제조방법 | |
| CN100345310C (zh) | 薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: YOUDA PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: DAQI TECHNOLOGY CO., LTD. Effective date: 20030403 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20030403 Address after: Hsinchu Taiwan Science Industry Park Applicant after: AU Optronics Corporation Address before: Hsinchu Taiwan Science Industry Park Applicant before: Daqi Science and Technology Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040526 |
|
| CX01 | Expiry of patent term |