CN1336692A - 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置 - Google Patents

薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置 Download PDF

Info

Publication number
CN1336692A
CN1336692A CN01124764A CN01124764A CN1336692A CN 1336692 A CN1336692 A CN 1336692A CN 01124764 A CN01124764 A CN 01124764A CN 01124764 A CN01124764 A CN 01124764A CN 1336692 A CN1336692 A CN 1336692A
Authority
CN
China
Prior art keywords
mentioned
film
drain electrode
source electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01124764A
Other languages
English (en)
Other versions
CN1196201C (zh
Inventor
诸泽民浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
松下电器产业株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下电器产业株式会社 filed Critical 松下电器产业株式会社
Publication of CN1336692A publication Critical patent/CN1336692A/zh
Application granted granted Critical
Publication of CN1196201C publication Critical patent/CN1196201C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Abstract

本发明的课题是,通过设置具有比形成沟道部分的半导体熔点低的半导体构成的低熔点部分的源极部分以及漏极部分,提供精密地控制了与沟道部分的边界区中的源极部分内低熔点部分的掺杂剂浓度以及与沟道部分的边界区中的漏极部分内低熔点部分的掺杂剂浓度的薄膜晶体管。另外,提供使用了该薄膜晶体管、具有高性能的薄膜晶体管阵列基板以及具有高开口率或者高精细的像素而且显示速度快的液晶显示装置以及电致发光型显示装置。

Description

薄膜晶体管及其制造方法、薄膜晶体管阵列基 板、液晶显示装置以及电致发光型显示装置
                     技术说明书
发明领域
本发明涉及薄膜晶体管及其制造方法，使用了该薄膜晶体管的薄膜晶体管阵列基板，使用了该薄膜晶体管阵列基板的液晶显示装置以及电致发光型显示装置等显示装置。更详细地讲，涉及具有沟道部分以及包括由比构成沟道部分的半导体熔点低的半导体低熔点部分的源极部分和漏极部分的薄膜晶体管及其制造方法以及它们的应用。
发明背景
伴随使用了薄膜晶体管(以下，也简称TFT)的电子装置的高性能化，要求薄膜晶体管进一步高精细化，高速响应以及低功耗。特别是，对于在有源矩阵驱动型的液晶显示等显示装置中使用的薄膜晶体管的要求更为强烈，为了实现这样的要求，需要以低电压驱动具备了沟道长度以及沟道宽度都比较短的沟道部分的薄膜晶体管。
以往，已知薄膜晶体管中的沟道部分，源极部分以及漏极部分用同一种半导体形成，用无定形硅薄膜和多晶硅薄膜形成了这些部分的无定型硅薄膜晶体管(a-SiTFT)或者多晶硅薄膜晶体管(p-SiTFT)。另外，近年来，由多晶硅锗薄膜形成了沟道部分、源极部分以及漏极部分的多晶硅锗薄膜晶体管(p-SiGeTFT)已在日本国特开平6-61489，日本国特开平6-120499号公报中提出。
另外，以往在液晶显示装置或者电致发光型显示装置(以下也简称EL型显示装置)等显示装置中使用a-SiTFT或者p-SiTFT。进而，具有在液晶显示装置或者EL显示器中，使用p-SiTFT，在玻璃基板上形成像素用TFT和周边驱动电路用TFT二者的现有技术。
然而，如上所述，如果沟道部分、源极部分以及漏极部分是同一种半导体，则在制造工序中进行的、对包含在源极部分以及漏极部分中的掺杂剂激活的热处理中，掺杂剂漏泄扩散到沟道部分中，减少了有效的沟道部分，同时使TFT性能恶化。进而，如果是需要供结晶用的热处理的p-SiTFT或者p-SiGeTFT等，则在用掺杂剂进行掺杂的工序以后进行结晶工序时，与上述相同，掺杂剂也向沟道部分漏泄扩散。
在p-SiTFT的情况下，由于在多晶硅中在晶粒间界处掺杂剂的扩散快，因此从源极部分以及漏极部分漏泄的掺杂剂比其在沟道部分的漏泄扩散要宽。进而，在沟道部分中使用了多晶硅薄膜的TFT的情况下，与在沟道部分中使用了无定型硅薄膜的TFT相比较，关断电流增加。为了抑制该关断电流的增加，形成了掺杂剂浓度低的漏极部分的Lightly Doped Drain(LDD，轻掺杂漏极)部分或者掺杂剂浓度低的源极部分以及掺杂剂浓度低的漏极部分的现有技术。
然而，在具有LDD部分，而且沟道部分是多晶硅薄膜的TFT的情况下，由于与沟道部分接触的LDD部分的掺杂剂浓度低，因此减少向沟道部分的掺杂剂的扩散量，但是由于掺杂剂浓度低的多晶硅薄膜的电阻率对掺杂剂浓度很敏感，因此即使掺杂剂的扩散量很少也将加大电阻值的变化，存在难以形成均匀精度的LDD部分这样的问题。即，难以形成寄生电阻均匀的TFT，将在驱动电流中产生很大的不均匀性。这一点对于掺杂浓度低的源极部分也相同。
其次，在p-SiGeTFT的情况下，如果依据上述日本国特开平6-61489以及日本国特开平6-120499，则由于能够降低制造中的热处理温度，因此能够减少掺杂剂向沟道部分的漏泄扩散。然而，与用多晶硅薄膜形成了沟道部分的情况相同，关断电流将增大。另外，在沟道部分中使用了多晶硅锗的情况下，由于与在沟道部分中使用了多晶硅的情况相比较晶体缺陷密度增大，因此亚阈值特性将恶化。
进而，在把a-SiTFT或者p-SiTFT或者p-SiGeTFT微细化的情况下，由于掺杂剂向沟道部分扩散的扩散宽度恒定，因此将加大掺杂剂的扩散对于TFT特性退降的作用。即，源极部分和漏极部分的扩散电阻对TFT寄生电阻的比例增大。另外，在没有掺杂剂扩散的有效沟道部分中要确保恒定的沟道长度的情况下，有必要减小源极部分和漏极部分。然而，如果减小源极部分与源电极的接触面积以及漏极部分与漏电极的接触面积，接触电阻对TFT的寄生电阻的比例就要增大。
如果归纳以上各点，则在上述现有的TFT中可以举出以下所述的问题。1)如果用同一种半导体形成沟道部分、源极部分以及漏极部分，则难以精密地控制与沟道部分的边界区中的源极部分的掺杂剂浓度以及与沟道部分的边界区中的漏极部分的掺杂剂浓度。2)特别是，在显示装置等要求高速驱动性能的用途中需要在沟道部分中必须用多晶体半导体形成，而如果在沟道部分中使用多晶半导体，则必须设置LDD部分，以减少关断电流，但如果不能够精密地控制掺杂剂浓度，则难以均匀地形成具有相同工作特性的TFT。3)在沟道部分中使用了多晶硅锗薄膜的情况下，虽然能够抑制制造中必要的热处理的处理温度，但是TFT的亚阈值特性将恶化。
发明概述
本一组发明是鉴于上述的现状而提出的，其第1个目的在于提供这样的TFT，该TFT具备用比形成沟道部分的第1半导体熔点低的第2半导体形成的、具有第1低熔点部分的源极部分以及用比第1半导体熔点低的第3半导体形成的、具有第2低熔点部分的漏极部分，精密地控制包含在与沟道部分的边界区中的源极部分内的第1掺杂剂以及与沟道部分的边界区中的漏极部分内的第2掺杂剂的掺杂剂浓度。另外，第2个目的在于提供供本发明的TFT的制造用的制造方法。进而，第3个目的在于提供具备了本发明的TFT的TFT阵列基板，第4个目的在于提供具备了本发明的TFT的液晶显示装置，第5个目的在于提供具备了本发明的TFT的EL型显示装置。
首先，为了达到上述第1个目的，在绝缘基板上形成的TFT其特征在于，包括：具有由第1半导体形成的高熔点部分的沟道部分；具有与沟道部分的高熔点部分相接触的、由比第1半导体熔点低的第2半导体形成的第1低熔点部分，而且包含第1掺杂剂的源极部分；经过源极部分的第1低熔点部分与沟道部分的高熔点部分进行电连接的源电极；具有与源极部分隔离而且与沟道部分的高熔点部分相接触的、由比第1半导体熔点低的第3半导体形成的第2低熔点部分，而且包含第2掺杂剂的漏极部分；经过漏极部分的第2低熔点部分与沟道部分的高熔点部分电连接的漏电极；以及与沟道部分、源电极和漏电极电绝缘、控制作用在沟道部分中的电场的栅电极。
如果依据以上的结构，则能够提供精密地控制沟道部分与源极部分的边界区中的源极部分内的掺杂剂浓度、而且精密地控制沟道部分与漏极部分的边界区中的漏极部分内的掺杂剂浓度的TFT。另外，通过能够比以往更广泛地确保没有掺杂剂漏泄扩散的有效沟道部分，即使将TFT微细化，也能够提供高性能的TFT。本发明的TFT可以是平面型TFT、顶栅结构的参差型TFT、底栅结构的参差型TFT中的任一种。这里，所谓「绝缘基板」意味着具有电绝缘性的基板，或者在任意的基板上设置了电绝缘膜的带绝缘膜的基板。另外，要注意的是，所谓沟道部分的高熔点部分，意味着用比源极部分的第2半导体以及漏极部分的第3半导体熔点高的第1半导体所构成的部分。
沟道部分虽然也可以是在一部分上具有高熔点部分的结构，但是最好是仅用高熔点部分构成。另外，源极部分既可以是仅具有第1低熔点部分的结构，也可以是在源极部分的一部分上具有第1低熔点部分的结构。更具体地讲，可以举出在源极部分的内部具有第2半导体层的结构。同样，漏极部分也能够采用在其全部或者一部分上具有第2低熔点部分的结构。
第2半导体以及第3半导体可以是比第1半导体熔点低的半导体。从而，第2个半导体和第3半导体即可以是同一半导体，第2半导体和第3半导体也可以是不同的半导体。如果第2半导体和第3半导体是同一半导体，则由于制造工序可以简化，将提高制造效率，而且能够降低制造成本。从而，能够廉价地提供本发明的TFT。
掺杂剂分为受主掺杂剂和施主掺杂剂两种，第1掺杂剂和第2掺杂剂两者如果都是受主掺杂剂则成为N沟道型TFT，如果都是施主掺杂剂则成为P沟道型TFT。另外，在第1掺杂剂和第2掺杂剂是相同种类的掺杂剂的限度内，可以不是同一掺杂剂，但是如果使用同一掺杂剂，由于能够简化制造工序，因此能够提高制造效率，而且能够降低制造成本。从而，能够廉价地提供本发明的TFT。
如果沟道部分的第1半导体是多晶半导体，则能够提供驱动性能出色的TFT。TFT的驱动性能由于主要由构成沟道部分的第1半导体的性质决定，因此在由多晶半导体形成沟道部分的限度内，源极部分既可以用多晶半导体构成，也可以不是多晶半导体，另外，对于漏极部分也与源极部分相同。
以下，说明第1半导体与第2半导体以及第3半导体的熔点的区别。半导体的熔点因构成半导体的半导体材料的不同或者键合结构的不同而异。另外，半导体的熔点因使用了同一半导体材料时其晶体结构，使用了同一种多个半导体材料时它们的组成比或者键合结构而异。
从而，第1，如果是源极部分的第2半导体与漏极部分的第3半导体中的每一个都由与构成沟道部分的第1半导体的半导体材料相同的半导体材料构成，而且其半导体材料的晶体结构与第1半导体不同的TFT，则能够可靠地实现掺杂剂浓度的精密控制。更具体地讲，可以举出第1半导体是多晶半导体，而且第2半导体以及第3半导体是由构成第1半导体的半导体材料所构成的无定形半导体的情况。
第2，源极部分的第2半导体和漏极部分的第3半导体的每一个如果是由构成沟道部分的第1半导体的半导体材料以及IVB族原子构成的TFT，则能够可靠地实现掺杂剂浓度的精密控制。这里，IVB族原子最好是碳(C)，硅(Si)，锗(Ge)。更具体地讲，可以举出构成第1半导体的半导体材料是硅，而且构成第2半导体以及第3半导体的半导体材料是硅以及锗的情况，或者构成第1半导体的半导体材料是硅，而且构成第2半导体以及第3半导体的半导体材料是硅、锗以及碳的情况，或者构成第1半导体的半导体材料是锗，而且构成第2半导体以及第3半导体的半导体材料是锗以及硅的情况。这里，如果第1半导体是多晶半导体，则第2半导体与第3半导体的每一个既可以是多晶半导体，也可以不是多晶半导体。
这里，第2半导体与第3半导体的每一个不仅可以是构成第1半导体的半导体材料与IVB族原子均匀分布的半导体，也可以是IVB族原子的分布不均匀的半导体。例如，在构成第1半导体的半导体材料均匀分布的情况下，可以分布成在表面附近IVB族原子的浓度高，随着层次的降低其浓度的分布也降低，也可以分布成在特定的部位IVB族原子是高浓度，在其特定部位以外IVB族原子是低浓度。更具体地讲，可以举出的TFT是：源极部分与漏极部分的由多晶硅锗构成的低熔点部分的每一个在局部具有锗原子浓度高的锗高熔点部分，在源极部分的锗高浓度部分，沟道部分与源电极接触，而且在漏极部分的锗高浓度部分，沟道部分与漏电极接触。
第3，如果是源极部分的第2半导体与漏极部分的第3半导体仅由与构成沟道部分的第1半导体的半导体材料不同的半导体材料构成的TFT，则能够可靠地实现掺杂剂浓度的精密控制。更具体地讲，可以举出构成第1半导体的半导体材料是硅，而且构成第2半导体以及第3半导体的半导体材料是锗的情况。这里，如果第1半导体是多晶半导体，则第2半导体以及第3半导体既可以是多晶半导体，也可以不是多晶半导体。
漏极部分的第2低熔点部分具有与沟道部分的高熔点部分接触的低浓度掺杂的漏极部分，比低浓度掺杂的漏极部分的掺杂浓度高，经过低浓度掺杂的漏极部分与沟道部分连接的高浓度掺杂的漏极部分，而且，漏电极如果与高浓度掺杂的漏极部分接触，则沟道部分即使是多晶半导体也能够抑制TFT的关断电流特性降低(关断电流增大)。同样，也可以在源极部分的第1低熔点部分设置低浓度掺杂的源极部分以及高浓度掺杂的源极部分。
其次，为了达到上述第2个目的，TFT的制造方法的特征在于，包括：在绝缘基板上形成由第1半导体构成的半导体薄膜的成膜工序；通过光刻和刻蚀对半导体薄膜构建图形，使得形成构建了图形的半导体薄膜的构建图形工序；形成第1电绝缘膜，使得构建了图形的半导体薄膜被覆盖的第1电绝缘膜形成工序；在形成第1电绝缘膜的第1电绝缘膜的工序后，在构建了图形的半导体薄膜上形成栅电极的栅电极形成工序；在构建了图形的半导体薄膜的一部分注入含有IVB族原子的离子，使得在构建了图形的半导体薄膜上形成由比第1半导体的熔点低的第2半导体构成的相互隔离的一对低熔点部分的IVB族原子注入工序；
在一对低熔点部分的形成区域中进行掺杂剂掺杂，使得在构建了图形的半导体薄膜上，形成掺杂了掺杂剂的一对源极区以及漏极区，以及被源极区与漏极区夹持的没有进行掺杂剂掺杂的沟道区的掺杂工序；形成第2电绝缘膜使得栅电极被覆盖的第2电绝缘膜形成工序；形成贯通源极区上的第1电绝缘膜以及第2电绝缘膜、与栅电极电绝缘的源电极，以及贯通漏极区上的第1电绝缘膜以及第2电绝缘膜、与栅电极电绝缘并且与漏极区电接触的漏电极的源漏电极形成工序；使源极区与漏极区在预定的温度加热，使得激活包含在源极区和漏极区中的掺杂剂的加热工序。
与在沟道部分、源极部分以及漏极部分中使用了同一半导体的情况相比较，能够以低的处理温度激活包含在源极部分以及漏极部分中的掺杂剂。从而，如果依据上述的结构，则能够抑制掺杂剂向沟道部分的漏泄扩散，能够制造精密控制了沟道部分与源极部分的边界区以及沟道部分与漏极部分的边界区中的掺杂剂浓度的平面型TFT。
如果在栅电极形成工序以后进行IVB族原子注入工序，则由于可把栅电极用作掩模，因此能够在构建了图形的半导体薄膜内简便地形成一对熔点部分。另外，IVB族原子注入工序通过使用预定图形的抗蚀剂掩模还能够在栅电极形成工序之前进行。进而，本工序既可以是注入1种IVB族原子的工序，也可以是同时注入多种IVB族原子的工序。另外，具有本工序中IVB族原子的离子最好是IVB族原子的氢化物的离子。另外，作为IVB族原子可以使用碳、硅或者锗。更具体地讲，能够把单甲硅烷(SiH4)，氢化锗(GeH4)，甲烷(CH4)等作为原料分子。进而，可以多次进行IVB族原子注入工序使注入的IVB族原子不同，还可以在一方的低熔点部分中注入第1IVB族原子，而且在另一方的低熔点部分中注入第2IVB族原子。
另外，为了达到上述第2个目的，TFT的制造方法的特征在于，包括：在绝缘基板上形成由第3半导体构成的第1薄膜的第1成膜工序；通过光刻和刻蚀对第1薄膜构建图形，使得形成一对源极薄膜与漏极薄膜的第1构建图形工序；将掺杂剂掺进第1薄膜或者源极薄膜和漏极薄膜中，使得形成了将掺杂剂掺进源极薄膜的源极部分，而且形成了将掺杂剂掺进漏极薄膜的漏极部分的掺杂工序；在上述绝缘基板上形成由比第3半导体熔点高的第4半导体构成的第2薄膜的第2成膜工序；通过光刻和刻蚀对第2薄膜构建图形，使得形成了与源极薄膜和漏极薄膜连接的沟道薄膜的第2构建图形工序；形成第1电绝缘膜，使得源极薄膜，漏极薄膜以及沟道薄膜被覆盖的第1电绝缘膜形成工序；在形成第1电绝缘膜的工序以后，在沟道薄膜上形成栅电极的栅电极形成工序；形成第2电绝缘膜使得栅电极被覆盖的第2电绝缘膜形成工序；形成贯通第1电绝缘膜以及第2电绝缘膜直到上述源极部分的并且与栅电极电绝缘的源电极，并形成贯通第1电绝缘膜以及第2电绝缘膜直到漏极部分的并且与栅电极电绝缘膜的漏电极的源漏电极形成工序；把源极部分和漏极部分加热到预定的温度，使得激活包含在源极部分中的掺杂剂和包含在漏极部分中的掺杂剂的加热工序。
与在沟道部分、源极部分以及漏极部分中使用了同一半导体的情况相比较，能够在低的处理温度激活包含在源极部分以及漏极部分的低熔点部分中的掺杂剂。从而，如果依据上述结构，则能够抑制掺杂剂向沟道部分的漏泄扩散，能够制造精密控制了沟道部分与源极部分的边界区中以及沟道部分与漏极部分的边界区中的掺杂剂浓度的顶栅结构的TFT。
如果代替源漏电极形成工序，包含在上述第1成膜工序前在绝缘基板上形成源电极以及漏电极的工序，在第1构建图形工序中在源电极上形成源极薄膜，在漏电极上形成漏极薄膜，则能够制造顶栅结构的参差型TFT。进而，如果代替第1成膜工序以及第1构建图形工序，通过向绝缘基板上形成由第4半导体构成的第3薄膜，通过对上述第3薄膜进行光刻和刻蚀形成相互隔离的薄膜的构建图形，和在上述一对薄膜中进行包括IVB族原子的离子注入来形成上述源极薄膜和上述漏极薄膜的源漏薄膜形成膜工序，也能够制造顶栅结构的参差型TFT。
另外，为了达到上述第2个目的，TFT的制造方法的特征在于，包括：在绝缘基板上形成栅电极的栅电极形成工序；形成第1电绝缘膜使得栅电极被覆盖的第1电绝缘膜形成工序；在第1电绝缘膜形成工序以后在绝缘基板上形成由第5半导体构成的第1薄膜的第1成膜工序；通过对第1薄膜进行光刻和刻蚀使得在栅电极的上方形成沟道薄膜的第1构建图形工序；在绝缘基板上形成由比第5半导体的熔点低的第6半导体构成的第2薄膜的第2成膜工序；通过光刻和刻蚀对第2薄膜构建图形，使得形成与沟道薄膜接触而且相互隔离的源极薄膜以及漏极薄膜的第2构建图形工序；将掺杂剂掺进每一源极薄膜以及漏极薄膜中，使得形成源极部分以及漏极部分的掺杂工序；形成与源极部分电连接的源电极，以及与源电极隔离而且与漏极部分电连接的漏电极的源漏电极形成工序；在预定的温度加热源极部分和漏极部分，使得源极部分和漏极部分中的掺杂剂被激活的加热工序。
与在沟道部分、源极部分以及漏极部分中使用了同一半导体的情况相比较，能够以低的处理温度激活包含在源极部分以及漏极部分中的掺杂剂。从而，如果依据上述结构，则能够抑制掺杂剂向沟道部分的扩散，能够制造精密地控制了沟道部分与源极部分的边界区以及沟道部分与漏极部分的边界区中的掺杂剂浓度的底栅结构的参差型TFT。另外，由于处理温度可以降低，因此即使使用快升温退火等快速加热处理装置进行以往在热处理炉中进行的对于源极部分以及漏极部分的加热工序，也能够形成电阻充分低的源极部分以及漏极部分。进而，通过使用快速加热处理装置的加热工序，能够大幅度地提高生产率。
代替上述第2成膜工序以及上述第2构建图形工序，通过形成源极薄膜以及漏极薄膜的源漏薄膜形成工序，也能够制造底栅结构的参差型TFT。该源漏薄膜形成工序是这样进行的：在绝缘基板上形成由上述第5半导体构成的第3薄膜，通过对上述第3薄膜进行光刻和刻蚀，形成由经上述沟道薄膜连接的相互隔离的一对薄膜的构建图形，形成由比上述第5半导体的熔点低的第6半导体构成的低熔点部分，向上述一对薄膜进行具有IVB族原子的离子注入。
要注意的是，以下记载的事项对于平面型TFT，顶栅结构的参差型TFT以及底栅结构的参差型TFT是共同的。
在上述制造方法中，如果还包括使形成沟道部分的半导体结晶的结晶工序，则能够制造高驱动性能的TFT。只要在沟道部分中进行结晶处理，也可以使源极部分或者漏极部分的半导体成为多晶。但是，在使沟道部分的半导体成为多晶的情况下，将降低TFT的关断电流特性。
然而，在掺杂工序以后，将掺杂剂补充掺入漏极部分的一部分区域中的补充掺杂工序，在补充掺杂工序中，通过形成不进行补充掺杂的与沟道部分接触的低浓度掺杂漏极区和进行了补充掺杂的比低浓度掺杂漏极区的掺杂剂浓度高的高浓度掺杂漏极区，则即使是沟道部分以多晶半导体形成的TFT，也能够抑制关断电流特性的降低。
在加热工序中，如果在600℃以下的处理温度加热，使掺杂剂激活，则即使使用玻璃基板作为绝缘基板也能够抑制热处理中的基板的变形，由此能够扩展基板选择的范围。
其次，为了达到上述第3个目的，TFT阵列基板的特征在于，包括：绝缘基板；在绝缘基板上形成的本发明的TFT；与TFT的源电极电连接的源极布线；与TFT的漏电极电连接的漏极布线；以及与TFT的栅电极电连接的栅极布线。
如果依据上述的结构，则能够提供使得高性能的TFT平面性地良好排列配置的TFT阵列基板。另外，通过使用本发明的TFT，由于能够降低制造中的热处理温度，因此能够提供在玻璃基板上具有平面性出色的TFT阵列的TFT阵列基板。由此，也能够扩展基板选择的范围。
如果使用沟道部分仅具有由多晶硅构成的高熔点部分，源极部分仅具有由多晶硅锗构成的第1低熔点部分，而且漏极部分仅具有由多晶硅锗构成的第2低熔点部分结构的TFT，则与以往的使用了p-SiTFT或者p-SiGeTFT的情况相比较，成为高性能的TFT阵列基板。
其次，为了达到上述第4个目的，液晶显示装置的特征在于，包括：绝缘基板；在绝缘基板上形成的本发明的TFT；与TFT的源电极电连接的源极布线；与TFT的漏电极电连接的漏极布线；与TFT的栅电极电连接的栅极布线；在绝缘基板的表面上形成的、与漏极布线电连接的显示电极；覆盖TFT、源极布线、漏极布线、栅极布线以及显示电极的第1液晶取向膜；与绝缘基板相向的对置基板；在对置基板上形成的、与显示电极相向的对置电极；在对置基板上形成的、覆盖对置电极的第2液晶取向膜；与第1液晶取向膜和第2液晶取向膜接触而且夹在绝缘基板与对置基板之间的液晶层；以及设置在绝缘基板与对置基板的周边部分，使液晶层封口的液晶封口部分。
如果依据上述结构，由于使用高性能的而且小型的TFT平面性良好排列配置的绝缘基板，因此成为具有高开口率或者高精细的像素的高速显示的液晶显示装置。另外，能够把本发明的TFT用作像素TFT以及/或者周边驱动电路用TFT。
如果使用沟道部分仅具有由多晶硅构成的高熔点部分，源极部分仅具有由多晶硅锗构成的第1低熔点部分，而且漏极部分仅具有由多晶硅锗构成的第2低熔点部分结构的TFT，则与以往的使用了p-SiTFT或者p-SiGeTFT的情况相比较，成为高性能的液晶显示装置。
最后，为了达到上述第5个目的，EL显示装置的特征在于，包括：绝缘基板；在绝缘基板上形成的本发明的TFT；与TFT的源极电连接的源极布线；与TFT的漏电极电连接的漏极布线；与TFT的栅电极电连接的栅极布线；在绝缘基板的表面上形成的显示电极；与显示电极相向的对置电极；在显示电极与对置电极之间形成的发光层。
如果依据上述结构，由于可以使用高性能的而且小型的TFT平面性良好排列配置的绝缘基板，因此可以提供具有高开口率或者高精细的像素的高速显示的EL型显示装置。另外，能够把本发明的TFT用作像素TFT以及/或者周边驱动电路用TFT。
另外，如果使用沟道部分仅具有由多晶硅构成的高熔点部分，源极部分仅具有由多晶硅锗构成的第1低熔点部分，而且漏极部分仅具有由多晶硅锗构成的第2低熔点部分结构的TFT，则与以往的使用了p-SiTFT或者p-SiGeTFT的情况相比较，成为高性能的EL显示装置。
附图的详细说明
本发明的其它目的、特征以及优点将通过以下所示的记述而得到充分理解。另外，本发明的优点将在参照附图的以下说明中得知。
图1是示出平面型TFT的一例的剖面图。
图2是示出TFT的结构实例的剖面图，图2A是平面型TFT的一例，图2B是顶栅结构的参差型TFT的一例，图2C是底栅结构的参差型TFT的一例。
图3是说明平面型TFT的制造方法一例的工序剖面图，图3A示出结晶工序，图3B示出刚进行了构建图形工序后的情况，图3C示出刚进行了栅电极形成工序后的情况，图3D示出IVB族原子注入工序，图3E示出掺杂工序，图3F示出刚进行了侧壁形成工序后的情况，图3G示出补充掺杂工序，图3H示出刚进行了源漏电极形成工序后的情况，图3I示出终端工序。
图4是示出TFT阵列基板一例的平面图。
图5是示出液晶显示装置一例的剖面图。
图6是示出EL显示装置的结构实例的剖面图，图6A是具有发光层的显示装置的一例，图6B是具有由有机材料形成的发光层的显示装置的一例。
图7是示出NMOS型TFT的关断电流对使掺杂剂激活的加热工序中的处理温度依赖关系的曲线图。
发明的实施形态描述
实施形态I-1
在本实施形态I-1中，说明平面型TFT的制造方法及其结构。根据需要参照图1、图2A以及图3。图1中，示出在源极部分和漏极部分的每一个中形成了低浓度掺杂部分的平面型TFT的一例，图2A中示出源极部分与漏极部分的每一个具有比构成沟道部分的半导体熔点低的半导体层的平面型TFT的一例。在图3A～图3I中，示出设置了LDD部分的平面型TFT的制造方法的一例。而在本说明书中，在平面型TFT的情况下，「沟道部分」也成为「沟道区」。另外，「源极部分」以及「漏极部分」也同样，称为「源极区」以及「漏极区」。
参照图3，以沟道部分仅具有由多晶体半导体构成的高熔点部分，源极部分以及漏极部分仅具有比沟道部分的熔点低的多晶半导体构成的低熔点部分，而且，源极部分以及漏极部分分别具有低浓度掺杂源极部分以及低浓度掺杂漏极部分的平面型TFT为例，说明其制造方法。
首先，在基板101上形成绝缘性保护膜102制作绝缘基板121。在绝缘基板121上成膜由第1半导体构成的半导体薄膜(成膜工序)。而且，在半导体薄膜中进行了脱氢处理以后，在被脱氢处理了的半导体薄膜上进行热处理形成多晶化了的半导体103(结晶工序)(图3A)。
其次，通过光刻以及刻蚀对多晶化了的半导体薄膜103构建图形，形成构成沟道部分、源极部分以及漏极部分的构建了图形的半导体薄膜104(构建图形工序)(图3B)。
如上所述，除去在半导体薄膜103上进行结晶工序以后进行构建图形工序以外，也可以在成膜工序以及构建图形工序以后，进行结晶工序。另外，脱氢处理虽然不是必需的工序，然而是为了提高结晶性的重要处理工序，因此最好实施该工序。另外，结晶工序中的热处理也可以通过使热源与基板101接触进行加热或者通过激光等的照射进行加热。特别是，在构建了图形的半导体薄膜104的一部分多晶化的情况下，最好使用激光。
其次，在形成了氧化硅膜，氮化硅膜等第1电绝缘膜105(栅极绝缘膜)使得构建了图形的半导体薄膜工04被覆盖以后(第1电绝缘膜形成工序)，经过第1电绝缘膜105，在构建了图形的的半导体薄膜104上形成栅电极106(栅电极形成工序)(图3C)。作为栅电极，可以使用由MoW等形成了的金属电极或者由多晶硅锗等形成了的半导体电极。
其次，把具有IVB族原子的离子注入到构建了图形的半导体薄膜104中，形成掺进IVB族原于的一对低熔点部分157、158(IVB族原子注入工序)(图3D)。进而，在构建了图形的半导体薄膜104中以低浓度掺进掺杂剂，形成掺进掺杂剂的源极部分107以及漏极部分108，同时形成没有掺进掺杂剂的沟道部分109(掺杂工序)(图3E)。
这时，由于栅电极106被用作掩模，因此能够自对准地在栅电极106下部的构建了图形的半导体薄膜104上形成由第1半导体构成的沟道部分109，在栅电极106下部以外的构建了图形的半导体薄膜104上形成掺进IVB族原子以及掺杂剂的源极部分107以及漏极部分108。IVB族原子注入工序与掺杂工序的顺序也可以相反。
如上所述，把栅电极106用作掩模很简便而且很理想，不过也可以通过光刻形成预定的抗蚀剂掩模，在抗蚀剂掩模的开口区的半导体薄膜内掺进IVB族原子以及掺杂剂，形成低熔点部分。另外，上述的掺杂工序是在源极部分以及漏极部分内掺进同一掺杂剂的掺杂工序，而在通过光刻形成第1抗蚀剂掩模，在第1抗蚀剂掩模的开口区的半导体薄膜内掺进第1掺杂剂形成了源极部分以后，去除第1抗蚀剂掩模，接着，通过光刻形成第2抗蚀剂掩模，在其开口区的半导体薄膜内掺进第2掺杂剂形成了漏极部分以后，去除第2抗蚀剂掩模，由此可以在源极部分与漏极部分内掺进不同的掺杂剂。
另外，在上述的IVB族原子注入工序中，被注入的IVB族原子的原子浓度最好控制在1％以上，80％以下。进而，作为IVB族原子，理想的是碳(C)、硅(Si)、锗(Ge)，被注入的B族原子的种类既可以是1种也可以是多种。而在以一种IVB族原子作为半导体材料的第1半导体内注入一种IVB族原子的情况下，被注入的IVB族原子必须与构成第1半导体的半导体材料不同。
其次，通过各向异性刻蚀技术在栅电极106的侧面自对准地形成氧化硅膜或者氮化硅膜等的侧壁113以后(侧壁形成工序)(图3G)，以侧壁113以及栅电极106作为掩模，在构建了图形的半导体薄膜104中进行补充掺杂(补充掺杂工序)。由此，在侧壁113下部的漏极部分108中能够自对准地形成低浓度掺杂的漏极部分118，另外，在侧壁113以及栅电极106下部以外的漏极部分108中能够自对准地形成高浓度掺杂的漏极部分128。这里，要注意的是，具有LDD部分的TFT的高浓度掺杂的漏极部分通常只称为漏极部分。进而，在形成低浓度掺杂的漏极部分118以及高浓度掺杂的漏极部分128的同时，在侧壁113下部的源极部分107中能够自对准地形成低浓度掺杂的源极部分117，另外，在侧壁113以及栅电极106下部以外的源极部分107中能够自对准地形成高浓度掺杂的源极部分127(图3G)。
在上述中通过各向异性刻蚀形成侧壁113，然而也可以使用光刻技术形成抗蚀剂掩模，在预定的区域进行补充掺杂。在掺杂工序和补充掺杂工序中所掺的掺杂剂也可以不是同一种类。另外，为了充分地降低关断电流，低浓度掺杂的漏极部分118的掺杂剂浓度最好是高浓度掺杂的漏极部分108的掺杂剂浓度的1/10以下。
其次，形成第2电绝缘膜使得栅电极被覆盖以后，通过光刻以及刻蚀形成贯通第1电绝缘膜105和第2电绝缘膜110、直到源极部分107的源电极用的接触孔(第1接触孔)以及直到漏极部分的漏电极用的接触孔(第2接触孔)。接着，形成源电极111以填埋源电极用的接触孔，而且形成漏电极112以填埋漏电极用的接触孔(第2电绝缘膜形成工序)(图3H)。在图3H中，还示出与源电极111以及漏电极112同时形成的源极布线121以及漏极布线122。
其次，至少在半导体薄膜的源极部分107以及漏极部分108上进行热处理，形成多晶化的第2半导体以及第3半导体，与此相伴随，还激活包含在源极部分以及漏极部分中的掺杂剂。这时，既可以使构建了图形的半导体薄膜104整体加热，也可以用激光等仅使源极部分107以及漏极部分108加热。
最后，使包含在多晶化了的半导体薄膜中的悬空键终止在氢原子上(图3I)。通过以上的工序，能够形成图1所示的平面型TFT。
如图1所示，用第1半导体薄膜形成沟道部分109，用比第1半导体熔点低的第2半导体薄膜形成源极部分107，而且用比第1半导体熔点低的第3半导体薄膜形成漏极部分108，由此，能够提供精密地控制了沟道部分109与源极部分107的边界区以及沟道部分109与漏极部分108的边界区中的掺杂剂浓度的TFT。
形成源极部分的第2半导体薄膜与形成漏极部分的第3半导体薄膜最好是同一半导体薄膜。以下，在第2半导体与第3半导体相同时把它们归纳起来称为低熔点半导体。另外，所谓「低熔点半导体」意味着比构成沟道部分的第1半导体熔点低的半导体材料。另外，包含在源极部分的第1掺杂剂与包含在漏极部分的第2掺杂剂最好是同一掺杂剂。如果使用同一半导体和同一掺杂剂，则由于能够同时形成源极部分以及漏极部分，因此能够提供廉价的平面型TFT。
另外，源极部分以及漏极部分既可以是其总体仅用均匀的低熔点半导体构成，也可以是在其一部分中包含低熔点半导体而构成。在第1半导体是多晶硅时，作为低熔点半导体，最好是多晶硅锗，多晶硅锗碳等。
在上述的本实施形态I-1中，说明了具有低浓度掺杂的源极部分以及低浓度掺杂的漏极部分的平面型TFT，而如图2A所示，也可以是不具有这些部分的平面型TFT。另外如图2A所示，可以用低熔点半导体137，138仅形成源极部分107以及漏极部分108的表层的平面型TFT。
另外，在上述本实施形态I-1中，说明用多晶半导体形成沟道部分、源极部分以及漏极部分的TFT，然而也可以是沟道部分用多晶硅形成、而且源极部分以及漏极部分用无定形硅形成的平面型TFT，或者沟道部分用无定形硅形成，而且源极部分以及漏极部分用无定形硅锗形成的平面型TFT。
                        实施例1
在本实施例1中，更详细地说明上述实施形态I-1中记述的平面型TFT。
首先，在玻璃基板101上，使用等离子体CVD(chemical vapordeposition，化学气相淀积)法形成膜厚400nm左右的氧化硅膜作为基底膜302(绝缘性保护膜)。接着，使用等离子体CVD法形成50nm左右的无定形硅薄膜。通过把所形成的无定形硅薄膜在氮气环境中加热到大约450℃左右进行了脱氢处理以后，使激光照射到无定形硅薄膜上，使非晶硅晶体化形成多晶硅薄膜103(图3A)。然后，通过进行光刻和刻蚀，对多晶硅薄膜构建图形形成所希望的图形，形成图3A所示的构建了图形的多晶硅薄膜104。
其次，通过把TEOS(tetraethylorthosilicate，四乙基正硅酸盐)气体用作为原料气体的等离子体CVD法，形成膜厚大约100nm的氧化硅膜作为栅极绝缘膜105(第1电绝缘膜)。进而，使用溅射法，形成膜厚大约400～500nm的MoW合金膜，通过光刻以及刻蚀构建图形以后，形成图3B所示的栅电极106。
另外，在上述栅电极形成工序中使用MoW合金作为栅电极，然而也可以使用由多晶硅锗构成的半导体电极。在这种情况下，在形成了无定形硅薄膜以后，通过低熔点部分形成工序以及退火处理工序形成由多晶硅锗构成的栅电极。如果使用多晶硅锗作为栅电极，则能够降低TFT的阈值电压。
其次，通过以注入量约1×1016cm-2注入包含锗的离子，就能够在沟道部分以外的区域掺进锗原子。这里，锗原子的注入量如果达不到1×1014cm-2以上，则源极部分以及漏极部分的低熔点半导体的熔点不会降低，另外，如果锗原子的注入量不在1×1017cm-2以下，则将增大TFT的关断电流。从而锗原子的注入量理想的是1×1014cm-2～1×1017cm-2。
其次，进行光刻形成抗蚀剂掩模，使用离子掺杂法以掺杂量5×1012cm-2左右的低浓度进行硼(B)的掺杂，在构建了图形的半导体薄膜104上形成p-区域(源极部分107，漏极部分108)。
其次，使用等离子体CVD法形成大约500nm厚的氧化硅膜。然后，在可以充分保证氧化硅膜与多晶硅的刻蚀选择比的条件下，使用干法刻蚀法对氧化硅膜进行各向异性刻蚀，在栅电极的侧面自对准地形成由氧化硅膜形成的侧壁113。
另外，在本实施例1中，用氧化硅膜形成侧壁113，当然，也可以用氧化硅膜与氮化硅膜的叠层膜形成。如果把侧壁113形成为氧化硅膜与氮化硅膜的叠层膜，则能够降低侧壁宽度的不均匀性。
其次，使用光刻形成抗蚀剂掩模以后，应用离子掺杂法，通过仅在抗蚀剂掩模的开口区域以掺杂量1×1014cm-2左右的高浓度进行硼的掺杂，在p-区域内形成p+区域(高浓度掺杂源极部分127，高浓度掺杂漏极部分128)。由此，能够自对准地形成掺进作为掺杂剂的硼的高浓度掺杂的源极部分127以及高浓度掺杂的漏极部分128。
在本实施例1中，注入了包含锗原子的离子以后，掺进低浓度的掺杂剂形成LDD部分，然而也可以在首先掺进低浓度的掺杂剂以后注入包含锗的离子。另外，虽然形成了p型的源极部分以及p型的漏极部分，而在形成P沟道型TFT的情况下，作为上述的掺杂工序以及上述的补充掺杂工序中的掺杂剂可以在与上述硼的情况相同的浓度下掺磷(P)。
其次，使用等离子体CVD法形成膜厚为500nm左右的氧化硅膜作为层间绝缘膜110(第2电绝缘膜)。接着，通过进行光刻和刻蚀，形成源电极用的接触孔(第1接触孔)和漏电极用的接触孔(第2接触孔)。然后，以80/4000nm的膜厚形成Ti/Al膜，通过光刻和刻蚀，形成源电极111以及漏电极112，还有所希望图形的源极布线121以及漏极布线122。
最后，使用等离子体CVD法形成膜厚约500nm的氮化硅膜作为保护膜后，在氢气环境中或者在氮气环境中以350℃左右的温度退火1小时左右，由此，通过在多晶硅薄膜103以及多晶硅薄膜103与栅极绝缘膜105的边界区导入氢，进行氢化处理。作为氢化处理工序，是在成为层间绝缘膜110的氧化硅膜的形成后应用等离子体CVD法，应用通过氢气的等离子体放电产生的氢基能够进行氢化处理。如果进行应用了等离子体放电产生的氢基的氢化处理，则能够高效而且充分地导入氢。
图7示出了NMOS型TFT的导通电流对于加热工序中的处理温度的关系曲线。这里，处理时间在所有的测定中取为1个小时。在用多晶硅形成源极部分以及漏极部分的情况下，如果热处理温度不是在600℃以上，则TFT的电场迁移率与阈值电压不饱和。另一方面，在注入了锗原子时，在500℃的处理温度下TFT的电场迁移率与阈值电压就饱和。从而，从图7可知，如果用多晶硅锗形成源极部分以及漏极部分，则能够降低加热工序中的处理温度。
表1示出了本实施例1中的源极部分或者漏极部分的薄层电阻以及源极部分与源电极或漏极部分与漏电极的接触电阻。在薄层电阻以及接触电阻的测定中，使用了膜厚500的多晶硅薄膜和多晶硅锗薄膜。
表1
(然而，电阻率[Ω·cm]＝薄层电阻[Ω/口]·膜厚[]×10-8)
从表1可知，与多晶硅相比较，如果用多晶硅锗形成源极部分以及漏极部分，则无论是N沟道型TFT还是P沟道型TFT，它们的薄层电阻以及接触电阻都减少了。其结果，在用多晶硅锗形成源极部分以及漏极部分的TFT中，由于源极部分与漏极部分的薄层电阻，以及源极部分与源电极之间的接触电阻，漏极部分与漏电极的接触电阻降低，因此无论是N沟道型TFT还是P沟道型TFT，都将增加驱动电流。
在用多晶硅形成源极部分以及漏极部分的情况下，如果热处理温度是600℃，则NMOS型TFT的阈值电压的不均匀性很大。但是，在用多晶硅锗形成了源极部分以及漏极部分的情况下，热处理温度即使是500℃也能够显著地降低阈值电压的不均匀性。从而，如果用多晶硅锗形成源极部分以及漏极部分以降低热处理温度，则能够抑制微细化引起的沟道TFT的阈值电压的不均匀性。因此，与以往相比较能够形成小型的TFT。
另外，如果是以往的p-SiTFT，则通过在晶体管工作中在沟道部分的下部积累空穴，改变了基板的电位，将对TFT的驱动特性产生不稳定性。然而，如果用多晶硅锗形成源极部分以及漏极部分，则多晶硅锗对于多晶硅而言在价电子带方面具有能带偏移，因此空穴易于流到漏极部分。因此，由于能够抑制空穴向沟道部分下层的积累，所以能够减小沟道部分的电位因空穴的积累而产生的变化，提高TFT的工作稳定性。
                    实施例2
在玻璃基板上应用等离子体CVD法以500nm左右的膜厚形成氧化硅膜的基底膜102(绝缘性保护膜)，接着，把SiH4和GeH4的混合气体用作原料气体，应用等离子体CVD法以50nm左右的膜厚形成无定形硅锗薄膜，采用光刻以及刻蚀，把形成源极部分107的源极薄膜以及形成漏极部分108的漏极薄膜形成为岛形。然后，应用等离子体CVD法，形成沟道部分109的无定形硅薄膜。
然后，经过实施例1所示的结晶工序以后的各工序，能够用多晶硅锗薄膜与多晶硅的薄膜叠层膜形成源极区以及漏极区，能够形成用多晶硅构成了沟道区的TFT。
本实施例2中的TFT由于用多晶硅锗薄膜与多晶硅薄膜的叠层膜形成源极区以及漏极区，因此在掺入杂质离子以后的热处理即使以450℃左右的低温进行也能够充分地再结晶化。因此，能够降低以往以600℃左右进行的处理温度。其结果，减少了掺杂剂从源极部分以及漏极部分向沟道部分的扩散，而且还能够抑制热处理中玻璃的收缩。
                 实施形态I-2
在本实施形态I-2中，参照图2B说明顶栅结构的参差型TFT。
首先，在基板101和具备了绝缘保护膜102的绝缘基板121上形成了第1金属膜以后，通过光刻和刻蚀形成源电极111以及漏电极112。其次，在形成了由第3半导体构成的第1薄膜以后，通过光刻和刻蚀对第1薄膜构建图形，在源电极111的表面上形成源极薄膜，在漏电极112的表面上形成漏极薄膜。其次，在源极薄膜和漏极薄膜中掺进掺杂剂，在源极薄膜上形成掺进掺杂剂的源极部分107，在漏极薄膜上形成掺进掺杂剂的漏极部分108。其次，在形成了由比第3半导体熔点高的第4半导体构成的第2薄膜以后，通过光刻和刻蚀对第2薄膜构建图形，形成与源极部分107和漏极部分108连接的沟道部分109(沟道薄膜)。其次，在沟道部分109、源极部分107以及漏极部分108中进行了脱氢化处理后，通过使绝缘基板121与热源接触使各部分多晶化。其次，形成第1电绝缘膜使得源极部分107、漏极部分108以及沟道部分109均被覆盖。其次，在形成了第2金属膜以后，通过光刻和刻蚀，经过第1电绝缘膜105在沟道薄膜上形成栅电极106。其次，在形成了保护膜使得栅电极106被覆盖以后，通过与热源的接触使绝缘基板121加热，激活包含在源极部分107以及漏极部分108中的掺杂剂。最后，在沟道薄膜109、源极薄膜107以及漏极薄膜108上实施氢化处理，使包含在它们中的悬空键终端化。
由此，可以形成图2B所示的顶栅结构的参差型TFT。在本实施形态I-2中，示出了用多晶半导体制造沟道部分、源极部分以及漏极部分的方法，而且在结晶工序中，也可以使用激光，仅使沟道薄膜多晶化。这时，也可以使源极薄膜或者漏极薄膜多晶化。进行结晶工序时，在结晶工序之前，最好对多晶化的半导体薄膜进行脱氢化处理，以及在结晶工序以后，对脱氢化了的半导体薄膜进行氢化处理。另外，也可以不进行结晶工序，用无定形半导体形成沟道部分、源极部分以及漏极部分的全部。
在源极薄膜以及漏极薄膜内掺进掺杂剂时，在这些薄膜的下层部分以高浓度掺进掺杂剂，而且，在这些薄膜的上层部分以低浓度掺进掺杂剂。这种情况下，能够制造具有LDD部分的TFT。另外，在漏电极与漏极薄膜之间形成低浓度掺杂的漏极部分用的薄膜，或者在低浓度掺杂的漏极部分用的薄膜以及源电极与源极薄膜之间形成低浓度掺杂的源极部分用的薄膜，即使对这些薄膜以比源极薄膜以及漏极薄膜中的掺杂剂浓度低的浓度掺进掺杂剂，也能够形成具有LDD部分的TFT。
                   实施形态I-3
在本实施形态I-3中，参照图2C说明底栅结构的参差型TFT。
首先，在基板101和具有绝缘保护膜102的绝缘基板121上形成了第1金属膜以后，通过光刻和刻蚀形成栅电极106。其次，形成第1电绝缘膜105使得栅电极被覆盖。其次，在绝缘基板121上成膜了由第5半导体构成的第1薄膜以后，通过光刻和刻蚀构建图形，在栅电极106的上方形成沟道部分109(沟道薄膜)。其次，在绝缘基板121上形成了由比第5半导体熔点低的第6半导体构成的第2薄膜以后，通过光刻和刻蚀对第2薄膜构建图形，形成与沟道部分109接触而且相互隔离的一对源极薄膜以及漏极薄膜。其次，对沟道薄膜、源极薄膜以及漏极薄膜进行了脱氢化处理以后，通过使绝缘基板121与热源接触使各薄膜结晶化。其次，在源极薄膜以及漏极薄膜内掺进掺杂剂，在源极薄膜中形成源极部分107，而且在漏极薄膜中形成漏极部分108。其次，在形成了第2金属膜以后，通过光刻和刻蚀，形成与源极部分107接触的源电极111，与源电极111隔离而且与漏极部分108接触的漏电极112。其次，使源极部分107和漏极部分108加热，激活源极部分107的第1掺杂剂，而且激活漏极部分108的第2掺杂剂。最后，对沟道部分109、源极部分107以及漏极部分108进行氢化处理，使包含在它们中的悬空键终端化。
由此，能够形成图2C所示的底栅结构的参差型TFT。在本实施形态I-3中，示出了用多晶半导体制造沟道部分、源极部分以及漏极部分的方法，而在上述结晶工序中，也能够使用激光仅使沟道薄膜多晶化。这时，也可以使源极薄膜或者漏极薄膜多晶化。另外，在形成了第1半导体薄膜以后或者在形成了沟道薄膜以后通过进行结晶工序，能够用多晶半导体仅形成沟道部分。在进行结晶工序时，最好对多晶化工序前在多晶化了的半导体薄膜进行脱氢化处理，以及在多晶化工序后对脱氢化了的半导体薄膜进行氢化处理。另外，也可以不进行结晶工序，用无定形半导体形成沟道部分、源极部分以及漏极部分的全部。
在源极薄膜以及漏极薄膜内掺进掺杂剂时，可以在这些薄膜的下层部分以高浓度掺进掺杂剂，而且在这些薄膜的上层部分以低浓度掺进掺杂剂。这种情况下能够形成具有LDD部分的TFT。另外，在漏电极与漏极薄膜之间形成低浓度掺杂的漏极部分用的薄膜，或者在低浓度掺杂的漏极部分用的薄膜以及源电极与源极薄膜之间形成低浓度掺杂的源极部分用的薄膜，在这些薄膜中即使以比源极薄膜以及漏极薄膜中的掺杂剂浓度低的浓度掺进掺杂剂，也能够形成具有LDD部分的TFT。
                    实施形态II
在本实施形态II中，说明使用了本发明的TFT的TFT阵列基板。作为构成在绝缘基板上形成了TFT阵列的TFT，除去形成上述实施例1的TFT以外，利用以往的技术都能够制造具备高性能的TFT阵列的TFT阵列基板。
形成TFT阵列的所有的TFT可以是本发明的TFT，也可以仅一部分TFT是本发明的TFT。另外，既可以是在绝缘基板上形成了第1图形的TFT阵列的TFT阵列基板，也可以是在绝缘基板上形成了多个不同图形的TFT阵列的TFT阵列基板。图4示出具有在绝缘基板401上，按照第1排列配置了TFT402的第1TFT阵列403，按照第2排列配置了TFT402的第2TFT阵列404，源极布线405，漏极布线406，栅极布线407的TFT阵列基板。
进而，即使在形成于绝缘基板上的所有的TFT是本发明的TFT的情况下，也可以是具有使本发明各种结构的TFT混合形成的TFT阵列的TFT阵列基板。
在形成于绝缘基板上的TFT的一部分是本发明的TFT的TFT阵列基板的制造中，从上述实施形态I-1至上述实施形态I-3记述的TFT的制造方法中容易了解，在绝缘基板上的预定区域中预先形成抗蚀剂掩模，在注入IVB族原子的工序中，通过在其预定的区域中不注入IVB族原子，在同一制造工艺中，能够同时制作本发明的TFT和以往的p-SiTFT等。另外，对于绝缘基板上的预定区域，在注入IVB族原子的工序中，不仅在沟道部分而且在源极部分以及漏极部分中也注入IVB族原子，在同一制造工艺中，能够同时制作本发明的TFT和以往的p-SiGeTFT。
                 实施形态III
在本实施形态III中，说明使用了本发明的TFT的液晶显示装置。作为液晶显示装置中的像素用TFT以及/或者周边驱动电路用TFT，除去形成上述实施例1记述的TFT以外，利用以往的技术能够制造高性能的液晶显示装置。
图5示出将本发明的TFT用作为像素用TFT时的液晶显示装置的一例，具有：在基板501上形成绝缘保护膜502的绝缘基板521；在绝缘基板521上形成的本发明的TFT500；与源电极电连接的源极布线；与漏电极电连接的漏极布线；与栅电极电连接的栅极布线；在绝缘基板521的表面上形成而且与漏极布线电流连接的显示电极503；覆盖本发明的TFT500、源极布线、漏极布线、柵极布线以及显示电极503的第1液晶取向膜504；与绝缘基板521相向的对置基板505；在对置基板505上形成而且与显示电极503相向的对置电极506；在对置基板505上形成而且覆盖对置电极506的第2液晶取向膜507；与第1液晶取向膜和第2液晶取向膜接触而且夹在绝缘基板521和对置基板505之间的液晶层508；设置在绝缘基板521和对置基板505的周边部分并且对液晶层封口的液晶封口部分509；分散在液晶层中的衬垫510；在对置基板505和第2液晶取向膜507之间形成的滤色片511以及黑矩阵512；以及覆盖滤色片511和黑矩阵512表面的滤色片保护膜513。另外要注意的是，图5中没有画出各种布线。
                  实施形态IV
在本实施形态IV中，说明使用了本发明的TFT的EL型显示装置。作为EL型显示装置中的像素用TFT以及/或者周边驱动电路用TFT，除去形成上述实施例1中记述的TFT以外，利用以往的技术能够制造高性能的EL型显示装置。
图6A示出将本发明的TFT用作像素用TFT的EL型显示装置的一例，具有：在基板601上形成了绝缘保护膜502的绝缘基板621；在绝缘基板621上形成的本发明的TFT600；与TFT600的源电极电连接的源极布线；与TFT600的漏电极电连接的漏极布线；与TFT600的栅电极电连接的栅极布线；在绝缘基板621的表面形成的像素电极603(显示电极)；与像素电极603相向的透明公用电极606(对置电极)；以及在像素电极603与透明公用电极606之间形成的发光层608。
图6B示出将本发明的TFT用作像素用TFT时的有机EL型显示装置的一例，具有：在基板601上形成了绝缘保护膜602的绝缘基板621；在绝缘基板621上形成的本发明的TFT600；与TFT600的源电极电连接源极布线；与TFT600的漏电极电连接的漏极布线；与TFT600的栅电极电连接的栅极布线；在绝缘基板621的表面上形成的像素电极603(显示电极)；与像素电极603相向的透明公用电极606(对置电极)；以及夹在像素电极603与透明公用电极606之间、从像素电极606一侧层叠了电子注入层613、有机发光层608、空穴输运层614以及缓冲层615的叠层发光体。另外，要注意的是，在图6A以及图6B中没有画出各种布线。
以上具体的实施形态或者实施例最终是为了阐明本发明的技术内容，而不应该狭义地解释为仅限于这类具体例子，在本发明的精神以及下面所记述的权利要求的范围内，能够进行种种变更而付诸实施。

Claims (42)

1.一种在绝缘基板上形成的薄膜晶体管，其特征在于，
包括：
具有由第1半导体构成的高熔点部分的沟道部分；
具有与上述沟道部分的高熔点部分接触并且由比上述第1半导体熔点低的第2半导体构成的第1低熔点部分，而且包含第1掺杂剂的源极部分；
经过上述源极部分的上述第1低熔点部分，与上述沟道部分的上述高熔点部分电连接的源电极；
具有与上述源极部分隔离而且与上述沟道部分的高熔点部分接触，并且由比上述第1半导体熔点低的第3半导体构成的第2低熔点部分，而且包含第2掺杂剂的漏极部分；
经过上述漏极部分的上述第2低熔点部分，与上述沟道部分的上述高熔点部分电连接的漏电极；以及
与上述沟道部分、上述源电极以及与上述漏电极电绝缘、而且控制作用在上述沟道部分的电场的栅电极。
2.如权利要求1中所述的薄膜晶体管，其特征在于：
上述沟道部分的上述第1半导体是多晶半导体。
3.如权利要求2中所述的薄膜晶体管，其特征在于：
构成上述源极部分的上述第2半导体的半导体材料与构成上述沟道部分的上述第1半导体的半导体材料相同，而且上述源极部分的上述第2半导体的晶体结构与上述沟道部分的上述第1半导体的晶体结构不同，
构成上述漏极部分的上述第3半导体的半导体材料与构成上述沟道部分的上述第1半导体的半导体材料相同，而且上述漏极部分的上述第3半导体的晶体结构与上述沟道部分的上述第1半导体的晶体结构不同。
4.如权利要求3中所述的薄膜晶体管，其特征在于：
上述沟道部分的上述第1半导体是多晶硅，而且，上述源极部分的第2半导体和上述漏极部分的上述第3半导体的每一个是无定形硅。
5.如权利要求3中所述的薄膜晶体管，其特征在于：
上述漏极部分的第2低熔点部分具有与上述沟道部分接触的低浓度掺杂的漏极部分；比上述低浓度掺杂的漏极部分的掺杂剂浓度高，而且经过上述低浓度掺杂的漏极部分与上述沟道部分连接的高浓度掺杂的漏极部分，
而且上述漏电极与上述高浓度掺杂的漏极部分接触。
6.如权利要求2中所述的薄膜晶体管，其特征在于：
上述源极部分的上述第2半导体和上述漏极部分的上述第3半导体的每一个由构成上述沟道部分的上述第1半导体的半导体材料以及IVB族原子构成。
7.如权利要求6中所述的薄膜晶体管，其特征在于：
上述漏极部分的上述第2低熔点部分具有与上述沟道部分的高熔点部分接触的低浓度掺杂的漏极部分；比上述低浓度掺杂的漏极部分的掺杂剂浓度高，经过上述低浓度掺杂的漏极部分与上述沟道部分连接的高浓度掺杂的漏极部分，
而且上述漏电极与上述高浓度掺杂的漏极部分接触。
8.如权利要求6中所述的薄膜晶体管，其特征在于：
上述沟道部分仅具有由多晶硅构成的高熔点部分，
而且，上述源极部分仅具有由多晶硅锗构成的低熔点部分，而且，上述漏极部分仅具有由多晶硅锗构成的低熔点部分。
9.如权利要求8中所述的薄膜晶体管，其特征在于：
上述源极部分和上述漏极部分的由多晶硅锗构成的低熔点部分的每一个局部具有锗原子浓度高的锗高浓度部分，
在上述源极部分的上述锗高浓度部分中，上述沟道部分与上述源电极接触，而且在上述漏极部分的上述锗高浓度部分中，上述沟道部分与上述漏电极接触。
10.如权利要求6中所述的薄膜晶体管，其特征在于：
上述沟道部分仅具有由多晶硅构成的高熔点部分，而且，上述源极部分具有多晶硅层和作为低熔点部分的多晶硅锗层，而且，上述漏极部分具有多晶硅层和作为低熔点部分的多晶硅锗层。
11.如权利要求2中所述的薄膜晶体管，其特征在于：
上述源极部分的第2半导体仅由与构成上述沟道部分的上述第1半导体的半导体材料不同的半导体材料构成，
而且上述漏极部分的上述第3半导体仅由与构成上述沟道部分的上述第1半导体的半导体材料不同的半导体材料构成。
12.如权利要求11中所述的薄膜晶体管，其特征在于：
上述漏极部分的低熔点部分具有与上述沟道部分接触的低浓度掺杂的漏极部分；比上述低浓度掺杂的漏极部分的掺杂剂浓度高，经过上述低浓度掺杂的漏极部分与上述沟道部分连接的高浓度掺杂的漏极部分，
而且上述漏电极与上述高浓度掺杂的漏极部分接触。
13.如权利要求11中所述的薄膜晶体管，其特征在于：
上述沟道部分仅具有由多晶硅构成的高熔点部分，而且，上述源极部分仅具有由多晶锗构成的低熔点部分，而且，上述漏极部分仅具有由多晶锗构成的低熔点部分。
14.如权利要求11中所述的薄膜晶体管，其特征在于：
上述沟道部分仅具有由多晶硅构成的高熔点部分，而且，上述源极部分具有多晶硅层和作为低熔点部分的多晶锗层，而且，上述漏极部分具有多晶硅层和作为低熔点部分的多晶锗层。
15.一种(平面型)薄膜晶体管的制造方法，其特征在于，
包括：
在绝缘基板上形成由第1半导体构成的半导体薄膜的成膜工序；
通过光刻和刻蚀对上述半导体薄膜构建图形，使得形成构建了图形的半导体薄膜的构建图形工序；
形成第1电绝缘膜，使得上述构建了图形的半导体薄膜被覆盖的第1电绝缘膜形成工序；
在形成上述第1电绝缘膜的工序以后，在上述构建了图形的半导体薄膜上形成栅电极的栅电极形成工序；
在上述构建了图形的半导体薄膜的一部分中注入具有IVB族原子的离子，使得在上述构建了图形的半导体薄膜上形成由比上述第1半导体的熔点低的第2半导体构成的相互隔离的一对低熔点部分的IVB族原子注入工序；
在形成上述一对低熔点部分的区域内掺进掺杂剂，使得在上述构建了图形的半导体薄膜上，形成掺进掺杂剂的一对源极区以及漏极区和夹在上述源极区与上述漏极区之间、没有掺进掺杂剂的沟道区的掺杂工序；
形成第2电绝缘膜使得上述栅电极被覆盖的第2电绝缘膜形成工序；
形成贯通上述源极区上的上述第1电绝缘膜以及上述第2电绝缘膜、与上述栅电极电绝缘的源电极，形成贯通上述漏极区上的上述第1电绝缘膜以及上述第2电绝缘膜、与上述栅电极电绝缘而且与上述漏极区电连接的栅电极的源漏电极形成工序；以及
对上述源极区与上述漏极区以预定的温度加热，使得激活包含在上述源极区与上述漏极区中的上述掺杂剂的加热工序。
16.如权利要求15中所述的薄膜晶体管的制造方法，其特征在于：
还包括在上述成膜工序以后，对上述半导体薄膜的预定区域加热使其结晶化的结晶工序。
17.如权利要求16中所述的薄膜晶体管的制造方法，其特征在于：
还包括在上述掺杂工序以后，在上述漏极部分的部分区域中补充掺进掺杂剂的补充掺杂工序，
在补充掺进上述掺杂剂的掺杂工序中，形成没有进行补充掺杂并且与上述沟道部分接触的低浓度掺杂漏极区，以及进行了补充掺杂、并且比上述低浓度掺杂漏极区的掺杂剂浓度高的高浓度掺杂漏极区。
18.如权利要求16中所述的薄膜晶体管的制作方法，其特征在于：
在上述加热工序中，以600℃以下的温度作为上述预定的温度进行加热。
19.如权利要求16中所述的薄膜晶体管的制造方法，其特征在于：
在上述成膜工序中，形成无定形硅薄膜作为由上述第1半导体构成的半导体薄膜，
而且在上述IVB族原子注入工序中，注入具有作为上述IVB族原子的锗原子的离子，
而且在上述结晶化工序中，在上述沟道区、上述源极区以及上述漏极区中进行结晶化处理。
20.一种(顶栅型)薄膜晶体管的制造方法，其特征在于，
包括：
在绝缘基板上形成由第3半导体构成的第1薄膜的第1成膜工序；
通过光刻和刻蚀对上述第1薄膜构建图形，使得形成源极薄膜和漏极薄膜的第1构建图形工序；
在上述第1薄膜或者上述源极薄膜以及上述漏极薄膜内掺进掺杂剂，使得在上述源极薄膜上形成掺进掺杂剂的源极部分，而且在上述漏极薄膜上形成掺进掺杂剂的漏极部分的掺杂工序；
在对上述第1薄膜构建图形的工序以后，在上述绝缘基板上形成比由上述第3半导体的熔点高的第4半导体构成的第2薄膜的第2成膜工序；
通过光刻和刻蚀对上述第2薄膜构建图形，使得形成与上述源极薄膜和上述漏极薄膜连接的沟道薄膜的第2构建图形工序；
形成第1电绝缘膜，使得上述源极薄膜、上述漏极薄膜以及上述沟道薄膜被覆盖的第1电绝缘膜形成工序；
在形成上述第1电绝缘膜的工序以后，在上述沟道薄膜上形成栅电极的栅电极形成工序；
形成第2电绝缘膜，使得上述栅电极被覆盖的第2电绝缘膜形成工序；
形成贯通上述第1电绝缘膜以及上述第2电绝缘膜直到上述源极部分、并且与上述栅电极电绝缘的源电极，形成贯通上述第1电绝缘膜以及上述第2电绝缘膜直到上述漏极部分、并且与上述栅电极电绝缘的漏电极的源漏电极形成工序；以及
对上述源极部分和上述漏极部分加热到预定的温度，使得激活包含在上述源极部分的掺杂剂和包含在上述漏极部分的掺杂剂的加热工序。
21.如权利要求20中所述的薄膜晶体管的制造方法，其特征在于：
还包括在上述第2成膜工序以后使上述第2薄膜结晶化或者在上述第2构建图形工序以后使上述沟道薄膜结晶的结晶工序。
22.如权利要求21中所述的薄膜晶体管的制造方法，其特征在于：
还包括在上述掺杂工序以后，在上述漏极部分的一部分区域中补充掺进掺杂剂的补充掺杂工序。
在上述补充掺杂工序中，形成没有进行补充掺杂、与上述沟道部分接触的低浓度掺杂漏极区，以及进行了补充掺杂、比上述低浓度掺杂漏极区的掺杂剂浓度高的高浓度掺杂漏极区。
23.如权利要求21中所述的薄膜晶体管的制造方法，其特征在于：
在上述加热工序中，在作为上述预定的温度的600℃以下的温度加热。
24.如权利要求21中所述的薄膜晶体管的制造方法，其特征在于：
在上述第1成膜工序中，形成无定形硅锗薄膜或者无定形锗薄膜作为由上述第3半导体构成的第1薄膜，
而且在上述第2成膜工序中，形成无定形硅薄膜作为由上述第4半导体构成的第2薄膜，
而且在上述结晶化工序中，在上述沟道部分、上述源极部分以及上述漏极部分中进行结晶化处理。
25.一种(顶栅参差型)薄膜晶体管的制造方法，其特征在于，
包括：
在绝缘基板上形成相互隔离的源电极以及漏电极的工序；
在绝缘基板上形成由第3半导体构成的第1薄膜的第1成膜工序；
通过光刻和刻蚀对上述第1薄膜构建图形，使得在上述源电极上形成上述源极薄膜以及在漏电极上形成上述漏极薄膜的第1构建图形工序；
在上述第1薄膜或者上述源极薄膜以及上述漏极薄膜内掺进掺杂剂，使得在上述源极薄膜内形成掺进掺杂剂的源极部分，而且在上述漏极薄膜内形成掺进掺杂剂的漏极部分的掺杂工序；
在对上述第1薄膜构建图形的工序以后，在上述绝缘基板上形成由比上述第3半导体熔点高的第4半导体构成的第2薄膜的第2成膜工序；
通过光刻和刻蚀对上述第2薄膜构建图形，使得形成与上述源极薄膜和上述漏极薄膜连接的沟道薄膜的第2构建图形工序；
形成第1电绝缘膜，使得上述源极薄膜、上述漏极薄膜以及上述沟道薄膜被覆盖的第1电绝缘膜形成工序；
在形成上述第1电绝缘膜的工序以后，在上述沟道薄膜上形成栅电极的栅电极形成工序；
形成第2电绝级膜使得上述栅电极被覆盖的第2电绝缘膜形成工序；以及
对上述源极部分和上述漏极部分加热到预定的温度，使得激活包含在上述源极部分的掺杂剂和包含在上述漏极部分的掺杂剂的加热工序。
26.如权利要求25中所述的薄膜晶体管的制造方法，其特征在于：
还包括使上述沟道薄膜、源极薄膜以及漏极薄膜结晶化的结晶工序，
而且，在上述第1成膜工序中，作为由上述第3半导体构成的上述第1薄膜，形成无定形硅锗薄膜或者无定形锗薄膜，
而且，在上述第2成膜工序中，形成无定形硅薄膜作为由上述第4半导体构成的第2薄膜。
27.一种(顶栅参差型)薄膜晶体管的制造方法，其特征在于，
包括：
在绝缘基板上形成相互隔离的源电极以及漏电极的工序；
在绝缘基板上形成由上述第4半导体构成的第1薄膜的第1成膜工序；
通过光刻和刻蚀对上述第1薄膜构建图形，使得形成相互隔离的源极薄膜以及漏极薄膜的第1构建图形工序；
在上述源极薄膜以及上述漏极薄膜内注入包含IVB族原子的离子，使得形成由比上述第4半导体熔点低的第3半导体构成的低熔点部分的注入工序；
在上述第1薄膜或者上述源极薄膜以及上述漏极薄膜内掺进掺杂剂，使得在上述源极薄膜内形成掺进掺杂剂的源极部分，而且在上述漏极薄膜内形成掺进掺杂剂的漏极部分的掺杂工序；
在上述第1构建图形工序以后，在上述绝缘基板上形成由上述第4半导体构成的第2薄膜的第2成膜工序；
通过光刻和刻蚀对上述第2薄膜构建图形，使得形成与上述源极薄膜和上述漏极薄膜连接的沟道薄膜的第2构建图形工序；
形成第1电绝缘膜，使得上述源极薄膜、上述漏极薄膜以及上述沟道薄膜被覆盖的第1电绝缘膜形成工序；
在上述第1电绝缘膜形成的工序以后，在上述沟道薄膜上形成栅电极的栅电极形成工序；
形成第2电绝缘膜使得上述栅电极被覆盖的第2电绝缘膜形成工序；以及
对上述源极部分和上述漏极部分加热到预定的温度，使得激活包含在上述源极部分的掺杂剂和包含在上述漏极部分的掺杂剂的加热工序。
28.如权利要求27中所述的薄膜晶体管的制造方法，其特征在于：
还包括使上述沟道薄膜、源极薄膜以及漏极薄膜结晶化的结晶工序；
而且，在上述第1成膜工序中，形成无定形硅薄膜作为由上述第4半导体构成的第1薄膜，
而且，在上述注入工序中，注入有作为上述IVB族原子的锗原子的离子，
而且，在上述第2成膜工序中，形成无定形硅薄膜作为由上述第4半导体构成的第2薄膜。
29.一种(底栅参差型)薄膜晶体管的制造方法，其特征在于，
包括：
在绝缘基板上形成栅电极的栅电极形成工序；
形成第1电绝缘膜使得上述栅电极被覆盖的第1电绝缘膜形成工序；
在上述第1电绝缘膜形成工序以后，在绝缘基板上形成由第5半导体构成的第1薄膜的第1成膜工序；
通过光刻和刻蚀对上述第1薄膜构建图形，使得在上述栅电极的上方形成沟道薄膜的第1构建图形工序；
在上述绝缘基板上形成由比上述第5半导体熔点低的第6半导体构成的第2薄膜的第2成膜工序；
通过光刻和刻蚀对上述第2薄膜构建图形，使得形成与上述沟道薄膜接触、而且相互隔离的源极薄膜以及漏极薄膜的第2构建图形工序；
在上述源极薄膜以及漏极薄膜的每一个内掺进掺杂剂，使得形成源极部分以及漏极部分的掺杂工序；
形成与上述源极部分电连接的源电极，形成与上述源电极隔离、并且与上述漏极部分电连接的漏电极的源漏电极形成工序；以及
对上述源极部分和上述漏极部分在预定的温度加热，使得激活上述源极部分和上述漏极部分中的上述掺杂剂的加热工序。
30.如权利要求29中所述的薄膜晶体管的制造方法，其特征在于：
还包括在上述第1成膜工序以后，使上述第1薄膜或者上述沟道薄膜结晶化的结晶工序。
31.如权利要求29中所述的薄膜晶体管的制造方法，其特征在于：
还包括在上述掺杂工序以后，在上述漏极部分的一部分区域中补充掺进掺杂剂的补充掺杂工序，
在上述补充掺杂工序中，形成没有进行补充掺杂，并且与上述沟道部分接触的低浓度掺杂漏极区，以及进行了补充掺杂，比上述低浓度掺杂漏极区的掺杂剂浓度高的高浓度掺杂漏极区。
32.如权利要求29中所述的薄膜晶体管的制造方法，其特征在于：
在上述加热工序中，以600℃以下的温度作为上述预定温度对上述源极部分以及上述漏极部分加热。
33.如权利要求30中所述的薄膜晶体管的制造方法，其特征在于：
在上述第1成膜工序中，形成无定形硅薄膜作为由上述第5半导体构成的第1薄膜，
而且，在上述第2成膜工序中，形成无定形硅锗薄膜或者无定形锗薄膜作为由上述第6半导体构成的第2薄膜，
而且，在上述结晶工序中，在上述沟道部分、上述源极部分以及上述漏极部分中进行结晶化处理。
34.一种(底栅参差型)薄膜晶体管的制造方法，其特征在于，
包括：
在绝缘基板上形成栅电极的栅电极形成工序；
形成第1电绝缘膜使得上述栅电极被覆盖的第1电绝缘膜形成工序；
在上述第1电绝缘膜形成工序后，在绝缘基板上形成由第5半导体构成的第1薄膜的第1成膜工序；
通过光刻和刻蚀对上述第1薄膜构建图形，使得在上述栅电极的上方形成沟道薄膜的第1构建图形工序；
在绝缘基板上形成由上述第5半导体构成的第2薄膜的第2成膜工序；
通过光刻和刻蚀对上述第2薄膜构建图形，使得形成与上述沟道薄膜接触并且相互隔离的源极薄膜以及漏极薄膜的第2构建图形工序；
将具有IVB族原子的离子注入到上述源极薄膜以及上述漏极薄膜，使得形成由比上述第5半导体熔点低的第6半导体构成的低熔点部分的注入工序；
在上述源极薄膜以及漏极薄膜的每一个内掺进掺杂剂，使得形成源极部分以及漏极部分的掺杂工序；
形成与上述源极部分电连接的源电极和与上述源电极隔离并且与上述漏极部分电连接的漏电极的源漏电极形成工序；以及
对上述源极部分和上述漏极部分在预定的温度加热，使得激活上述源极部分和上述漏极部分的上述掺杂剂的加热工序。
35.如权利要求34中所述的薄膜晶体管的制造方法，其特征在于：
还包括使上述沟道薄膜、源极薄膜以及漏极薄膜结晶化的结晶工序，
而且，在上述第1成膜工序中，形成无定形硅薄膜作为由上述第5半导体构成的第1薄膜，
而且，在上述第2成膜工序中，形成无定形硅薄膜作为由上述第5半导体构成的上述第2薄膜，
而且，在上述注入工序中，注入有作为上述IVB族原子的锗原子的离子。
36.一种薄膜晶体管阵列基板，其特征在于，
包括：
绝缘基板；
在上述绝缘基板上按照预定的图形排列配置的(具有下述结构的)多个薄膜晶体管；
(薄膜晶体管的结构具有：
包含具有用第1半导体形成的高熔点部分的沟道部分，以及具有与上述沟道部分的高熔点部分接触、用比上述第1半导体熔点低的第2半导体形成的第1低熔点部分，而且含有第1掺杂剂的源极部分；
经过上述源极部分的第1低熔点部分，与上述沟道部分电连接的源电极；
具有与上述源极部分隔离而且与上述沟道部分接触、用比上述第1半导体熔点低的第3半导体形成的第2低熔点部分，而且含有第2掺杂剂的漏极部分；
经过上述漏极部分的第2低熔点部分，与上述沟道部分电连接的漏电极；以及
与上述沟道部分、上述源电极以及上述漏电极电绝缘、控制作用在上述沟道部分的电场的栅电极)；
与上述源电极电连接的源极布线；
与上述漏电极电连接的漏极布线；  以及
与上述栅电极电连接的栅极布线。
37.如权利要求36中所述的薄膜晶体管阵列基板，其特征在于：
上述沟道部分仅具有由多晶硅构成的高熔点部分，而且，上述源极部分仅具有由多晶硅锗构成的第1低熔点部分，而且，上述漏极部分仅具有由多晶硅锗构成的第2低熔点部分。
38.一种液晶显示装置，其特征在于，
包括：
绝缘基板；
在上述绝缘基板上形成的(具有下述结构的)薄膜晶体管；
(薄膜晶体管的结构具有：
包含具有用第1半导体形成的高熔点部分的沟道部分，以及具有与上述沟道部分的高熔点部分接触、用比上述第1半导体熔点低的第2半导体形成的第1低熔点部分，而且含有第1掺杂剂的源极部分；
经过上述源极部分的第1低熔点部分，与上述沟道部分电连接的源电极；
具有与上述源极部分隔离而且与上述沟道部分接触、用比上述第1半导体熔点低的第3半导体形成的第2低熔点部分，而且含有第2掺杂剂的漏极部分；
经过上述漏极部分的第2低熔点部分，与上述沟道部分电连接的漏电极；以及
与上述沟道部分、上述源电极以及上述漏电极电绝缘、控制作用在上述沟道部分的电场的栅电极)；
与上述源电极电连接的源极布线；
与上述漏电极电连接的漏极布线；
与上述栅电极电连接的栅极布线；
形成在上述绝缘基板的表面上、与上述漏极布线电连接的显示电极；
覆盖上述薄膜晶体管、上述源极布线、漏极布线、栅极布线以及上述显示电极的第1液晶取向膜；
与上述绝缘基板相向的对置基板；
形成在上述对置基板上，与上述显示电极相向的对置电极；
形成在上述对置基板上，覆盖上述对置电极的第2液晶取向膜；
与上述第1液晶取向膜和上述第2液晶取向膜接触、而且夹在上述绝缘基板和上述对置基板之间的液晶层；以及
设置在上述绝缘基板和上述对置基板的周边部分，对上述液晶层封口的液晶封口部分。
39.如权利要求38中所述的液晶显示装置，其特征在于：
上述沟道部分仅具有由多晶硅构成的高熔点部分，而且，上述源极部分仅具有由多晶硅锗构成的第1低熔点部分，而且，上述漏极部分仅具有由多晶硅锗构成的第2低熔点部分。
40.一种电致发光型显示装置，其特征在于，包括：
绝缘基板；
在上述绝缘基板上形成的(具有下述结构的)薄膜晶体管；
(薄膜晶体管的结构具有：
包含具有用第1半导体形成的高熔点部分的沟道部分，以及具有与上述沟道部分的高熔点部分接触、用比上述第1半导体熔点低的第2半导体形成的第1低熔点部分，而且含有第1掺杂剂的源极部分；
经过上述源极部分的第1低熔点部分，与上述沟道部分电连接的源电极；
具有与上述源极部分隔离而且与上述沟道部分接触、用比上述第1半导体熔点低的第3半导体形成的第2低熔点部分，而且含有第2掺杂剂的漏极部分；
经过上述漏极部分的第2低熔点部分，与上述沟道部分电连接的漏电极；以及
与上述沟道部分、上述源电极以及上述漏电极电绝缘，控制作用在上述沟道部分的电场的栅电极)；
与上述源电极电连接的源极布线；
与上述漏电极电连接的漏极布线；
与上述栅电极电连接的栅极布线；
在上述绝缘基板的表面上形成的显示电极；
与上述显示电极相对的对置电极；以及
在上述显示电极与对置电极之间形成的发光层。
41.如权利要求40中所述的电致发光型显示装置，其特征在于：
上述发光层是由有机分子构成的有机发光层。
42.如权利要求41中所述的电致发光型显示装置，其特征在于：
上述沟道部分仅具有由多晶硅构成的高熔点部分，而且，上述源极部分仅具有由多晶硅锗构成的第1低熔点部分，而且，上述漏极部分仅具有由多晶硅锗构成的第2低熔点部分。
CNB011247649A 2000-08-02 2001-08-02 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置 Expired - Fee Related CN1196201C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP234443/2000 2000-08-02
JP2000234443A JP2002050764A (ja) 2000-08-02 2000-08-02 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1336692A true CN1336692A (zh) 2002-02-20
CN1196201C CN1196201C (zh) 2005-04-06

Family

ID=18726810

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011247649A Expired - Fee Related CN1196201C (zh) 2000-08-02 2001-08-02 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置

Country Status (6)

Country Link
US (2) US6479838B2 (zh)
JP (1) JP2002050764A (zh)
KR (1) KR100477473B1 (zh)
CN (1) CN1196201C (zh)
SG (1) SG96637A1 (zh)
TW (1) TW503583B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100353559C (zh) * 2002-12-28 2007-12-05 Lg.菲利浦Lcd株式会社 双面板型有机电致发光装置及其制造方法
CN100355083C (zh) * 2002-12-26 2007-12-12 Lg.菲利浦Lcd株式会社 双面板型有机电致发光显示装置及其制造方法
CN100368911C (zh) * 2005-02-03 2008-02-13 广辉电子股份有限公司 液晶显示装置
CN100368912C (zh) * 2005-02-03 2008-02-13 广辉电子股份有限公司 液晶显示装置的制造方法
CN100372082C (zh) * 2002-05-02 2008-02-27 3M创新有限公司 晶体管的制造方法
CN100375312C (zh) * 2002-11-26 2008-03-12 Lg.菲利浦Lcd株式会社 有机电致发光显示面板装置及其制造方法
CN100388490C (zh) * 2004-10-22 2008-05-14 中华映管股份有限公司 薄膜晶体管阵列基板及其制造方法
CN100395892C (zh) * 2002-12-31 2008-06-18 Lg.菲利浦Lcd株式会社 有机电致发光装置及其制造方法
CN100401524C (zh) * 2002-08-14 2008-07-09 Lg.菲利浦Lcd株式会社 双板式有机电致发光显示装置及其制造方法
CN100405560C (zh) * 2004-07-28 2008-07-23 中华映管股份有限公司 薄膜晶体管制造方法
CN102136551A (zh) * 2009-12-24 2011-07-27 三星移动显示器株式会社 聚合物基板及形成方法和含该基板的显示设备及制造方法
CN102487043A (zh) * 2010-12-03 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487041A (zh) * 2010-12-02 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102799014A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN109860262A (zh) * 2019-03-01 2019-06-07 惠科股份有限公司 显示面板及其制备方法、显示装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1017735B1 (en) * 1997-09-05 2003-11-19 Cambridge Display Technology Limited Compounds for electronic devices
US6566687B2 (en) * 2001-01-18 2003-05-20 International Business Machines Corporation Metal induced self-aligned crystallization of Si layer for TFT
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
US7098069B2 (en) * 2002-01-24 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of preparing the same and device for fabricating the same
JP4042098B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法
GB0302485D0 (en) * 2003-02-04 2003-03-05 Plastic Logic Ltd Pixel capacitors
JP4789421B2 (ja) * 2003-03-12 2011-10-12 三星電子株式会社 フォトン吸収膜を有する半導体素子及びその製造方法
KR100669270B1 (ko) * 2003-08-25 2007-01-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 광전 변환 소자
US20050048706A1 (en) * 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR100541052B1 (ko) * 2003-09-22 2006-01-11 삼성전자주식회사 자유 캐리어의 생성 기술을 사용하여 반도체 물질을레이저 열처리하는 공정
GB0409439D0 (en) * 2004-04-28 2004-06-02 Koninkl Philips Electronics Nv Thin film transistor
US7504327B2 (en) * 2004-06-14 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film semiconductor device
TWI382455B (zh) * 2004-11-04 2013-01-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI386744B (zh) * 2004-12-14 2013-02-21 Samsung Display Co Ltd 薄膜電晶體面板以及使用該薄膜電晶體面板之液晶顯示器
TWI302060B (en) 2004-12-30 2008-10-11 Au Optronics Corp Light emitting diode display panel and digital-analogy converter of the same
KR101198127B1 (ko) * 2005-09-30 2012-11-12 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
JP5433154B2 (ja) * 2007-02-23 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100822216B1 (ko) * 2007-04-09 2008-04-16 삼성에스디아이 주식회사 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법
KR101396662B1 (ko) * 2007-06-28 2014-05-19 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 어레이
KR100908472B1 (ko) * 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법
JP2009212504A (ja) * 2008-02-08 2009-09-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体装置およびその製造方法
US8058143B2 (en) * 2009-01-21 2011-11-15 Freescale Semiconductor, Inc. Substrate bonding with metal germanium silicon material
JP5540723B2 (ja) * 2010-01-21 2014-07-02 ソニー株式会社 薄膜トランジスタの製造方法
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130240875A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102235597B1 (ko) * 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US11362215B2 (en) 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
CN108615680B (zh) * 2018-04-28 2020-03-10 京东方科技集团股份有限公司 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法
CN109873018A (zh) * 2019-03-01 2019-06-11 惠科股份有限公司 显示面板及其制备方法、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661489A (ja) * 1992-08-10 1994-03-04 Sharp Corp 薄膜トランジスタの製造方法
JPH06120499A (ja) * 1992-10-05 1994-04-28 Sharp Corp 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法
KR0131179B1 (ko) * 1993-02-22 1998-04-14 슌뻬이 야마자끼 전자회로 제조프로세스
US5580800A (en) * 1993-03-22 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of patterning aluminum containing group IIIb Element
US5569624A (en) * 1995-06-05 1996-10-29 Regents Of The University Of California Method for shallow junction formation
DE69739368D1 (de) * 1996-08-27 2009-05-28 Seiko Epson Corp Trennverfahren und Verfahren zur Übertragung eines Dünnfilmbauelements
KR100235941B1 (ko) * 1996-10-02 1999-12-15 김영환 반도체소자 제조방법
US5908307A (en) * 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JP3599972B2 (ja) * 1997-09-30 2004-12-08 三洋電機株式会社 薄膜トランジスタの製造方法
JPH11163343A (ja) * 1997-11-28 1999-06-18 Nec Corp 半導体装置およびその製造方法
US5956603A (en) * 1998-08-27 1999-09-21 Ultratech Stepper, Inc. Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits
KR100513803B1 (ko) * 1998-10-13 2005-12-05 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
KR20000046959A (ko) * 1998-12-31 2000-07-25 김영환 반도체장치의 트랜지스터 제조방법
KR20000046960A (ko) * 1998-12-31 2000-07-25 김영환 반도체장치의 트랜지스터 제조방법

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372082C (zh) * 2002-05-02 2008-02-27 3M创新有限公司 晶体管的制造方法
CN100401524C (zh) * 2002-08-14 2008-07-09 Lg.菲利浦Lcd株式会社 双板式有机电致发光显示装置及其制造方法
CN100375312C (zh) * 2002-11-26 2008-03-12 Lg.菲利浦Lcd株式会社 有机电致发光显示面板装置及其制造方法
CN100355083C (zh) * 2002-12-26 2007-12-12 Lg.菲利浦Lcd株式会社 双面板型有机电致发光显示装置及其制造方法
CN100353559C (zh) * 2002-12-28 2007-12-05 Lg.菲利浦Lcd株式会社 双面板型有机电致发光装置及其制造方法
CN100395892C (zh) * 2002-12-31 2008-06-18 Lg.菲利浦Lcd株式会社 有机电致发光装置及其制造方法
CN100405560C (zh) * 2004-07-28 2008-07-23 中华映管股份有限公司 薄膜晶体管制造方法
CN100388490C (zh) * 2004-10-22 2008-05-14 中华映管股份有限公司 薄膜晶体管阵列基板及其制造方法
CN100368912C (zh) * 2005-02-03 2008-02-13 广辉电子股份有限公司 液晶显示装置的制造方法
CN100368911C (zh) * 2005-02-03 2008-02-13 广辉电子股份有限公司 液晶显示装置
CN102136551A (zh) * 2009-12-24 2011-07-27 三星移动显示器株式会社 聚合物基板及形成方法和含该基板的显示设备及制造方法
CN102136551B (zh) * 2009-12-24 2015-05-06 三星显示有限公司 聚合物基板及形成方法和含该基板的显示设备及制造方法
CN102487041A (zh) * 2010-12-02 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487041B (zh) * 2010-12-02 2014-07-23 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102487043A (zh) * 2010-12-03 2012-06-06 京东方科技集团股份有限公司 阵列基板及其制造方法和电子纸显示器
CN102799014A (zh) * 2012-09-07 2012-11-28 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN102799014B (zh) * 2012-09-07 2014-09-10 深圳市华星光电技术有限公司 液晶显示面板的制作方法
CN109860262A (zh) * 2019-03-01 2019-06-07 惠科股份有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
TW503583B (en) 2002-09-21
US20030067007A1 (en) 2003-04-10
CN1196201C (zh) 2005-04-06
US20020033485A1 (en) 2002-03-21
US6479838B2 (en) 2002-11-12
KR100477473B1 (ko) 2005-03-17
SG96637A1 (en) 2003-06-16
JP2002050764A (ja) 2002-02-15
US6818485B2 (en) 2004-11-16
KR20020011871A (ko) 2002-02-09

Similar Documents

Publication Publication Date Title
CN1196201C (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板、液晶显示装置以及电致发光型显示装置
CN1282243C (zh) 具有铜布线的半导体器件
CN1197164C (zh) 具有薄膜晶体管的器件
CN1085887C (zh) 制造半导体器件的方法
CN1131567C (zh) 半导体器件
CN103985637B (zh) 低温多晶硅薄膜晶体管及其制作方法和显示装置
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1755945A (zh) 半导体器件
CN1361551A (zh) 一种半导体器件的制造方法
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1309091C (zh) 薄膜晶体管衬底及其制造方法
CN2775842Y (zh) 半导体电路
TW201019399A (en) A microwave activation annealing process
CN1700430A (zh) 半导体装置的制造方法
CN101043037A (zh) 半导体器件及其制造方法
US20060290634A1 (en) Organic light emitting display and method of fabricating the same
CN1842919A (zh) 薄膜晶体管及其制造方法
CN1677692A (zh) 超级结半导体元件及其制造方法
CN1402357A (zh) 场效应型晶体管及制造方法、液晶显示装置及制造方法
CN1288254A (zh) 半导体器件和有源矩阵衬底的制造方法及电光器件
CN1717793A (zh) 用于生产双极晶体管的方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN1581514A (zh) 栅体短路的薄膜晶体管、其制造方法及相关显示器
CN1494162A (zh) 半导体衬底及其制造方法和半导体器件及其制造方法
CN100347862C (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOSHIBA PANASONIC DISPLAY TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Effective date: 20070727

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070727

Address after: Tokyo, Japan

Patentee after: Toshiba Matsushita Display Technology Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050406