CN1131567C - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN1131567C CN1131567C CN97126000A CN97126000A CN1131567C CN 1131567 C CN1131567 C CN 1131567C CN 97126000 A CN97126000 A CN 97126000A CN 97126000 A CN97126000 A CN 97126000A CN 1131567 C CN1131567 C CN 1131567C
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- mentioned
- semiconductor device
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title description 14
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000013078 crystal Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 239000012528 membrane Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 138
- 238000009792 diffusion process Methods 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 19
- 238000005755 formation reaction Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000005669 field effect Effects 0.000 description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000009413 insulation Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Credit Cards Or The Like (AREA)
Abstract
为抑制在SOI衬底上形成的薄型SOI.MOSFET中的漂移衬底，栅(电极)具有一个双层结构并且其上栅极与SOI层(衬底)的侧边接触。
Description
技术领域
本发明涉及半导体器件，特别是涉及一种具有SOI(绝缘体上的硅)结构的绝缘栅场效应晶体管。
背景技术
采用硅微细加工工艺可以将形成于绝缘衬底上的单晶硅薄层上的SOI-MOSFET(绝缘体上的硅-金属氧化物半导体场效应晶体管)大规模集成在一片衬底上。另外，SOI-MOSFET适于高速动作，因为所形成的晶体管的寄生电容较之采用普通单晶硅衬底所形成的晶体管的要小，于是受到注意。
采用通常的单晶硅衬底的半导体器件(MOSFET)是利用衬底电极对沟道单元加偏压。另一方面，SOI-MOSFET不能从沟道的下部施加偏压，因为在单晶硅薄层的底部是绝缘层(或绝缘衬底)，而且存在一个不可避免的称为“漂移衬底”的问题会导致工作不稳定。
也即有报道称NMOS(N沟道MOS)在断态会生成大的漏电流，因为空穴在沟道单元中蓄积而造成甚至在通态下在电流特性曲线上出现扭折(扭折效应)。已知，在碰撞电离大的NMOS中这一问题表现得更为明显。
解决这一问题的技术有所披露，比如在日本特许公开4-34980和日本特许公开7-273340中。
正如在IEEE Electron Devices Letters，Vol.15，No.12，pp.510-512，December 1994一文中所述，考虑通过栅电极对沟道单元(P型硅)施加偏压。具有衬底和栅极相连的结构的MOSFET可看作是其中FET和横向双极晶体管并存的器件。有报道称，利用这种MOSFET可以得到特别是在低压(最高0.6V)工作时极佳的特性曲线。
图22是在前述参考文献中披露的器件结构平面示意版图。这一平面版图采用了与在通常的单晶硅衬底上形成的MOSFET同样的版图。这一结构的特点是构成单晶硅薄层的有源区100的一部分构图形状与栅极(栅电极)500相同。同时在栅极接触600、栅极500与有源区通过布线互相接触。
图23示出的只是图22上示出的有源区100，在栅极的接触部分，有源区的构图是所谓的八字抗拉试块形(dog bone shape)。接触的剖面结构示于图24中。图24中所示的剖面结构是沿剖面A-A的剖视图。如图24所示，栅极500和有源区100的接触是通过形成一个贯通栅极500和氧化薄膜910的接触孔使处于栅极氧化薄膜910下面的有源区100露出以及在接触孔中形成一个金属线700而实现。
在上述参考文献所披露的技术中，当有源区需要加工时必须事先按照栅极形成一个微细图形。当要形成接触时，必须实施加工贯通栅极并要及时停止加工以防止贯通薄的硅层。还必须在栅极层一面(接触孔的内壁)上实现与栅极的接触。结果出现一个加工问题，就是不能实现与普通的MOS晶体管加工过程(在通常的单晶衬底上形成MOS晶体管的加工过程)的一致性，所以这一技术不适用于集成制造。
因此，必须要做到不实行特殊加工而解次漂移衬底的问题。
发明内容
本发明的一个目的是提供一种具有可向沟道形成区施加电位的新的SOI结构的半导体器件。
本发明的另一个目的是提供一种有着多个具有新的SOI结构的绝缘栅场效应晶体管的半导体集成电路器件，在这种器件中此结构可向在支承衬底上形成的沟道形成区施加电位。
本发明的再一个目的是提供一种制造方法用于制造具有可向沟道形成区施加电位的新的SOI结构的半导体器件。
根据本发明的半导体器件，在包含有在绝缘体上设置的一个单晶半导体层和一个具有形成于单晶半导体层上面的栅电极、源电极和漏电极的绝缘栅场效应晶体管的半导体器件中，栅电极是一个双层结构，由上栅极层和下栅极层构成，并且其中的上栅极层电连接于绝缘栅场效应晶体管的沟道形成区。
根据本发明，通过栅电极向村底施加偏压，从而可以解决漂移衬底的问题。
正如下面将要介绍的对形成过程所做的解释清楚说明的，本发明的结构是在自对准的基础上实现的。因此，很明显，不会出现由于先有技术的加工过程所引起的不能实现对准的问题。
也即下栅电极是通过连续腐蚀加工而成，腐蚀到SOI层(单晶半导体层)而使SOI层侧边露出。通过这种加工可以在栅极和SOI层之间形成接触面(即沟道形成区)。通过在下栅极层上淀积上栅极层，下栅极层和SOI层可在其侧边自动连接。
附图说明
图1为示出本发明的第一实施例的半导体器件的平面图。
图2为图1所示的半导体器件沿线A-A的剖视图。
图3为图1所示的半导体器件沿线B-B的剖视图。
图4为图1所示的半导体器件沿线C-C的剖视图。
图5为示出本发明的第二实施例的半导体器件的剖视图。
图6为示出本发明的第三实施例的半导体器件的剖视图。
图7为示出本发明的第四实施例的半导体器件的剖视图。
图8为示出图1所示的半导体器件的制造工艺的剖视图。
图9为示出图8所示的半导体器件下一制造工艺的剖视图。
图10为示出图9所示的半导体器件下一制造工艺的剖视图。
图11为示出图10所示的半导体器件下一制造工艺的剖视图。
图12为示出本发明的第五实施例的半导体器件的平面版图示意图。
图13为示出本发明的第六实施例的半导体器件的平面版图示意图。
图14为示出本发明的第七实施例的半导体器件的平面版图示意图。
图15为示出本发明的第八实施例的半导体器件的平面版图示意图。
图16为示出本发明的第九实施例的半导体器件的制造工艺的剖视图。
图17为示出本发明的第九实施例的半导体器件的制造工艺的剖视图。
图18为示出本发明的第九实施例的半导体器件的制造工艺的剖视图。
图19为示出本发明的第十实施例的半导体器件的剖视图。
图20为示出本发明的第十一实施例的半导体器件的剖视图。
图21为示出本发明的第十二实施例的半导体器件的平面版图示意图。
图22为具有SOI结构的通常的半导体器件的平面图。
图23为图22中所示的通常的半导体器件的单晶硅薄层的平面图。
图24为图22所示的通常的半导体器件沿A-A线的剖视图。
图25为本发明的第十三实施例的半导体集成电路器件的平面图。
图26为本发明的第十四实施例的半导体集成电路器件的平面图。
图27为本发明的第十五实施例的半导体集成电路器件的平面图。
图28为示出用于驱动本发明各实施例的半导体器件(或半导体集成电路器件)的功率电路(电压限制器)的电路图。
图29为示出采用本发明的半导体器件作为保护元件的输入-输出保护电路的电路图。
图30为示出装有本发明的半导体器件(或半导体集成电路器件)的电子卡的剖视图。
具体实施方式
下面根据各实施例阐明本发明的详细内容。
图1为示出本发明第一实施例的具有SOI结构的半导体器件的掩模版的典型平面图。首先，利用N沟道型绝缘栅场效应晶体管(下面简称为NMOS)一个示例阐明其结构及形成过程。
栅极图形500的定位横跨于以粗线表示的矩形有源区(单晶硅薄层)100之上。数字300A代表利用N型杂质离子注入形成的NMOS的源极和漏极时开口掩模的位置。数字600代表源区、漏区和栅电极各部分的连线接触区。数字700代表连线位置。
在图2、3和4中示出按如上所述配置的NMOS的剖面结构。图2、3和4分别是沿图1中的线A-A(垂直于沟道的方向或沟道宽度方向)、线B-B(沟道长度方向)和线C-C的剖视图。在这些图中，数字120代表，比如，高电阻率单晶硅支承衬底(基底)。数字110代表由，比如，硅氧化层构成的绝缘薄膜。数字100代表位于绝缘薄膜110上的第一导电单晶硅层(即SOI层)。数字910代表由氧化硅薄膜具体构成的栅极绝缘薄膜。数字550代表第1栅极层即下栅极层，而数字500代表第2栅极层即上栅极层。数字350代表源极和漏极扩散层并表示导电类型与第一导电类型相反。沟道单元的硅，即SOI层100表示低浓度P-型导电类型。源极和漏极扩散层表示N-型导电类型。数字700代表金属连线层，该连线层分别与扩散层和电极接触。
本发明的特点示于图2。在图2中，SOI层100的两个互相相对的侧边都与上栅极层500接触并供电，因为不存在栅极绝缘薄膜910。因此，在施加于金属连线层700的偏压就通过上栅极层500加于SOI层100(栅电极下面的沟道形成区)上。下栅极层550通过栅极绝缘薄膜910产生场效应并可完成与场效应晶体管(FET)相同的工作。如图4所示，SOI层100的侧边与扩散层350是互相分开的。也即由扩散层350和SOI层100构成的PN结是形成于SOI层100内部，因而不会到达SOI层100的侧边。因为在与栅极的接触部分和扩散层之间存在一距离，所以在栅极和漏极之间可以获得足够的击穿电压。
与图3中所示的剖面结构相应的其他实施例示分别于图5、6和7中。
图5中所示的第二实施例示出的是SOI层100做得很薄的情况。SOI层100的厚度为，比如，10nm而栅极绝缘薄膜910的厚度为大约SOI层100的厚度的1/2。
在此实施例中栅极和沟道形成区之间的电连接是由图2中所示的结构实现的。
根据此实施例，可以改善亚阈值工作区中的特性。也即由于栅电极和沟道有源区是电连接的，所以当晶体管(NMOS)栅极电压(VG)是0V时(断态)，晶体管的断态变得很强。也即阈值电压提高。因而阈值漏电流减小。
尽管这是SOI结构固有的效应，扩散层的寄生电容可以减小。
图6中所示的第三实施例是一个具有浅层低浓度杂质扩散层340的SOI结构的NMOS，一般称之为LDD(轻掺杂漏)结构。也即层340比扩散层金属线连接的源极和漏极扩散层的浓度要低而且形成的层很浅。采用类似这种的LDD结构，热电子效应可以减小，而具有SOI结构的NMOS可以制造得很微小。
栅极和沟道形成区之间的电连接在此实施例中是利用图2所示的结构实现的。
在图6中，去掉了栅电极500和550用的侧壁隔层。
图7中所示的第四实施例中与金属连线层700连接的高浓度扩散层350由称为DDD(双扩散漏)的低浓度扩散层340所覆盖，而漏极击穿电压可以提高。
也是在此实施例中，栅极和沟道形成区之间的电连接是利用图2中所示的结构实现的。
在图7中，高浓度扩散层350与栅电极500和550的边缘离开。但是，实际上与低浓度扩散层340一样，高浓度扩散层350是通过对栅电极500和550的边缘自对准而形成的。结果与栅绝缘薄膜910接触的高浓度扩散层350的边缘位于栅电极的下面。
下面阐述图1中所示的第一实施例的制造方法。
图8至图11为示出第一实施例的制造工艺的剖面结构图。图8至图11示出的制造工艺系沿着包括图1中所示栅极的半导体器件的线A-A的剖面图。
如图8所示，氧化硅薄膜110在作为支承衬底的硅衬底120上形成。硅衬底120是电阻率相当高的单晶硅。在氧化硅薄膜110上形成一厚度为100nm、电阻率为1Ω·cm的P-导电型单晶硅层(SOI层)100。这样制备好的SOI村底就可以用作起始材料。在此SOI衬底的表面上通过热氧化形成一厚度为10nm的栅极氧化薄膜910并利用CVD方法淀积一厚度为100nm的掺杂成为P-导电型的多晶硅层550。
之后，如图9所示，利用光刻法对有源区刻图。也即依次利用光刻掩模顺序腐蚀形成下栅极层550、栅极绝缘薄膜910和SOI层100。在此情况下，SOI层100的侧边可露出形成有源区。
有源区指的是在其中形成绝缘栅场效应晶体管的区域，并且包括源区和漏区，以及其间的沟道形成区。
之后，如图10所示，淀积一高浓度硼掺杂的多晶硅层(上栅极层)500。这样做可以使下栅极层550和SOI层100在SOI层100露出的侧边处连接。多晶硅中的掺杂硼通过后续的热处理过程(比如，形成CVD保护薄膜的那样的热处理过程)从SOI的此侧边扩散并在SOI层中形成高浓度层。这一高浓度层可通过降低加工温度(比如，600℃至700℃左右)使之较薄。因此，在图中将之去掉。
然后，如图11所示，利用光刻法对栅电极刻图。具体讲就是通过各向异性干腐蚀对栅电极进行处理。在此情况下，在SOI层110上，上栅极层500和下栅极层550可同时处理。也即如图1所示形成栅电极(500)。
一般讲，当存在如SOI层100这样的水平差别时，在SOI层的侧边会生成下栅极层550的腐蚀残余。然而，通过利用栅极绝缘薄膜910和下栅极层550的高腐蚀选择比的条件，可以对层500和550进行加工处理。
由于形成过程与普通的MOSFET的形成过程相同，所以省掉了示图。通过离子注入可生成扩散层(源区和漏区)300，利用栅电极500和用作掩模的开口掩模300A(见图1)进行离子注入时用来加速的砷离子剂量为5×1015cm2，注入能量为25KeV，然后进行退火。利用开口掩模300A，扩散层和SOI层与栅电极接触的侧边之间的间隔设定为0.3微米(μm)。这样做可以提高在从栅极500向SOI层表面扩散和形成的P-型高浓度层(由于是浅结图中未示出)和扩散层300之间的结击穿电压。采用CVD方法淀积BPSG(硼磷硅玻璃)并经过热处理使之平坦化，然后在每个电极上形成接触。经过淀积和加工金属连线就形成元件(NMOS)。
正如上述的加工过程清楚表明的，无须在SOI层上形成接触图形就可使衬底100和栅电极导通。
通过将采用的导电类型颠倒就可以形成PMOS(P沟道MOS)。很明显，通过在硅氧化层110上分别形成P-导电型SOI层和N-导电型SOI层并恰当地采用PMOS形成掩模和NMOS形成掩模就可实现CMOS加工过程。
图12示出第五实施例。此图示出具有所谓双重栅极结构的SOI-NMOS的版图，其中设置多个互相平行的栅(极)以生成大电流。在图12中，形成的扩散层300比有源区(SOI层)100的图形要小。
还是在这一实施例中，每个栅电极500，如图2所示，都具有双层结构，由上栅极层和下栅极层构成，并且上栅极层与有源区的侧边互相接触。
在采用本发明的结构和形成工艺时，具有与扩散层的导电类型相反的导电类型的电极(P-导电类型栅电极500)同有源区的接触可以很容易实现，因为它们的导电类型相同。同时还可以得到双极型晶体管。
图13示出第六实施例的极性晶体管的基本配置。例如，在PMOS的情况下，晶体管的结构设计成使同栅极500连接的N-导电类型SOI层设置为N型基极，而P型源区和P型漏区分别设置为发射极和集电极，于是此晶体管就可作为横向PNP双极晶体管工作。
图14是本发明的第七实施例的半导体器件的平面版图示意图。这一实施例只由一个横向双极晶体管代替MOSFET。也即如图14所示，电极500的图形和基极拉出电极相同。与前述第六实施例同样，电极500与SOI层100的侧边连接。发射极区和集电极区可以通过采用开口掩模图形300和310作为掩模进行熟知的离子注入加工而在SOI层的内部有选择地形成。
图15为本发明的第八实施例的半导体器件的平面版图示意图。
如图15所示，可以将有源区(SOI层)100在一绝缘薄膜(图中未示出)上设置成为环形而形成器件。这种器件，比如，可以用作SOI-MOSFET的输入保护二极管(PN结二极管)。也即有选择地在N-导电类型SOI层100上形成P-导电类型扩散层300以便达到绝缘膜。电极500与在其上形成P-导电类型高浓度杂质扩散层300的环形SOI层100内部的侧壁相接触。电极500的主表面和SOI层的主表面覆盖一层绝缘薄膜(图中未示出)，并且在层绝缘薄膜上设置接触孔600。如虚线所示，阳极线MA和MK连接。
根据本实施例，电极500与正对着整个PN结的环形SOI层内部的侧壁相接触，如此就可以均匀地送出冲击电流。
下面的图16至18示出第九实施例的另一种半导体器件的制造方法。
图16至18的剖视图相应于在线A-A的剖切方向上的剖视图。
当图9中所示的下栅极层550要加工时，就在下栅极层550上淀积一氮化硅薄膜925，此氮化硅薄膜925和下栅极层550受到腐蚀，并且一到达栅极绝缘薄膜910就停止加工。之后，通过混合使用熟知的CVD方法和干腐蚀法(各向异性腐蚀)的隔层形成技术可以在下栅极层550的侧边形成隔层920(图16)。
之后，利用氮化硅薄膜925和隔层920作为掩模加工SOI层100(图17)。
之后，通过去除隔层920和氮化硅薄膜925并利用下栅极层550作为掩模进行离子注入，就可在自对准的基础上在SOI层100的周围区域做成P-导电类型的高浓度杂质扩散层330。其后，当进行图10所示的第一实施例的形成过程(栅极腐蚀)时，就可得到一个元件(图18)。在完成这一加工过程时，即或是采用金属材料作为上栅极层500，也可使其与SOI层导通，电阻低并且不会有肖特基势垒。
在本发明的结构中，很显然，可以将不同的材料通过叠层形成栅极，并且这种组合可以设计成能够得到必需的栅极电阻。栅极的双层构造上面已提到过。然而，也可以，比如，使下栅极由N型多晶硅和在此N型多晶硅上的氮化钛(TiN)的叠层薄膜构成，而上橱极由P型多晶硅构成。也即一种为减小栅极电阻和设定阈值电压而开发的像多晶硅化物栅极(polyside，栅图形化由多晶硅膜和硅化物膜构成的叠层膜而形成的栅极)和(自对准形成的硅化物)salicide栅极的叠层栅极结构就可以原样照用。
图19示出第十实施例，其中绝缘薄膜930位于上栅极500和下栅极550之间。这样做可易于获得浮栅存储器单元。
因而可以制造这样一种半导体集成电路器件，其中的MOSFET具有类似于上述实施例(如第一实施例)中的由上栅极层和下栅极层构成的双层结构并且与上栅极层的侧边及有源区的侧边接触，而且上述的浮栅存储器单元装在SOI层100之中。
图20和图21分别示出第十一实施例和第十二实施例，并且示出上一实施例的MOSFET，以及可以在SOI层100上形成的PN结二极管的变形例。
图20中所示的二极管由在P-导电型SOI层(衬底)100和N型层370之间的PN结组成。下面简单介绍这种二极管的形成方法。
首先，在衬底100的表面不设置栅极绝缘薄膜而淀积下栅极层550和上栅极层500。具体说，形成图8所示的栅极绝缘薄膜910后就将在衬底100的表面上形成的栅极绝缘薄膜910中预备于其上形成二极管的那一部分去除掉。之后，淀积下栅极层550和上栅极层500。由于不存在栅极绝缘薄膜，衬底100在栅电极刻图过程中可被腐蚀。利用此时生成的侧边的水平差别形成绝缘薄膜隔层960。在露出的多晶硅500和衬底100上选择淀积钨710。在钨淀积之前将磷离子注入到衬底100内，并且利用绝缘膜隔层960形成指定的N型层370。数字360代表从550扩散的P型杂质层，因为不存在栅极绝缘薄膜。
这一实施例可以利用双层栅极图形腐蚀选择形成PN结二极管。
在此CMOS加工过程中，N型和P型都用于栅极使用的多晶硅。利用这一点可以形成二极管。图21示出一典型版图。接触可以发生在从有源区(P-导电类型SOI层)100的左边(CNT1)至N-导电类型区，也可是从右边(CNT2)至P-导电类型区。
N-导电类型区300是利用开口掩模300A通过离子注入砷离子而形成。
本发明中的栅极和衬底(SOI层)之间的接触(下面称之为衬底接触)在栅极延伸越过多个有源区时也有效。也即本发明的结构适用于高度集成。图25、26和27分别示出第十三、第十四和第十五实施例。在LSI中采用的典型的有源区100和栅极500的配置示例分别示出。
在通常的村底接触中必须具备多个接触形成区。
但是，根据本发明，衬底接触在有源区100的侧壁上实现，因而村底接触对于如图25至27所示那样设置的有源区易于实现。因此，可以得到低压驱动的高集成度的半导体集成电路器件。
但是，在本发明的器件结构中，在电压高(VCC＝1.2至1.5V)时，漏电流增加，所以此结构于低压(VDL≤0.6V)下工作特别有效。因而，在将没有衬底接触的SOI.MOSFET和具有类似于本发明的衬底接触的SOI.MOSFET集成而成的半导体集成电路器件(下面称之为IC)中可以在IC中设置如图28的电压限制器，由驱动电压VDL操作的内电路包括本发明的上述SOI.MOSFET。
在图28中，电阻R1和R2设定成可以取得参考电压Vref(≤0.6V)。符号DA代表差分放大器。
在图29中示出的实施例中本发明的SOI.MOSFET用作栅极保护电路元件。在此实施例中，通过将包括本发明的一个大的倒相器(CMOS倒相器)连接于键合焊盘BP和内电路1之间，此IC可用作栅极保护元件。也即栅电极通过PN结分别连接到电源VCC或接地电缆VSS。结果，比如，当有一个正的冲击电压加于键合焊盘BP时，就通过NMOS的PN结送往接地电缆VSS。另一方面，当有一个负的冲击电压加于键合焊盘BP时，就通过PMOS的PN结送往接地电缆VSS。
根据本发明，此半导体器件具有低压工作的特点。因此，利用光电效应的光探测器的一个难题就是低电压，而本发明的SOI.MOSFET，比如，可以和太阳能电池集成。比如，可以装配图30中所示的电子卡。在图30中，在硅衬底120上设置的阱上形成一个光探测器122，并且在衬底120的一部分中形成掩埋氧化薄膜110。在掩埋氧化薄膜110上形成本发明的SOI.MOSFET。并且，比如，硅衬底120可封装于透明树脂物10内。在透明树脂物10的角部设有一个外接端子11。
可以在村底120的一个主表面上设置本发明的SOI.MOSFET，在另一个与此主表面相对的另一主表面上设置光探测器，用不透光的树脂物保护一个主表面，而用透明的树脂物保护另一个主表面。
如上所述，根据本发明，栅电极电连接于作为沟道的衬底，因而功率可以施加于沟道上，结果就可以抑制漂移衬底的问题。
Claims (6)
1.一种半导体器件，包括具有由绝缘体组成的主表面的支承衬底、在上述绝缘体主表面上图形化的第一导电单晶半导体层、在上述单晶半导体层的主表面上形成的栅极绝缘薄膜、在上述栅极绝缘薄膜上图形化的第一栅极层以及与上述第一栅极层连接的第二栅极层，其中上述第二栅极层在侧边与上述单晶半导体层连接。
2.如权利要求1中的半导体器件，其中上述支承衬底包括单晶半导体和在上述半导体表面上形成有氧化硅薄膜的上述绝缘体组成。
3.如权利要求1中的半导体器件，其中上述单晶半导体层具有矩形形状，上述第二栅极层在上述单晶半导体层的两个互相相对的侧边上连接。
4.如权利要求3中的半导体器件，其中上述支承衬底包括单晶半导体和在上述半导体表面上形成有氧化硅薄膜的上述绝缘体组成。
5.如权利要求3中的半导体器件，其中上述第一栅极层由多晶硅和氮化钛叠层膜组成，而上述第二栅极层由多晶硅组成。
6.一种半导体集成电路器件，包括具有由绝缘体组成的主表面的支承衬底、具有在上述绝缘体主表面上形成的多个矩形的第一导电单晶半导体层、在上述各单晶半导体层的主表面上形成的栅极绝缘薄膜、在上述各栅极绝缘薄膜上图形化的第一栅极层以及延伸越过上述多个单晶半导体层并与上述第一栅极层连接的第二栅极层，其中上述第二栅极层在上述各单晶半导体层的侧边上连接。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP347138/1996 | 1996-12-26 | ||
| JP347138/96 | 1996-12-26 | ||
| JP34713896 | 1996-12-26 | ||
| JP339637/97 | 1997-12-10 | ||
| JP33963797A JP3545583B2 (ja) | 1996-12-26 | 1997-12-10 | 半導体装置およびその製造方法 |
| JP339637/1997 | 1997-12-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1186346A CN1186346A (zh) | 1998-07-01 |
| CN1131567C true CN1131567C (zh) | 2003-12-17 |
Family
ID=26576478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97126000A Expired - Fee Related CN1131567C (zh) | 1996-12-26 | 1997-12-26 | 半导体器件 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6060750A (zh) |
| JP (1) | JP3545583B2 (zh) |
| KR (1) | KR100712461B1 (zh) |
| CN (1) | CN1131567C (zh) |
| MY (1) | MY130168A (zh) |
| SG (1) | SG74035A1 (zh) |
| TW (1) | TW437004B (zh) |
Families Citing this family (60)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3545583B2 (ja) * | 1996-12-26 | 2004-07-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP3388195B2 (ja) * | 1998-12-22 | 2003-03-17 | シャープ株式会社 | 半導体装置及びその製造方法 |
| KR100361861B1 (ko) * | 1998-12-30 | 2003-04-18 | 주식회사 하이닉스반도체 | 에스.오.아이.소자의제조방법 |
| JP3382172B2 (ja) * | 1999-02-04 | 2003-03-04 | 株式会社日立製作所 | 横型絶縁ゲートバイポーラトランジスタ |
| US7242064B2 (en) | 1999-06-30 | 2007-07-10 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP4270719B2 (ja) | 1999-06-30 | 2009-06-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6376880B1 (en) * | 1999-09-27 | 2002-04-23 | Advanced Micro Devices, Inc. | High-speed lateral bipolar device in SOI process |
| US6624459B1 (en) * | 2000-04-12 | 2003-09-23 | International Business Machines Corp. | Silicon on insulator field effect transistors having shared body contact |
| US6767682B1 (en) * | 2000-04-27 | 2004-07-27 | Infineon Technologies Ag | Method for producing quadratic contact holes utilizing side lobe formation |
| US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| JP4003438B2 (ja) * | 2001-11-07 | 2007-11-07 | 株式会社デンソー | 半導体装置の製造方法および半導体装置 |
| US6583469B1 (en) | 2002-01-28 | 2003-06-24 | International Business Machines Corporation | Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same |
| JP2003298057A (ja) * | 2002-03-29 | 2003-10-17 | Advanced Lcd Technologies Development Center Co Ltd | 液晶表示装置の入出力保護回路 |
| KR100499956B1 (ko) * | 2002-10-24 | 2005-07-05 | 전자부품연구원 | 양자채널이 형성된 모스펫을 이용한 포토디텍터 및 그제조방법 |
| JP3770240B2 (ja) | 2003-02-20 | 2006-04-26 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
| EP1774620B1 (en) | 2004-06-23 | 2014-10-01 | Peregrine Semiconductor Corporation | Integrated rf front end |
| US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
| US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
| US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
| USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
| JP2008060218A (ja) * | 2006-08-30 | 2008-03-13 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4277901B2 (ja) | 2006-12-27 | 2009-06-10 | ソニー株式会社 | メモリカード、撮像装置及び記録再生装置 |
| US8587062B2 (en) * | 2007-03-26 | 2013-11-19 | International Business Machines Corporation | Silicon on insulator (SOI) field effect transistors (FETs) with adjacent body contacts |
| US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
| US20080290413A1 (en) * | 2007-05-21 | 2008-11-27 | International Business Machines Corporation | Soi mosfet with a metal semiconductor alloy gate-to-body bridge |
| KR100875432B1 (ko) | 2007-05-31 | 2008-12-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| US7969808B2 (en) * | 2007-07-20 | 2011-06-28 | Samsung Electronics Co., Ltd. | Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same |
| KR20090116088A (ko) * | 2008-05-06 | 2009-11-11 | 삼성전자주식회사 | 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자 |
| KR100889626B1 (ko) | 2007-08-22 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 |
| KR101308048B1 (ko) * | 2007-10-10 | 2013-09-12 | 삼성전자주식회사 | 반도체 메모리 장치 |
| KR20090075063A (ko) * | 2008-01-03 | 2009-07-08 | 삼성전자주식회사 | 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법 |
| JP5417346B2 (ja) | 2008-02-28 | 2014-02-12 | ペレグリン セミコンダクター コーポレーション | 集積回路素子内でキャパシタをデジタル処理で同調するときに用いられる方法及び装置 |
| KR100982310B1 (ko) | 2008-03-27 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100989136B1 (ko) * | 2008-04-11 | 2010-10-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| US9030248B2 (en) | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
| WO2010008586A2 (en) | 2008-07-18 | 2010-01-21 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
| KR20100070158A (ko) * | 2008-12-17 | 2010-06-25 | 삼성전자주식회사 | 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법 |
| KR101442177B1 (ko) * | 2008-12-18 | 2014-09-18 | 삼성전자주식회사 | 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들 |
| EP4350784A3 (en) | 2009-04-21 | 2024-07-10 | Tetrasun, Inc. | High-efficiency solar cell structures and methods of manufacture |
| EP3309845A3 (en) | 2010-03-26 | 2018-06-27 | Tetrasun, Inc. | Shielded electrical contact and doping through a passivating dielectric layer in a high-efficiency crystalline solar cell, including structure and methods of manufacture |
| KR101066436B1 (ko) * | 2010-11-10 | 2011-09-23 | 한국과학기술원 | 광소자 및 이의 제조방법 |
| US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
| CN102280501B (zh) * | 2011-08-02 | 2013-06-12 | 南通大学 | 一种硅基埋栅薄膜太阳能电池 |
| US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
| US20150236748A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Devices and Methods for Duplexer Loss Reduction |
| US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
| US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
| US9673341B2 (en) | 2015-05-08 | 2017-06-06 | Tetrasun, Inc. | Photovoltaic devices with fine-line metallization and methods for manufacture |
| US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
| TWI679771B (zh) | 2017-10-13 | 2019-12-11 | 聯華電子股份有限公司 | 電晶體結構 |
| US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
| US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
| US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
| US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
| JP7464554B2 (ja) | 2021-03-12 | 2024-04-09 | 株式会社東芝 | 高周波トランジスタ |
| WO2022219696A1 (ja) * | 2021-04-13 | 2022-10-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体素子を用いたメモリ装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3974515A (en) * | 1974-09-12 | 1976-08-10 | Rca Corporation | IGFET on an insulating substrate |
| JPS63241967A (ja) * | 1987-03-30 | 1988-10-07 | Toshiba Corp | 絶縁基板型ｍｉｓトランジスタ |
| JPH0214578A (ja) * | 1988-07-01 | 1990-01-18 | Fujitsu Ltd | 半導体装置 |
| US5115289A (en) * | 1988-11-21 | 1992-05-19 | Hitachi, Ltd. | Semiconductor device and semiconductor memory device |
| JPH0434980A (ja) * | 1990-05-30 | 1992-02-05 | Mitsubishi Electric Corp | 半導体装置 |
| JP2963182B2 (ja) * | 1990-10-15 | 1999-10-12 | 日本電信電話株式会社 | 受光素子 |
| JP2717739B2 (ja) * | 1991-03-01 | 1998-02-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH07273340A (ja) * | 1994-03-28 | 1995-10-20 | Nippon Steel Corp | Ｓｏｉ型トランジスタ |
| US5559368A (en) * | 1994-08-30 | 1996-09-24 | The Regents Of The University Of California | Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation |
| JP3545583B2 (ja) * | 1996-12-26 | 2004-07-21 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
-
1997
- 1997-12-10 JP JP33963797A patent/JP3545583B2/ja not_active Expired - Fee Related
- 1997-12-19 SG SG1997004585A patent/SG74035A1/en unknown
- 1997-12-23 KR KR1019970072217A patent/KR100712461B1/ko not_active IP Right Cessation
- 1997-12-23 MY MYPI97006252A patent/MY130168A/en unknown
- 1997-12-24 TW TW086119685A patent/TW437004B/zh not_active IP Right Cessation
- 1997-12-26 CN CN97126000A patent/CN1131567C/zh not_active Expired - Fee Related
- 1997-12-29 US US08/998,887 patent/US6060750A/en not_active Expired - Lifetime
-
2000
- 2000-02-18 US US09/506,956 patent/US6194763B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980064498A (ko) | 1998-10-07 |
| TW437004B (en) | 2001-05-28 |
| JP3545583B2 (ja) | 2004-07-21 |
| KR100712461B1 (ko) | 2007-11-02 |
| US6060750A (en) | 2000-05-09 |
| SG74035A1 (en) | 2000-07-18 |
| MY130168A (en) | 2007-06-29 |
| CN1186346A (zh) | 1998-07-01 |
| US6194763B1 (en) | 2001-02-27 |
| JPH10242477A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1131567C (zh) | 半导体器件 | |
| CN2788356Y (zh) | 金属氧化物半导体场效应晶体管 | |
| US7851858B2 (en) | MOSFET having SOI and method | |
| CN1228611A (zh) | 三重阱结构的半导体集成电路的制造方法 | |
| JP3206026B2 (ja) | 高電圧用ｍｉｓｆｅｔを備える半導体装置 | |
| CN101047193A (zh) | 半导体存储器件及其制造方法 | |
| JP2908818B2 (ja) | 半導体装置の製造方法 | |
| JPH07114264B2 (ja) | 半導体集積回路装置の製造方法 | |
| CN1885565A (zh) | 半导体装置及其制造方法 | |
| JPH0494576A (ja) | 縦型パワーｍｏｓ ｆｅｔ | |
| CN1112292A (zh) | 半导体器件及其制造方法 | |
| JPS62101068A (ja) | 半導体集積回路装置 | |
| JPH09153609A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JP3904725B2 (ja) | 半導体装置及びその製造方法 | |
| CN1018779B (zh) | 垂直双极型晶体管 | |
| JP3424146B2 (ja) | 半導体装置およびその製造方法 | |
| US20140197449A1 (en) | Semiconductor rectifier device | |
| CN1275332C (zh) | 绝缘层上覆硅单晶芯片结构及其制造方法 | |
| JP2973583B2 (ja) | 半導体装置 | |
| KR100323447B1 (ko) | 모스전계효과트랜지스터의제조방법 | |
| JPH0548015A (ja) | 半導体装置 | |
| JP2633092B2 (ja) | 半導体装置の製造方法 | |
| JPS61203679A (ja) | 高耐圧ｍｏｓトランジスタ | |
| JPS6038878A (ja) | Ｍｉｓ型半導体装置 | |
| JPH0582068B2 (zh) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20031217 Termination date: 20141226 |
|
| EXPY | Termination of patent right or utility model |