JP5433154B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5433154B2
JP5433154B2 JP2008033063A JP2008033063A JP5433154B2 JP 5433154 B2 JP5433154 B2 JP 5433154B2 JP 2008033063 A JP2008033063 A JP 2008033063A JP 2008033063 A JP2008033063 A JP 2008033063A JP 5433154 B2 JP5433154 B2 JP 5433154B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
layer
silicon
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008033063A
Other languages
English (en)
Other versions
JP2008235875A5 (ja
JP2008235875A (ja
Inventor
秀和 宮入
翔 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008033063A priority Critical patent/JP5433154B2/ja
Publication of JP2008235875A publication Critical patent/JP2008235875A/ja
Publication of JP2008235875A5 publication Critical patent/JP2008235875A5/ja
Application granted granted Critical
Publication of JP5433154B2 publication Critical patent/JP5433154B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Description

本発明は、レーザ光を照射して半導体を結晶化する技術に関する。また、本発明は、レーザ光を照射して結晶化された半導体膜を用いて、半導体装置を作製する方法に関する。
シリコンウエハを用いずに、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）で半導体集積回路を形成するため、非晶質シリコン膜にレーザ光を照射することで結晶化する技術は、重要な技術の１つである。
例えば、レーザ光を吸収して加熱される膜を非晶質シリコン膜に重ねて形成し、この膜で発生した熱を利用して大粒径の結晶性シリコンを形成する技術が知られている。例えば、特許文献１（特開２００３―１７８９７９号公報）には次の記載がある、基板上にブロッキング層、所定の形状に加工された半導体膜、バリア膜、非晶質シリコンでなる保温膜の順に積層し、連続発振レーザからのレーザ光を基板側から照射して、半導体領域を溶融させて結晶化すること、保温膜によって半導体膜の熱の伝搬方向を調節することで、結晶粒の粒径を大きくできることが記載されている（特許文献１段落００４５、００５７等参照）。
また、非特許文献１には、石英ガラス上に、ＳｉＮ、ＳｉＯ２、１層目のａ−Ｓｉ、ＳｉＯ２、２層目のａ−Ｓｉを積層し、波長５３２ｎｍの固体グリーンレーザ光を照射して、１層目は微結晶Ｓｉ、２層目は粒径約１μｍの多結晶Ｓｉに結晶化させたことが報告されている。非特許文献１の報告によると、この結晶化では、１層目のａ−Ｓｉが熱浴として効果的に機能したと考えられている。
また、特許文献２（特開２００３―１６８６４６号公報）には、基板上に、非晶質シリコン膜、モリブデン膜の順に積層し、モリブデン膜に連続発振型のＹＡＧレーザからのレーザ光を照射して、モリブデン膜を加熱し、モリブデン膜の熱により非晶質シリコンを溶融させて、結晶化することが記載されている。
また、特許文献３（特開平４−２１２４１０号公報）には、レーザ光ではなく、ランプ光のようなインコヒレント光を照射して、非晶質シリコンを結晶化することが記載されている。特許文献３では、基板上に、非晶質シリコン膜、絶縁膜、光吸収層の順に積層し、ランプ光を照射することで光吸収層を加熱し、光吸収層からの熱伝導により非晶質シリコン膜を結晶化することが行われている。光吸収層に、タングステン、モリブデン等の金属、多結晶シリコン、非晶質シリコンが用いられている。
また、非特許文献２には、光吸収層にダイヤモンドライクカーボン膜を用い、波長１０６４ｎｍの連続発振型のＮｄ＋：ＹＡＧレーザ光により非晶質シリコン膜を結晶化させたことが報告されている。
特開２００３―１７８９７９号公報 特開２００３―１６８６４６号公報 特開平４−２１２４１０号公報 菅原裕太、外５名、「２２ａ−Ｗ−８固体グリーンレーザーアニールによる二層構造Ｓｉ薄膜の結晶化」、２００６年春季第５３回応用物理学関係連合講演会予稿集、２００６年３月、Ｎｏ．２、ｐ．８８８ 牧正人、外３名、「２２ａ−Ｗ−９ダイヤモンドライクカーボン光吸収層を用いたシリコン膜のレーザ結晶化２」、２００６年春季第５３回応用物理学関係連合講演会予稿集、２００６年３月、Ｎｏ．２、ｐ．８８８
薄膜トランジスタにも、シリコンウエハに形成されたＭＯＳトランジスタ同様、微細化の要求がある。しかし、トランジスタを微細化し、ゲート電極幅を１μｍ以下とすると短チャネル効果が現れ、トランジスタの電気的特性に悪影響を及ぼす。短チャネル効果を抑制する方法には、（１）チャネル形成領域となる半導体層を薄くする、（２）ゲート絶縁膜を薄くする、（３）半導体層中の不純物濃度を低減する、等の方法が挙げられる。
本発明者らの研究において、ゲート電極幅を１μｍ以下で、短チャネル効果を抑制するには、薄膜トランジスタのチャネル形成領域の厚さは５０ｎｍ以下、より好ましくは４０ｎｍ以下することが望ましいことが分かった。しかしながら、レーザ結晶化により、５０ｎｍ以下の厚さの非晶質シリコン膜を結晶化することは、次の理由で非常に困難である。
レーザ光を照射することで形成された結晶性シリコン膜の結晶構造は、レーザ光のエネルギーに依存する。レーザ光が照射されたシリコンの結晶構造は、レーザ光のエネルギーが増加すると、微結晶、小粒径結晶、大粒径結晶と変化する。大粒径結晶を形成するには、シリコン膜を完全に溶融するエネルギーが必要であることが分かっている。レーザ光のエネルギーが大きすぎると、シリコン膜に裂け目が生じたり（スプリットする）、アブレーションして、膜の形状を維持できなくなる。
なお、膜が完全溶融している状態とは、膜が上面から被形成面との界面まで溶融している状態、液相状態になっている状態をいう。また部分溶融とは、膜の上面から被形成面との界面までに、液相の部分と固相の部分がある状態をいう。
シリコンの光の吸収率は、光の波長および膜厚に依存する。さらに、固相と液相でも、吸収率等が変化する。図６は、波長５３２ｎｍの光に対する、固相の非晶質シリコンおよび液相シリコンの吸収率の膜厚依存性を示すグラフである。図６のグラフの横軸は非晶質シリコン膜の厚さであり、縦軸は吸収率を示す。また、図７は、固相非晶質シリコンに対する液相シリコンの波長５３２ｎｍの光の吸収率の比（＝液相シリコン／固相シリコン）の膜厚依存性を示すグラフである。なお、波長５３２ｎｍのレーザ光としては、例えば、Ｎｄ：ＹＶＯ４レーザの第２高調波が上げられる。
図６に示すように、厚さが５０ｎｍ以下になると非晶質シリコンの吸収率が急激に低下する。よって、厚さが５０ｎｍ以下の非晶質シリコンを完全溶融させて、結晶化するには、レーザの出力を高くする必要がある。一方、図７のグラフは、厚さが５０ｎｍ以下となると、非晶質シリコン膜が固相から液相に相変化することで、急激に吸収率が変動することを示している。
そのため、レーザ光の照射によって非晶質シリコン膜が固相から液相に相変化した直後に、吸収率の急激な変動が起こるため、シリコンへのエネルギーが供給不足または供給過剰となり、結晶粒を大きく成長させるための適切なエネルギーを供給することが困難となる。また、レーザは発振器自体の出力の変動もある。よって、シリコン膜の厚さが５０ｎｍ以下では、大粒径結晶を形成できるレーザの出力の適切な範囲は非常に狭くなるという問題点がある。そのため、５０ｎｍ以下の厚さのシリコン膜のレーザ結晶化は留まりが低く、また結晶性を均一にして、レーザ結晶化を行うことを非常に困難にしている。
また、シリコン膜が薄くなる程、レーザ光の照射による熱応力の急峻な変化に耐えられず、結晶化された部分の一部に、ピーリング（剥がれ）や、ストリップ（裂け目）が発生しやすくなり、結晶性が均一なレーザ結晶化を困難にしている。
本発明の課題は、以上の課題を解決するために、厚さが５０ｎｍ以下の半導体膜を、歩留まり良く、レーザ光の照射で結晶化する方法を提供することを課題とする。
上述の課題を解消するため、本発明は、基板上に半導体膜を形成し、半導体膜上に、レーザ光を吸収して発熱する光吸収膜を形成し、光吸収膜を通過させて半導体膜にレーザ光を照射して、半導体膜を溶融すると共に光吸収膜を溶融することで、半導体膜を結晶化し、結晶性半導体を形成するというレーザ結晶化技術である。また、本発明は、結晶性半導体を所望の形状に加工した結晶性半導体膜を有する素子を形成するという半導体装置の作製方法にある。
下層の半導体膜と共に、上層の光吸収膜をレーザ光で溶融することで、溶融された光吸収膜から下層の半導体膜に熱が伝導され、半導体膜の溶融時間を延ばすことができる。半導体膜の結晶の成長距離を長くすることができる。
また、光吸収膜を固相から液相に状態変化させることで、レーザ光に対する光吸収膜の反射率を上昇させ、光吸収膜をレーザ光が殆ど透過させないようにする。このことにより、溶融状態の半導体膜にレーザ光が吸収されないようになり、レーザ光からエネルギーが液相の半導体膜に過剰に供給されることを防ぐことができる。
つまり、本発明では、半導体膜は、まず、レーザ光を吸収することで加熱され、完全溶融される。同時に、光吸収膜もレーザ光を吸収することで加熱され、完全溶融される。そして、光吸収膜が溶融することで、半導体膜にレーザ光が殆ど到達されなくなり、光吸収膜からの熱伝導によって半導体膜が主に加熱される。また、光吸収膜は、固相から液相に状態変化することで、半導体膜への熱の供給源となるだけではなく、半導体膜が過剰に加熱されることを防ぐ。
従って、本発明に係るレーザ結晶化方法を用いることで、高い歩留まりで、厚さが５０ｎｍ以下、さらに薄い４０ｎｍ以下の半導体膜を完全溶融させて、結晶成長させることができる。また、使用できるレーザの出力範囲を広げることができる。なお、本発明において、５０ｎｍよりも厚い半導体膜も完全溶融させて結晶化することが可能であり、半導体膜の厚さは２００ｎｍ以下とすることができる。
本発明において、半導体膜はシリコンまたはゲルマニウムを主成分とする半導体で形成することが好ましい。シリコンを主成分とする半導体はシリコン、ゲルマニウムまたはシリコンゲルマニウム（ＳｉｘＧｅ１−ｘ、０＜ｘ＜１）等である。半導体膜の結晶構造は、非単結晶であればよい。その結晶構造は非晶質または微結晶がより好ましい。
光吸収膜はレーザ光を透過し、またレーザ光を吸収して溶融される膜が選択される。例えば、光吸収膜を半導体膜で形成することができる。また、レーザ光の照射で溶融させるため、光吸収膜の厚さは３０ｎｍ以上２００ｎｍ以下が好ましい。
光吸収膜に用いられる半導体には、下層の半導体膜と同様、シリコンまたはゲルマニウムを主成分とする半導体で形成することができる。シリコンまたはゲルマニウムを主成分とする半導体は、シリコン、ゲルマニウムまたはシリコンゲルマニウム（ＳｉｘＧｅ１−ｘ、０＜ｘ＜１）等である。光吸収膜を半導体で形成する場合、結晶構造は非単結晶であり、微結晶または非晶質が好ましい。また、光吸収膜としては、下層の半導体膜と同じ結晶構造の半導体膜であることが望ましい。
本発明において、レーザ光の照射により光吸収膜および半導体膜を溶融するため、半導体膜の下面、半導体膜と光吸収膜の間に、それぞれ、レーザ光の照射によって溶融されないバッファ膜を形成することが望ましい。例えば、半導体膜の下面に形成されるバッファ膜は、半導体膜と基板の間に形成される。
半導体膜と基板の間に形成される第１のバッファ膜は、レーザ光の照射で結晶化された結晶性半導体膜を用いて形成した素子の下地膜として機能させることができる。また、第１のバッファ膜に、素子に不純物が侵入することを防ぐバリア層の機能を持たせることもできる。また、この第１のバッファ膜は、レーザ光の照射により半導体膜が温度上昇しても、その熱が基板に伝導されにくくする熱の緩和層として機能させることができる。
光吸収膜と半導体膜の間に形成される第２のバッファ膜は、溶融した光吸収膜と、溶融した半導体膜が混合するのを防止するための膜である。また、エッチングにより光吸収膜を除去するとき、半導体膜が除去されないようにするために、第２のバッファ膜をエッチングストッパーとして機能させることが好ましい。
第１のバッファ膜および第２のバッファ膜は、単層または積層構造の絶縁膜で形成することができる。
本発明において、レーザ光の波長は半導体膜に吸収される波長が選択される。その波長は、例えば、１００ｎｍ以上８００ｎｍ以下が好ましく、３５０ｎｍ以上７５０ｎｍ以下がより好ましい。なお、レーザ光には、レーザの基本波だけでなく、高調波（代表的には、第２高調波、第３高調波）も用いることができる。
レーザ光として、連続発振レーザ（以下、「ＣＷレーザ」と記す。）、疑似連続発振レーザ（以下、「疑似ＣＷレーザ」と記す。）またはパルス発振レーザから射出されたレーザ光を用いることができる。なお、パルス発振レーザのうち、繰り返し周波数が１０ＭＨｚ以上のパルス発振レーザを疑似連続発振レーザという。このようなレーザは、ＣＷレーザと同様、レーザ光が照射されている部分を完全溶融状態に保つことができる。そのため、このレーザを用いる場合も、ＣＷレーザと同様に、レーザ光を走査することで、半導体膜中に固相液相の界面を移動させることができる。
また、２台以上のレーザから射出されたビームのビームスポットを重ねて、レーザ光を照射することもできる。この場合、レーザの種類は同じでも、異なっていてもよい。
本発明により、厚さが５０ｎｍ以下の半導体膜を、歩留まり良く、レーザ光の照射で結晶化することが可能になる。
以下に、図面を用いて、本発明の半導体膜の結晶化方法を説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は実施の形態および実施例の記載内容に限定して解釈されるものではない。
（実施の形態１）
図１および図２を用いて、本実施の形態では、第１のバッファ膜、第１の半導体膜、第２のバッファ膜、および光吸収膜を基板上に形成し、光吸収膜および第２のバッファ膜を通過させて第１の半導体膜にレーザ光を照射することで、第１の半導体膜に結晶性半導体を形成する方法を説明する。
図１（Ａ）〜（Ｃ）は、本実施の形態を説明するための断面図である。まず、基板１００を用意する。基板１００には、例えば、ガラス基板、石英基板、サファイヤ基板、およびプラスチック基板等の絶縁材料でなる基板、ステンレス基板等の導電性基板、ならびにシリコンウエハ等の半導体基板等を用いることができる。
図１（Ａ）に示すように、基板１００上に第１のバッファ膜１０１を形成し、第１のバッファ膜１０１上に第１の半導体膜１０２を形成し、第１の半導体膜１０２上に第２のバッファ膜１０３を形成し、第２のバッファ膜１０３上に光吸収膜１０４を形成する。
第１のバッファ膜１０１は、半導体装置において素子の下地絶縁膜として機能させることができる。下地絶縁膜を形成することで、素子に含まれる結晶性半導体膜と、その被形成面との界面準位を低くすることができる。また、基板１００側から素子に不純物が侵入することを防ぐブロッキング層の機能を持たせることができる。このため、第１のバッファ膜１０１を形成することで、ガラス基板やプラスチック基板のような、石英基板などと比較して不純物を多く含む基板を用いることが可能になる。
第１のバッファ膜１０１の厚さは１μｍ以下１０ｎｍ以上とすることができ、５００ｎｍ以下５０ｎｍ以上がより好ましい。第１のバッファ膜１０１は、単層構造、積層構造の絶縁膜で形成することができる。第１のバッファ膜１０１を構成する絶縁膜は、酸化シリコン（ＳｉＯｘ、０＜ｘ≦２）、窒化シリコン（ＳｉＮｘ、０＜ｘ≦４／３）、酸化窒化シリコン（ＳｉＯｘＮｙ、０＜ｘ＜２、０＜ｙ＜４／３）等シリコンを主成分とする絶縁材料で形成することができる。なお、第１のバッファ膜１０１と結晶化された第１の半導体膜の界面準位を低くするため、第１の半導体膜１０２の下面と接する膜を窒化シリコンで形成すると、結晶化された第１の半導体膜１０２との界面準位に電荷が蓄積され、トランジスタのしきい値電圧値の絶対値が増加してしまう。そのため、第１の半導体膜１０２の下面に接する膜には、酸化シリコンまたは、窒素の組成比が１％以下の酸化窒化シリコンで形成することが好ましい。しかしながら、これらの絶縁膜は、不純物に対するブロッキング性が低いため、これらの絶縁膜と基板１００の間に、ブロッキング機能の高い窒化シリコンまたは窒素の組成比が４０％以上の酸化窒化シリコンでなる膜を形成することが好ましい。この場合、第１のバッファ膜１０１は、窒化シリコンまたは窒素の組成比が４０％以上の酸化窒化シリコンでなる膜と、酸化シリコンまたは、窒素の組成比が１％以下の酸化窒化シリコンでなる膜との２層構造となる。或いは、酸化シリコンまたは、窒素の組成比が１％以下の酸化窒化シリコンの単層膜で第１のバッファ膜１０１を形成する場合は、厚さを５００ｎｍ以上と厚くして、ブロッキング性を高めることが好ましい。
酸化シリコンなどのシリコンを主成分とする絶縁膜は、プラズマＣＶＤ法、スパッタ法、原子層堆積法（ＡＬＤ法、Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）等で形成することができる。なお、第１のバッファ膜１０１を積層構造とする場合、異なる成膜方法を用いてもよい。
第１の半導体膜１０２は、結晶化の対象となる半導体膜であり、結晶化された第１の半導体膜１０２を用いて、半導体装置を形成する。第１の半導体膜として、第１の半導体膜１０２は、シリコンまたはゲルマニウムを主成分とする半導体で形成することができる。シリコンまたはゲルマニウムを主成分とする半導体としては、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ、０＜ｘ≦１）、および炭化シリコン（ＳｉＣ）等の半導体である。これらの半導体材料でなる膜は、プラズマＣＶＤ法、減圧ＣＶＤ法、熱ＣＶＤ法等のＣＶＤ法、またはスパッタ法で形成することができる。
例えば、ＣＶＤ法で、シリコン膜を形成する場合は、例えば、水素で希釈したシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を原料ガスに用いる。この原料ガスにＧｅＨ４を添加することで、シリコンゲルマニウム膜を形成することができる。また、スパッタ法でシリコン膜を形成する場合は、例えば、シリコン（Ｓｉ）のターゲットを用いる。また、シリコンゲルマニウム膜を形成するには、例えば、ゲルマニウム（Ｇｅ）を含むシリコン（Ｓｉ）のターゲットを用いる。
また、第１の半導体膜１０２は、Ｐ（リン）、Ａｓ（ヒ素）等の半導体にｎ型導電型を付与する不純物元素、またはＢ（ボロン）等の半導体にｐ型の導電型を付与する不純物元素を含んでいてもよい。このような不純物元素を第１の半導体膜１０２に含ませるには、例えば、上記のようにシリコン膜等を形成した後、イオンドーピング装置またはイオン注入装置により、このような不純物元素をシリコン膜に添加する。
レーザ光を照射される前の第１の半導体膜１０２の結晶構造は非単結晶であり、非晶質、又は微結晶がより好ましい。
第１の半導体膜１０２の厚さは１５０ｎｍ以下５ｎｍ以上とすることができる。本発明では、第１の半導体膜１０２を５０ｎｍ以下５ｎｍ以上と薄く形成することができ、さらに、その厚さを４０ｎｍ以下５ｎｍ以上とすることがより好ましい。第１の半導体膜１０２の厚さを５０ｎｍ以下とすることで、短チャネル効果が抑制された、ゲート長が１μｍ以下の薄膜トランジスタを作製することができる。
光吸収膜１０４と第１の半導体膜１０２の間に形成される第２のバッファ膜１０３は、溶融した光吸収膜１０４と第１の半導体膜１０２が混合するのを防止するための膜である。また、第１の半導体膜１０２を結晶化した後、エッチングにより光吸収膜１０４を除去するとき、結晶化された第１の半導体膜１０２が除去されないようにするために、第２のバッファ膜１０３をエッチングストッパーとして機能させることが好ましい。
下層の第１の半導体膜１０２にレーザ光が照射されるように、第２のバッファ膜１０３は、レーザ光を透過する膜で形成される。例えば、第２のバッファ膜１０３は、単層構造または積層構造の絶縁膜で形成することができる。第２のバッファ膜１０３を構成する膜は、酸化シリコン（ＳｉＯｘ、０＜ｘ≦２）、窒化シリコン（ＳｉＮｘ、０＜ｘ≦４／３）、酸化窒化シリコン（ＳｉＯｘＮｙ、０＜ｘ＜２、０＜ｙ＜４／３）等のシリコンを主成分とする絶縁材料、並びに酸化タンタル、酸化ハフニウム、酸化ジルコニウム、及び酸化チタン等の金属酸化物等で形成することができる。これらの絶縁膜は、ＣＶＤ法、スパッタ法、ＡＬＤ法等で形成することができる。なお、第２のバッファ膜１０３を積層構造とする場合、各層を形成する方法が同じでも、異ならせることもできる。
第２のバッファ膜１０３の厚さは、レーザ光の照射で溶融せず、かつ下層の第１の半導体膜１０２に熱を伝えることができる厚さが好ましく、その厚さは１０ｎｍ以上２００ｎｍ以下とすることができる。また、後述するように、素子を構成する膜として第２のバッファ膜１０３を用いることができる。この場合、素子の特性に合わせて、第２のバッファ膜１０３の厚さが決定される。
光吸収膜１０４は、レーザ光を吸収することで温度上昇して、第１の半導体膜１０２と共に溶融し、かつ、下層の第１半導体膜１０２にレーザ光を照射するため、レーザ光を透過する材料で形成することができる。例えば、第１の半導体膜１０２と同様、光吸収膜１０４を半導体膜で形成することができる。光吸収膜１０４に用いられる半導体の材料は、第１の半導体膜１０２と同様であり、シリコン、ゲルマニウム、シリコンゲルマニウム（ＳｉｘＧｅ１−ｘ、０＜ｘ＜１）等のシリコンまたはゲルマニウムを主成分とする半導体を用いることができる。また、光吸収膜１０４に半導体膜を用いる場合、半導体膜の結晶構造は非単結晶であり、より好ましくは、非晶質または微結晶である。
また、レーザ光の照射で溶融させるため、光吸収膜１０４の厚さは３０ｎｍ以上２００ｎｍ以下が好ましい。
光吸収膜１０４に半導体膜を用い、また第１のバッファ膜１０１および第２のバッファ膜１０３に絶縁膜を用いた場合、図１（Ａ）に示す工程は、基板１００上に第１の絶縁膜１０１を形成し、第１の絶縁膜１０１上に第１の半導体膜１０２を形成し、第１の半導体膜１０２上に第２の絶縁膜１０３を形成し、第２の絶縁膜１０３上に第２の半導体膜１０４を形成する工程となる。
次いで、図１（Ｂ）に示すように、レーザ光１０５を、光吸収膜１０４の上方から照射する。なお、第１のバッファ膜１０１、第１の半導体膜１０２、第２のバッファ膜１０３および光吸収膜１０４には、成膜方法によって、水素が含まれる場合がある。その場合は、レーザ光１０５を照射する前に、４００℃〜５５０℃で１時間程度かそれ以上の時間加熱し、膜から水素出しを行う。水素出しを行うことで、レーザ光１０５の照射によって水素が噴出することを防ぐことができる。なお、水素出しの加熱処理は、水素を含む膜を形成される度に行ってもよい。第１のバッファ膜１０１、第１の半導体膜１０２、第２のバッファ膜１０３および光吸収膜１０４を形成した後、水素出しの加熱処理を１回行ってもよい。スパッタ法で膜を形成することで、水素を含ませないように形成することができる。
レーザ光１０５を光吸収膜１０４側から照射することにより、レーザ光１０５は、光吸収膜１０４、第２のバッファ膜１０３を透過し、第１の半導体膜１０２に照射される。第１の半導体膜１０２はレーザ光を吸収して加熱される。その結果、レーザ光１０５が照射された領域は完全溶融し、液相の半導体１０６となる。また、レーザ光１０５の一部は光吸収膜１０４にも吸収される。光吸収膜１０４もレーザ光１０５を吸収するので、レーザ光１０５が照射された領域は完全溶融され、液相の光吸収膜１０７となる。
レーザ光１０５を基板１００に対して走査しながら、レーザ光１０５を照射する。レーザ光１０５の照射領域が移動することで、液相の半導体１０６の温度が下がり固化し、その結果、図１（Ｃ）に示すように、レーザ光１０５が照射された領域に結晶性半導体１０８が形成される。また、液相の光吸収膜１０７も固化する。ここでは、溶融され固化後の光吸収膜を、レーザ光が照射される前の光吸収膜１０４と区別するため光吸収膜１０４’とする。
図２を用いて、レーザ光１０５を走査しながら照射する工程を説明する。図２は図１（Ｂ）および図１（Ｃ）の断面図に対応する斜視図である。なお、図２において、図面が煩雑になるのを避けるため、第２のバッファ膜１０３および光吸収膜１０４のハッチングは省略している。また、ここでは、レーザ光１０５にＣＷレーザから射出されたレーザ光を用いる場合を例に説明する。
光学系により、被照射面において、ＣＷレーザから射出されたレーザ光１０５のビームスポットを線状または矩形状にする。ビームスポットの形状が線形とは、理想的な線だけではなく、長円状等も含む。レーザ光１０５を照射することで、第１の半導体膜１０２が完全溶融される。ＣＷレーザを用いることで、レーザ光１０５が第１の半導体膜１０２に常に照射されているため、レーザ光１０５が基板１００に対して相対的に移動すると、その移動方向に、固相の第１の半導体膜１０２と液相の半導体１０６との界面が移動し、結晶性半導体１０８をラテラル成長させることができる。
なお、パルスの繰り返し周波数が１０ＭＨｚ以上の疑似ＣＷレーザを用いても、ＣＷレーザと同様に、レーザ光１０５を走査しながら照射することで、第１の半導体膜１０２中の固相液相界面を移動させることができるので、その結果として、結晶性半導体１０８をラテラル成長させることができる。
なお、パルスの繰り返し周波数が１０ＭＨｚよりも低いパルス発振レーザも用いることができる。この場合、レーザ光１０５の照射領域が重なるように、レーザ光１０５を走査し、レーザ光１０５により完全溶融された部分が連結されるように、レーザ光１０５を第１の半導体膜１０２に照射することで、結晶性半導体１０８をラテラル成長させることができる。
なお、レーザ光１０５を照射するための光学系に位相シフトマスク等を用いて、レーザ光１０５のビームプロファイルを調節することもできる。
図２は、レーザ光１０５の照射によって、レーザ光１０５の走査方向にラテラル成長した結晶性半導体１０８が、第１の半導体膜１０２に形成された様子を示している。図２において、結晶性半導体１０８の点線が粒界を示している。
本発明は、レーザ光１０５を照射することで、まず、第１の半導体膜１０２と共に光吸収膜１０４を完全溶融する。このことにより、液相の光吸収膜１０７からの熱が、第２のバッファ膜１０３を介して液相の半導体１０６に伝えられるため、液相の半導体１０６の溶融時間を延ばすことができる。
また、レーザ光１０５が照射され、光吸収膜１０７が固相から液相に状態変化したことで、光吸収膜１０７のレーザ光１０５に対する反射率が急激に上昇し、液相の半導体１０６にレーザ光１０５が殆ど到達しなくなる。よって、液相の半導体１０６への熱の供給は、液相の光吸収膜１０７からの熱伝導が殆どとなる。このことにより、第１の半導体膜１０４が固相から液相に状態変化することで、第１の半導体膜１０４のレーザ光１０５の吸収率が急激に上昇しても、液相の光吸収膜１０７がレーザ光１０５を反射し、レーザ光１０５からエネルギーが液相の半導体１０６に過剰に供給されることを回避することができる。
従って、本実施の形態のレーザ結晶化技術を用いることでレーザの使用可能な出力範囲を広げることができる。その結果として、第１の半導体膜１０２の厚さが５０ｎｍ以下になっても、歩留まり良く、レーザ光の照射で半導体膜を結晶化することが可能になる。
第１の半導体膜１０２を完全溶融するため、レーザ光１０５の波長は第１の半導体膜１０２に吸収される波長を選択する。例えば、レーザ光１０５の波長は１００ｎｍ以上８００ｎｍ以下とすることができる。より好ましい波長の範囲は３５０ｎｍ以上７５０ｎｍ以下である。なお、レーザ光１０５には、レーザの基本波だけでなく、高調波（代表的には、第２高調波、第３高調波）も用いることができる。
レーザ光１０５の照射で、第１の半導体膜１０２と共に光吸収膜１０４を完全溶融させるため、光吸収膜１０４は第１の半導体膜１０２と同じ材料を用いることが好ましく、さらに好ましくは結晶構造も同じ材料が好ましい。例えば、第１の半導体膜１０２および光吸収膜１０４を共に非晶質シリコンまたは微結晶シリコンで形成する。
また、レーザ光１０５の走査速度（基板１００に対する相対的な移動速度）および、出力は、第１の半導体膜１０２が完全溶融されるように調節する。例えば、２台以上のレーザを使用し、各レーザから射出されたレーザ光のビームスポットを重ねることで、レーザ光のエネルギーを必要な値まで高くすることができる。複数のレーザを使用する場合、射出するレーザ光の波長が異なっていてもよい。また、連続発振、疑似連続発振、パルス発振等異なる発振動作のレーザを組み合わせてもよい。
なお、レーザ光の代わりにランプを光源とするランプ光を照射することも可能である。この場合、第１の半導体膜に吸収される波長がランプから発する光に含まれていればよく、ランプから発する光が１００ｎｍ以上８００ｎｍ以下の波長を含んでいることが好ましく、３５０ｎｍ以上７５０ｎｍ以下の範囲に強度のピークがあることがより好ましい。
また、第１の半導体膜１０２に、シリコンを主成分とする半導体膜を用いた場合、シリコンの結晶化を助長する元素を第１の半導体膜１０２に導入することもできる。このような作用を有する元素は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、白金（Ｐｔ）、鉄（Ｆｅ）、スズ（Ｓｎ）、鉛（Ｐｂ）、銅（Ｃｕ）、金（Ａｕ）等の金属元素である。
上記の元素を第１の半導体膜１０２に添加する工程は、第２のバッファ膜１０３を形成する前に行う。その具体的な方法には、例えば以下の方法がある。
（１）非晶質シリコン膜の表面に、数ｎｍ程度の単体金属、金属化合物または合金の薄膜をスパッタ法や蒸着法で形成する方法。
（２）単体金属、金属化合物または合金と、溶媒との混合物をスピンコート法、印刷法等で非晶質シリコン膜の上面に塗布する方法。この方法では、溶媒中に金属化合物等が溶解していても、溶解せずに分散していてもよい。
なお、（２）の方法を用いる場合、極性溶媒として水、アルコール、酸、アンモニア等の極性溶媒を用いることができる。例えば、金属元素としてニッケルを添加する場合、臭化ニッケル、酢酸ニッケルの水溶液を用いることができる。また、ベンゼン、トルエン、キシレン、四塩化炭素、クロロホルム、エーテル等の無極性媒質を用いることができる。なお、極性溶媒を用いる場合、第１の半導体膜１０２の濡れ性を高めるため、第１の半導体膜１０２の表面をオゾン、ＵＶ光等で酸化することが好ましい。
以上の金属元素を添加することで、結晶化された第１の半導体膜１０２を用いて、高いソース−ドレイン耐圧を有するトランジスタを作製することができる。
（実施の形態２）
本発明の結晶化方法を用いて形成された結晶性半導体膜を用いて、様々な半導体装置を作製することができる。本発明の結晶化方法では、厚さ５０ｎｍ以下の非単結晶半導体膜を歩留まり良く作製することが可能になる。よって、ゲート幅が１μｍ以下に微細化しても、短チャネル効果が抑制されたトランジスタを形成することができる。本実施の形態では、図３〜図５を用いて、実施の形態１で説明したレーザ結晶化によって形成された結晶性半導体を用いた半導体装置の作製方法を説明する。
図３〜図５は、結晶性半導体を含む素子を有する半導体装置の作製方法を示す断面図である。まず、図３および図４を用いて、レーザ光の照射で結晶化された半導体膜、および第２のバッファ膜として形成された絶縁膜を有する素子を含む半導体装置の作製方法を示す。ここでは、素子として、薄膜トランジスタ（ＴＦＴ）および容量素子を同一の基板上に作製する方法を示す。次に、図５を用いて、ゲート絶縁膜の構造が異なる複数の薄膜トランジスタを同一基板上に作製する方法を説明する。
実施の形態１のレーザ結晶化方法によって、結晶性半導体膜を形成する。まず、図３（Ａ）に示すように、基板１２０上に、第１のバッファ膜１２１、第１の半導体膜１２２、第２のバッファ膜１２３、光吸収膜１２４を積層して形成する。本実施の形態では、第２のバッファ膜１２３を単層構造又は積層構造の絶縁膜で形成し、第２のバッファ膜１２３によって、薄膜トランジスタのゲート絶縁膜、および容量素子の誘電体を形成する。
次いで、光吸収膜１２４の上方からレーザ光を照射し、第１の半導体膜１２２および光吸収膜１２４を完全溶融させる。レーザ光を基板に対して走査しながら照射することにより、図３（Ｂ）に示すように、第１の半導体膜１２２中に結晶性半導体１２８を形成する。なお、レーザ光を照射する部分は、第１の半導体膜１２２の全体に照射する必要はなく、結晶性半導体により素子を形成する部分に、少なくともレーザ光が照射されればよい。
レーザ光を照射した後、素子に使用しない光吸収膜１２４をエッチングにより除去する。そして、容量素子の電極を形成するため、結晶性半導体１２８にｎ型またはｐ型の導電性を付与する不純物元素を添加する。ｎ型の導電性を付与する不純物としては、リン（Ｐ）、ヒ素（Ａｓ）等がある。ｐ型の導電性を付与する不純物としては、ボロン（Ｂ）等がある。なお、図３および図４に示す半導体装置の作製方法においては、素子の不純物領域の導電型をｎ型として説明する。
ｎ型の不純物領域を形成するため、図３（Ｃ）に示すように、レジストでなるマスク１３１を第２のバッファ膜１２３上に形成する。イオン注入法またはプラズマドーピング法等の方法により、ｎ型の導電性を付与する不純物を結晶性半導体１２８に添加し、ｎ型の第１の不純物領域１３２を形成する。結晶性半導体１２８の第１の不純物領域１３２が形成された部分は、容量素子を構成する。
図３（Ｄ）に示すように、マスク１３１を除去した後、単層構造または積層構造の導電膜１３３を形成する。導電膜１３３を構成する膜の材料には、金属、合金、金属化合物、またはＰまたはＡｓを含んだ多結晶シリコンまたは微結晶シリコン等が挙げられる。金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）等を用いることができる。合金および金属化合物としては、これら金属元素を主成分とする材料を用いることができる。合金としては、アルミニウム−チタン合金、アルミニウム−ネオジム合金等を用いることができる。金属化合物としては、タンタル窒化物、タングステン窒化物、モリブデン窒化物、チタン窒化物等の金属窒化物、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）等のシリサイド等を用いることができる。導電膜１３３は、ＣＶＤ法、スパッタ法、蒸着法などで形成することができる。
そして、フォトリソグラフィ工程およびエッチング工程を経て、導電膜１３３を所望の形状に加工し、図４（Ａ）に示すように、第１の導電膜１３４、１３５を形成する。第１の導電膜１３４は薄膜トランジスタのゲート電極を構成する。第１の導電膜１３５は容量素子の電極を構成する。そのため、第１の導電膜１３５は第２のバッファ膜１２３を介して第１の不純物領域１３２と重なるように形成される。
次に、フォトリソグラフィ工程により、所望の形状のレジストでなるマスクを形成する。このマスクを用いて、第２のバッファ膜１２３、および結晶性半導体１２８が形成された第１の半導体膜１２２をエッチングする。そして、図４（Ｂ）に示すように、第２のバッファ膜１２３でなる第１の絶縁膜１３８、１３９、および結晶性半導体１２８でなる結晶性半導体膜１４０、１４１を形成する。
第１の絶縁膜１３８は、薄膜トランジスタのゲート絶縁膜を構成し、結晶性半導体膜１４０は薄膜トランジスタのソース領域、ドレイン領域、チャネル形成領域を少なくとも含む半導体層を構成する。第１の絶縁膜１３９は容量素子の誘電体層を構成する。また、結晶性半導体膜１４１は容量素子の電極を構成し、第１の不純物領域１３２を含むように形成される。
図４（Ｃ）に示すように、結晶性半導体膜１４０、１４１にｎ型の不純物領域を形成する。イオン注入法またはイオンドーピング法などにより、第１の導電膜１３４、１３５をマスクにして、ｎ型の導電性を付与する不純物元素を結晶性半導体膜１４０、１４１に添加し、結晶性半導体膜１４０にｎ型の第２の不純物領域１４２、１４３を形成し、結晶性半導体膜１４１にｎ型の第２の不純物領域１４４、１４５を形成する。第２の不純物領域１４２〜１４５を形成した後、結晶性半導体膜１４０、１４１に添加された導電性を付与する不純物元素を活性化するための加熱処理を行う。この加熱処理は、レーザ光またはランプ光の照射、加熱炉による処理等で行うことができる。
結晶性半導体膜１４０に形成された第２の不純物領域１４２、１４３は、ソース領域またはドレイン領域として機能する。また、結晶性半導体膜１４０には、第２の不純物領域１４２、１４３を形成することで、第１の導電膜１３４と重なる部分にチャネル形成領域１４６が形成される。結晶性半導体膜１４１には、第２の不純物領域１４４、１４５を形成することで、第１の導電膜１３５と重なる部分に第１の不純物領域１３２が残る。
次に、結晶性半導体膜１４０、１４１のダングリングボンドを終端するため、水素化処理を行うことが好ましい。水素化は、例えば、水素プラズマまたは水素ガスを含む雰囲気での加熱処理で行うことができる。また、第１の導電膜１３４、１３５および第１の絶縁膜１３８、１３９を介して、水素を含む窒化シリコン膜または酸化窒化シリコン膜で結晶性半導体膜１４０、１４１を覆う。その後、窒素雰囲気中の４００〜４５０℃の熱処理により行うことができる。この熱処理によって、窒化シリコン膜または酸化窒化シリコン膜から水素が放出されるからである。水素を含む窒化シリコン膜または酸化窒化シリコン膜は、プラズマＣＶＤ法で原料ガスに水素ガスを含ませることで形成することができる。
次に、図４（Ｄ）に示すように、第１の導電膜１３４、１３５、第１の絶縁膜１３８、１３９および結晶性半導体膜１４０、１４１上に、単層構造または積層構造の第２の絶縁膜１４７を形成する。第２の絶縁膜１４７の所定の箇所にコンタクトホールを形成した後、導電膜を形成する。この導電膜をフォトリソグラフィ工程およびエッチング工程により、所望の形状に加工し、第２の導電膜１４８〜１５０を形成する。第２の導電膜１４８、１４９は、ソース電極またはドレイン電極を構成する。図４（Ｄ）では第２の導電膜１５０は２つの電極のように図示されているが、第２の導電膜１５０は１つの電極を構成し、第２の不純物領域１４４および第２の不純物領域１４５を電気的に接続している。
第２の絶縁膜１４７を構成する絶縁層は、無機材料、有機材料で形成することができる。第２の絶縁膜１４７は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコンなどのシリコンを主成分とする絶縁物、ポリイミド樹脂、アクリル樹脂、シロキサンポリマーを塗布し焼成して形成されたシロキサン結合を有する絶縁物などの絶縁材料で形成された単層膜または２層以上の多層膜で形成することができる。また、第２の導電膜１４８、１４９、１５０を構成する導電膜には、導電膜１３３と同じ材料を選択することができる。
以上の工程で、同一の基板１２０上に薄膜トランジスタ１５２および容量素子１５３が形成される。なお、容量素子１５３は、ダイオード接続したトランジスタであり、ＭＩＳ型構造のコンデンサである。
図４（Ｄ）に示す薄膜トランジスタ１５２は、第２のバッファ膜１２３をゲート絶縁膜として含んでいる。図３の作製方法によって、レーザ光の照射により、ゲート絶縁膜とチャネル形成領域１４６との界面が、第１の半導体膜１２２が完全溶融するまで温度上昇しているため、その界面準位を下げることができる。その結果、Ｓ値（サブスレッショルド値）が小さい、電界効果移動度が高い等の薄膜トランジスタ１５２の電気的特性を良好にすることができる。
以下、図３（Ａ）、図３（Ｂ）、及び図５を用いて、半導体装置の別の作製方法を説明する。ここでは、異なる厚さのゲート絶縁膜を有する複数の薄膜トランジスタを含む半導体装置の作製方法を説明する。
まず、実施の形態１のレーザ結晶化方法によって、結晶性半導体膜を形成する。まず、図３（Ａ）に示すように、基板１２０上に、第１のバッファ膜１２１、第１の半導体膜１２２、第２のバッファ膜１２３、光吸収膜１２４を積層して形成する。図５に示す方法では、第２のバッファ膜１２３を単層構造又は積層構造の絶縁膜で形成し、第２のバッファ膜１２３によって、薄膜トランジスタのゲート絶縁膜を形成する。
次いで、光吸収膜１２４の上方からレーザ光を照射し、第１の半導体膜１２２および光吸収膜１２４を完全溶融させる。レーザ光を基板に対して走査しながら照射することにより、図３（Ｂ）に示すように、第１の半導体膜１２２中に結晶性半導体１２８を形成する。
レーザ光を照射した後、図５（Ａ）に示すように、エッチングにより、光吸収膜１２４を除去する。次に、フォトリソグラフィ工程により、所望の形状のレジストでなるマスクを形成する。このマスクを用いて、第２のバッファ膜１２３、および結晶性半導体１２８が形成された第１の半導体膜１２２をエッチングする。そして、図５（Ｂ）に示すように、第２のバッファ膜１２３でなる第１の絶縁膜１６０、および結晶性半導体１２８でなる結晶性半導体膜１６１、１６２を形成する。ここでは、結晶性半導体膜１６２の上方のみに第２のバッファ膜１２３を残している。
図５の作製方法では、基板１２０上に２つの薄膜トランジスタを作製する方法を示す。第１の絶縁膜１６０は、一方の薄膜トランジスタのゲート絶縁膜を構成する。結晶性半導体膜１６１、１６２はそれぞれ、薄膜トランジスタのソース領域、ドレイン領域、チャネル形成領域を少なくとも含む半導体層を構成する。
次に、図５（Ｃ）に示すように、結晶性半導体膜１６１、１６２を覆う、第２の絶縁膜１６３を形成する。第２の絶縁膜１６３は薄膜トランジスタのゲート絶縁膜を構成する。第２の絶縁膜１６３は、単層構造または積層構造の絶縁膜で形成することができる。第２の絶縁膜１６３を構成する膜は、酸化シリコン（ＳｉＯｘ、０＜ｘ≦２）、窒化シリコン（ＳｉＮｘ、０＜ｘ≦４／３）、酸化窒化シリコン（ＳｉＯｘＮｙ、０＜ｘ＜２、０＜ｙ＜４／３）等のシリコンを主成分とする絶縁材料、および酸化タンタル、酸化ハフニウム、酸化ジルコニウム、酸化チタン等の金属酸化物等で形成することができる。これらの膜は、ＣＶＤ法、スパッタ法、ＡＬＤ法等で形成することができる。
第２の絶縁膜１６３上に導電膜を形成する。次に、フォトリソグラフィ工程およびエッチング工程により、この導電膜を所望の形状に加工し、図５（Ｄ）に示すように、第１の導電膜１６４、１６５を形成する。第１の導電膜１６４、１６５は薄膜トランジスタのゲート電極を構成する。第１の導電膜１６４、１６５は、図３（Ｄ）の導電膜１３３と同じ導電膜で形成することができる。
次に、ｎ型の不純物領域を形成する。第１の導電膜１６４、１６５をマスクにして、イオン注入法またはイオンドーピング法などにより、ｎ型の導電性を付与する不純物元素を結晶性半導体膜１６１、１６２に添加する。この添加工程により、図５（Ｅ）に示すように、結晶性半導体膜１６１にｎ型の不純物領域１６６、１６７が形成され、結晶性半導体膜１６２にｎ型の不純物領域１６８、１６９が形成される。不純物領域１６６〜１６９はソース領域またはドレイン領域として機能する。また、不純物領域１６６〜１６９を形成することで、結晶性半導体膜１６１、１６２には、それぞれ、第１の導電膜１６４、１６５と重なる部分にチャネル形成領域１７０、１７１が形成される。
不純物領域１６６〜１６９を形成した後、結晶性半導体膜１６１、１６２に添加された導電性を付与する不純物元素を活性化する。次に、結晶性半導体膜１６１、１６２のダングリングボンドを終端するため、水素化処理を行う。活性化の処理および水素化処理の方法は、上述した方法を用いることができる。
次に、第１の導電膜１６４、１６５、第２の絶縁膜１６３、第１の絶縁膜１６０および結晶性半導体膜１６１、１６２上に、単層構造または積層構造の第３の絶縁膜１７３を形成する。第３の絶縁膜１７３は、図４（Ｄ）の第２の絶縁膜１４７と同様に形成することができる。
第３の絶縁膜１７３の所定の箇所にコンタクトホールを形成した後、導電膜を形成する。この導電膜をフォトリソグラフィ工程およびエッチング工程により、所望の形状に加工し、第２の導電膜１７４〜１７７を形成する。第２の導電膜１７４〜１７７は、ソース電極またはドレイン電極を構成する。第２の導電膜１７４〜１７７を構成する導電膜には、導電膜１３３と同じ材料を選択することができる。
以上の工程で、同一の基板１２０上に２種類の第１の薄膜トランジスタ１７８および第２の薄膜トランジスタ１７９を作製することができる。第１の薄膜トランジスタ１７８が図４（Ｄ）の薄膜トランジスタ１５２と区別される点は、ゲート絶縁膜がレーザ光の照射後に形成された第２の絶縁膜１６３でなる点である。この点のため、第１の薄膜トランジスタ１７８のゲート絶縁膜は、第２のバッファ膜１２３よりも薄くする、あるいは厚くすることができる。また、そのゲート絶縁膜を構成する膜を第２のバッファ膜１２３と異ならせることもできる。
また、第２の薄膜トランジスタ１７９が薄膜トランジスタ１５２と区別される点は、ゲート絶縁膜が、第２のバッファ膜１２３とレーザ光の照射後に形成された第２の絶縁膜１６３とでなる点である。このため、第２の薄膜トランジスタ１７９のゲート絶縁膜は、第２のバッファ膜１２３よりも厚くすることができる。
例えば、第２の絶縁膜１６３を４０ｎｍ以下と薄く形成する場合、第１の薄膜トランジスタ１７８はフリップフロップ回路、論理回路など高速で動作させる回路に用い、第２の薄膜トランジスタ１７９は、整流回路などを構成する高耐圧型トランジスタに用いることができる。この場合、図５（Ｅ）に示すように、ゲート電極の幅（チャネル長）は、第１の薄膜トランジスタ１７８よりも、第２の薄膜トランジスタ１７９の方を長くすることが好ましい。
本実施の形態では、半導体素子にｎ型の不純物領域のみを形成する例を示したが、ｐ型の不純物領域を形成することもできる。また、同じ基板上に、ｐ型の不純物領域を有する素子、およびｎ型の不純物領域を有する素子を形成することもできる。
本実施の形態では、半導体装置に含まれる素子として、薄膜トランジスタ、容量素子を形成する方法を説明したが、素子はトランジスタ、容量素子に限定されるものではない。結晶性半導体膜を用いて、ｐｎ接合型ダイオード、ショットキーバリアダイオードなどの整流素子、抵抗素子、光電変換素子、ＣＣＤなどの電荷結合素子、フローティングゲート電極およびコントロールゲート電極などを含む半導体記憶素子等、様々な半導体素子を形成することが可能である。そして、これらの素子を組み合わせ、各種の機能を有する回路を構成することで、様々な半導体装置を作製することができる。
本実施例では、第１の半導体膜および光吸収膜に非晶質シリコンを用いて結晶性シリコンを形成する方法を説明する。図８は本実施例を説明するための断面図である。
ガラス基板１０を用意する。次いで、ガラス基板１０上に、第１のバッファ膜、第１の半導体膜、第２のバッファ膜、光吸収膜（第２の半導体膜）を順次形成した。これらの膜は、全て平行平板型のプラズマＣＶＤ装置で形成した。
まず、図８（Ａ）に示すように、ガラス基板１０上に第１のバッファ膜として、二層構造の絶縁膜を形成する。下層に、厚さ５０ｎｍの酸化窒化シリコン膜１１、上層に厚さ１００ｎｍの酸化窒化シリコン膜１２を形成した。酸化窒化シリコン膜１１と酸化窒化シリコン膜１２は、原料ガスが異なり、その結果として、酸素および窒素の濃度が異なる。
下層の酸化窒化シリコン膜１１の原料ガスには、ＳｉＨ４、ＮＨ３、Ｎ２Ｏを用いた。上層の酸化窒化シリコン膜１２の原料ガスには、ＳｉＨ４、Ｎ２Ｏを用いた。窒素濃度は酸化窒化シリコン膜１１の方が高く、酸素の濃度は酸化窒化シリコン膜１２の方が高い。
酸化窒化シリコン膜１２上に、第１の半導体膜として厚さ３０ｎｍの非晶質シリコン膜１３を形成した。原料ガスには、ＳｉＨ４、Ｈ２を用いた。
次に、非晶質シリコン膜１３上に、第２のバッファ膜として、厚さ１１０ｎｍの酸化窒化シリコン膜１４を形成した。酸化窒化シリコン膜１４の原料ガスには、ＳｉＨ４、Ｎ２Ｏを用いた。
次いで、酸化窒化シリコン膜１４上に、光吸収膜（第２の半導体膜）として、非晶質シリコン膜１５を厚さ３７ｎｍ形成した。原料ガスには、ＳｉＨ４、Ｈ２を用いた。
非晶質シリコン膜１５を形成した後、ガラス基板１０上に形成された積層膜を電気炉内で５００℃、１時間加熱した後、５５０℃で４時間加熱した。この加熱処理は、非晶質シリコン膜１３および非晶質シリコン膜１５から水素を出すための処理である。この加熱処理を行うのはレーザ光を照射した際に、非晶質シリコン膜１３および非晶質シリコン膜１５から水素ガスが噴出することを防ぐためである。
この加熱処理後、フッ酸（ＨＦ）により、非晶質シリコン膜１５表面に形成されている酸化膜を除去する。酸化膜を除去した後、非晶質シリコン膜１５および酸化窒化シリコン膜１４を介して、図８（Ａ）に示すように、レーザ光１６を照射して、非晶質シリコン膜１３を結晶化した。
レーザ光１６の照射には２台のＬＤ励起のＹＶＯ４レーザを用い、その第２高調波（波長５３２ｎｍ）を照射した。一方のレーザから射出されたレーザ光を波長板によって偏向した。この偏向されたレーザ光と、もう一方のレーザから射出されたレーザ光を偏光子により合成し、合成されたレーザ光を光学系を通過させて、ビームスポットが被照射面で線状になるようにした。レーザ光を合成するのは、レーザ光の強度を高くするためである。被照射面でのレーザ光の強度は、９．３Ｗであり、ビームスポットの形状は、照射面において、長さ５００μｍ、幅２０μｍ程度の線状とした。また、本実施例では、レーザ光１６を走査するため、ガラス基板１０を移動し、その移動速度を３５０ｍｍ／秒とした。
非晶質シリコン膜１３のレーザ光１６が照射された領域には、ガラス基板１０の移動方向に平行に結晶成長が成長し、大粒径の結晶性シリコン２３が形成された。また、非晶質シリコン膜１５も結晶化され、結晶性シリコン２５が形成された（図８（Ｂ）参照）。
非晶質シリコン膜１３に結晶性シリコン２３が形成されたことを走査型電子顕微鏡で確認した。その確認のため、非晶質シリコン膜１５および酸化窒化シリコン膜１４をエッチングにより除去した後、非晶質シリコン膜１３の上面を走査型電子顕微鏡で観察した。図９は、レーザ光１６の照射により形成された結晶性シリコン２３の走査型電子顕微鏡写真である。
図９の写真の縦方向がレーザ光１６の走査方向（ガラス基板１０の移動方向）である。図９に示すように、レーザ光１６の移動方向に沿った粒界を有する結晶性シリコン２３が形成されていることが確認できる。また、図９から、この帯状の部分には、ストリップ等膜の形状を維持していない部分や、結晶化されていない部分がないことも確認できる。
従って、本実施例により、非晶質シリコン膜１３と共に非晶質シリコン膜１５を完全溶融させることで、厚さ４０ｎｍ以下の非晶質シリコン膜１３を、レーザ光で結晶化できることが確認された。
本実施例では、半導体装置の一例である液晶表示装置の作製方法について、図１０〜図１２を用いて説明する。なお、図１０〜図１２には、端子部２６３、駆動回路部２６４および画素部２６５の断面構造を示す。
図１０（Ａ）に示すように、ガラス基板１８０上に、２層構造の絶縁膜１８１を形成する。１層目は、プラズマＣＶＤ法で厚さ４０ｎｍ〜６０ｎｍの酸化窒化シリコン膜（ＳｉＯｘＮｙ、０＜ｘ＜ｙ）を形成し、２層目にはプラズマＣＶＤ法で厚さ８０ｎｍ〜１２０ｎｍの酸化窒化シリコン膜（ＳｉＯｘＮｙ、０＜ｙ＜ｘ）を形成する。絶縁膜１８１上に、プラズマＣＶＤ法により、原料ガスにＳｉＨ４およびＨ２を用いて、厚さ５ｎｍ〜５０ｎｍの非晶質シリコン膜１８２を形成する。非晶質シリコン膜１８２上に、絶縁膜１８３を形成する。ここでは、絶縁膜１８３として、プラズマＣＶＤ法により厚さ１０〜２００ｎｍの酸化窒化シリコン膜（ＳｉＯｘＮｙ、０＜ｙ＜ｘ）を形成する。絶縁膜１８３上に、プラズマＣＶＤ法により、原料ガスにＳｉＨ４およびＨ２を用いて、厚さ５ｎｍ〜２００ｎｍの非晶質シリコン膜１８４を形成する。
次に、非晶質シリコン膜１８２および非晶質シリコン膜１８４から水素を出すために、電気炉内で５００℃、１時間加熱した後、５５０℃で４時間加熱する。
次に、レーザ光１８５を走査しながら、図１０（Ｂ）に示すように、非晶質シリコン膜１８２および非晶質シリコン膜１８４にレーザ光１８５を照射する。レーザ光１８５のビームスポットは光学系により線状に成形されている。レーザ光１８５を照射することにより、非晶質シリコン膜１８２および非晶質シリコン膜１８４が完全溶融され、それぞれ、レーザ光１８５が照射されている部分は液相のシリコン１８６、１８７となる。
レーザ光１８５を走査することで、完全溶融したシリコンがラテラル成長して、非晶質シリコン膜１８２に、大粒径結晶でなる結晶性シリコン１８８が形成される。また、上層の非晶質シリコン膜１８４にも、結晶性シリコン１８９が形成される。
次いで、結晶性シリコン１８９が形成された非晶質シリコン膜１８４および絶縁膜１８３をエッチングにより除去する。次に、露光および現像を行ってレジストでなるマスクを形成する。そのマスクを用いてＳＦ６：Ｏ２の流量比を４：１５としたドライエッチング法により、結晶性シリコン１８８が形成された非晶質シリコン膜１８２を所望の形状に加工し、図１０（Ｃ）に示すように島状の半導体層２０１〜２０３を形成する。半導体層２０１〜２０３は結晶性シリコン１８８でなる膜である。
次いで、図１０（Ｄ）に示すように、半導体層２０１〜２０３上に単層構造または積層構造の絶縁膜を形成する。この絶縁膜は薄膜トランジスタのゲート絶縁膜を構成する。ここでは、絶縁膜として厚さ１１５ｎｍの酸化窒化シリコン膜２０４をプラズマＣＶＤ法により形成する。
次に、図１０（Ｄ）に示すように酸化窒化シリコン膜２０４を介して、半導体層２０１〜２０３上にゲート電極２０５〜２０８を形成する。ここでは、ゲート電極２０５〜２０８を以下のように形成する。酸化窒化シリコン膜２０４上に、スパッタ法により、膜厚３０ｎｍの窒化タンタル膜および膜厚３７０ｎｍのタングステン膜の積層膜を形成する。フォトリソグラフィ工程により形成したレジストでなるマスクを用いて、この積層膜をエッチングして、下層の窒化タンタル膜２００ａの端部が、上層のタングステン膜２００ｂの端部より外側に突き出した構造のゲート電極２０５〜２０８を形成する。
次いで、図１１（Ａ）に示すように、ゲート電極２０５〜２０８をマスクとして、半導体層２０１〜２０３にｎ型を付与する不純物元素またはｐ型を付与する不純物元素を添加して、高濃度不純物領域２０９〜２１５、低濃度不純物領域２１６〜２２３を形成する。なお、窒化タンタル膜２００ａおよびタングステン膜２００ｂの積層構造のゲート電極２０５〜２０８をマスクに用いることにより、低濃度不純物領域２１６〜２２３は、酸化窒化シリコン膜２０４を介してまた、ゲート電極２０５〜２０８の下層を構成する窒化タンタル膜２００ａに重なるように形成される。
ここでは、半導体層２０１によってｐチャネル型の薄膜トランジスタ２２５を形成するため、半導体層２０１にｐ型を付与する不純物元素であるボロン（Ｂ）をドーピングし、ｐ型の高濃度不純物領域２０９、２１０、およびｐ型の低濃度不純物領域２１６、２１７を形成する。また、半導体層２０２、２０３によりｎチャネル型の薄膜トランジスタ２２６、２２７を形成するため、半導体層２０２、２０３にｎ型を付与する不純物元素であるリン（Ｐ）をドーピングし、ｎ型の高濃度不純物領域２１１〜２１５、およびｎ型の低濃度不純物領域２１８〜２２３を形成する。また、半導体層２０１〜２０３に不純物元素をドーピングすることにより、自己整合的にチャネル形成領域２０１ｃ〜２０３ｃが形成される。
この後、半導体層２０１〜２０３に添加した不純物元素を活性化するために窒素雰囲気で５５０℃、４時間の加熱を行う。
次に、図１１（Ｂ）に示すように、薄膜トランジスタ２２５〜２２７上に酸化シリコン膜２３１、窒化シリコン膜２３２、および酸化シリコン膜２３３を積層する。
次に、フォトリソグラフィ工程において、レジストでなるマスクを形成し、このマスクを用いて、酸化窒化シリコン膜２０４、酸化シリコン膜２３１、窒化シリコン膜２３２、および酸化シリコン膜２３３をエッチングし、所望の部分にコンタクトホールを形成する。
次に、スパッタ法により、Ｔｉ膜１００ｎｍ、Ａｌ膜７００ｎｍ、Ｔｉ膜１００ｎｍを連続的に成膜して、酸化シリコン膜２３３上に積層膜を形成する。フォトリソグラフィ工程によって形成したレジストマスクを用いて、この積層膜をエッチングし、図１１（Ｃ）に示すように、配線２３４〜２３９、および接続端子２４０を形成する。これにより、薄膜トランジスタ２２５〜２２７が同一のガラス基板１８０上に形成される。なお、配線２３４〜２３９は、それぞれ、薄膜トランジスタ２２５〜２２７の高濃度不純物領域に接続される。接続端子２４０は端子部２６３に形成される。
ｎチャネル型の薄膜トランジスタ２２５およびｐチャネル型の薄膜トランジスタ２２６は駆動回路部２６４に含まれるトランジスタである。駆動回路部２６４には、ソースドライバやゲートドライバ等の画素を駆動する回路が形成される。ここでは、駆動回路部２６４にｎチャネル型およびｐチャネル型両方のトランジスタを形成したが、ｎチャネル型トランジスタのみ、又はｐチャネル型トランジスタのみで形成することもできる。
ｎチャネル型の薄膜トランジスタ２２７は、画素部２６５のトランジスタであり、画素の電極に電圧を印加するスイッチング素子として機能する。ｎチャネル型の薄膜トランジスタ２２７は、１つの半導体層２０３にチャネル形成領域２０３ｃが複数形成されているマルチチャネル型のトランジスタである。
次いで、図１１（Ｂ）に示すように、配線２３４〜２３９および接続端子２４０上に、プラズマＣＶＤ法により、膜厚１００ｎｍ〜１５０ｎｍの酸化窒化シリコン膜２４１を形成する。その後、フォトリソグラフィ工程により形成したレジストマスクを用いて、この酸化窒化シリコン膜２４１をエッチングして、薄膜トランジスタ２２７の配線２３９、および接続端子２４０に達するコンタクトホールを形成する。本実施例のように、酸化窒化シリコン膜２４１で、駆動回路の薄膜トランジスタなどの半導体素子および配線を覆うことで、駆動回路の汚染を回避することができる。
次に、図１１（Ｃ）に示すように、薄膜トランジスタ２２７の配線２３９に接続する第１の画素電極２４２、および接続端子２４０と接続する導電層２４４を形成する。液晶表示装置が透過型液晶表示装置の場合は、透光性を有する導電膜で第１の画素電極２４２を形成し、液晶表示装置が反射型液晶表示装置の場合は、反射性を有する導電膜で第１の画素電極２４２を形成する。また、半透過型とする場合は、透光性を有する導電膜で第１の画素電極の一部を形成し、反射性を有する導電膜で残りの部分を形成する。
ここでは、液晶表示装置を透過型とする。スパッタ法により膜厚１２５ｎｍの酸化シリコンを含むＩＴＯを成膜する。フォトリソグラフィ工程により形成したレジストマスクを用いて、このＩＴＯ膜をエッチングして、図１１（Ｃ）に示すように、第１の画素電極２４２および導電層２４４を形成する。
次に、図１１（Ｃ）に示すように、配向膜２４３を形成する。なお、配向膜２４３は必要に応じて形成すればよい。配向膜２４３は、ポリイミドやポリビニルアルコール等の高分子化合物層をロールコート法、印刷法等で形成した後、ラビングすることにより形成することができる。また、ガラス基板１８０に対して斜めから酸化シリコンを蒸着することでも配向膜２４３を形成することができる。また、光反応型の高分子化合物に偏光したＵＶ光を照射し光反応型の高分子化合物を重合させることでも、配向膜２４３の形成が可能である。ここでは、ポリイミドやポリビニルアルコール等の高分子化合物層を印刷し、焼成した後、ラビングすることで、配向膜２４３を形成する。
次に、対向基板となるガラス基板２５１を用意する。図１２（Ａ）に示すように、ガラス基板２５１に、透光性の導電膜でなる第２の画素電極２５３を形成し、第２の画素電極２５３上に配向膜２５４を形成する。また、第２の画素電極２５３は第１の画素電極２４２と同様に形成することができ、配向膜２５４は配向膜２４３と同様に形成することができる。ここでは、ガラス基板２５１および第２の画素電極２５３の間に、カラーフィルターとして機能する着色層２５２を形成する。ＲＧＢ方式のカラー表示を行う場合は、着色層２５２として、赤、緑、青の各色に対応した染料や顔料が分散された着色層を画素に対応して形成する。なお、着色層２５２は必要に応じて設けることができる。
次に、ガラス基板１８０とガラス基板２５１をシール材２５７で貼り合わせ、そのガラス基板１８０およびガラス基板２５１の間に液晶層２５５を形成する。画素部２６５には、複数の画素が形成される。各画素には液晶素子２５８が形成されており、この液晶素子２５８は、第１の画素電極２４２、第２の画素電極２５３、およびこれらの電極間の液晶層２５５で構成される。
その液晶層２５５は、毛細管現象を利用した真空注入法により、ガラス基板１８０、ガラス基板２５１およびシール材２５７で囲まれた空間に液晶材料を注入することにより形成することができる。あるいは、ガラス基板１８０またはガラス基板２５１の一方の表面にシール材２５７を形成し、シール材２５７に囲まれる領域に液晶材料を滴下した後、減圧下においてガラス基板１８０とガラス基板２５１を圧着させ、シール材２５７で２枚のガラス基板１８０、２５１の隙間を封止することで、液晶層２５５を形成することもできる。
シール材２５７には、熱硬化型のエポキシ樹脂、ＵＶ硬化型のアクリル樹脂、熱可塑型のナイロン樹脂およびポリエステル樹脂等を用いることができる。なお、ガラス基板１８０およびガラス基板２５１の間隔を保つために、シール材２５７にフィラーを含ませることが好ましい。
また、ガラス基板１８０およびガラス基板２５１の間隔を保つために、配向膜２４３、２５４の間に複数のスペーサ２５６を設けることができる。スペーサ２５６は、有機樹脂を塗布し、該有機樹脂を所望の形状、代表的には柱状または円柱状にエッチングして形成することができる。この場合、配向膜２４３を形成する前に、酸化シリコン膜２３３上にスペーサ２５６を形成し、スペーサ２５６を覆って、配向膜２４３を形成する。あるいは、スペーサ２５６としてビーズスペーサを用いてもよい。ここではスペーサ２５６としてビーズスペーサを用いる。また、図示しないが、ガラス基板１８０およびガラス基板２５１の一方または両方に偏光板を設けることができる。
図１２（Ｂ）に示すように、端子部２６３の接続端子２４０に、導電層２４４および異方性導電膜２６１を介してＦＰＣ（フレキシブルプリント配線）２６２を接続する。ＦＰＣ２６２を経て、接続端子２４０にはビデオ信号やクロック信号が入力される。
以上の工程により液晶表示装置を作製することができる。本実施例の液晶表示装置は、半導体層の厚さが５０ｎｍ以下の薄膜トランジスタで構成することができる。半導体層の厚さが薄いため薄膜トランジスタのしきい値電圧値の絶対値が下がるため、液晶表示装置の消費電力を低減することできる。その結果、また画素数を増やし、高精細な液晶表示装置とすることができる。また、ゲート幅を１μｍ以下の微細な薄膜トランジスタを形成することが可能なため、ガラス基板上に、ソースドライバおよびゲートドライバ以外の機能回路、例えば、メモリ回路、ＣＰＵなどを形成することができる。
図１３および図１４を用いて、本実施例では、半導体装置の一例である発光素子を有する発光装置の作製工程について説明する。なお、図１３および図１４には、端子部３１１、駆動回路部３１２、および画素部３１３の断面構造を示す。
まず、図１３（Ａ）に示すように、ガラス基板１８０上に薄膜トランジスタ３０１〜３０３を形成する。薄膜トランジスタ３０１〜３０３の作製は、実施例２において、図１０（Ａ）〜図１１（Ｃ）に示した薄膜トランジスタ２２５〜２２７の作製と同様に行うことができる。なお、図１３（Ａ）において、図１０〜図１１と同じ符号は、同じ要素を示している。
ｎチャネル型の薄膜トランジスタ３０１およびｐチャネル型の薄膜トランジスタ３０２は駆動回路部３１２に含まれるトランジスタである。駆動回路部３１２には、ソースドライバやゲートドライバ等の画素を駆動する回路が形成される。ここでは、駆動回路部３１２にｎチャネル型およびｐチャネル型両方のトランジスタを形成したが、ｎチャネル型トランジスタのみ、又はｐチャネル型トランジスタのみで形成することもできる。
ｐチャネル型の薄膜トランジスタ３０３は、画素部３１３のトランジスタである。ここでは、画素に１つの薄膜トランジスタのみを図示しているが、１つの画素に２以上の薄膜トランジスタを配置することができる。
酸化窒化シリコン膜２４１を形成した後、薄膜トランジスタ３０３の配線２３９に接続する第１の電極層３１６、および接続端子３１４と接続する導電層３２０を形成する。第１の電極層３１６および導電層３２０は、スパッタ法により膜厚１２５ｎｍの酸化シリコンを含むＩＴＯを成膜した後、フォトリソグラフィ工程により形成したレジストマスクを用いて選択的にエッチングして形成する。
次に、第１の電極層３１６の端部を覆う有機絶縁物膜３１７を形成する。ここでは有機絶縁物膜３１７の形成は、感光性ポリイミドを塗布し、露光および現像を行って、しかる後、焼成することにより形成する。この結果、有機絶縁物膜３１７は端子部３１１および駆動回路部３１２上に重ならないように形成される。また、有機絶縁物膜３１７は画素部３１３の第１の電極層３１６の上面が露出されるような開口部を有する。
次に、第１の電極層３１６および有機絶縁物膜３１７の一部上に蒸着法により発光物質を含む層３１８を形成する。含まれる発光物質は、発光性を有する有機化合物でもよいし、無機化合物でもよい。また、発光物質を含む層３１８の発光物質を画素ごとに変えて、発光する色を変えることもできる。例えば、同一のガラス基板１８０上に、赤色で発光する画素、青色で発光する画素、および緑色で発光する画素を形成することで、カラー表示を行うことができる。さらには、赤、青、緑の他に白色で発光する画素を形成することで、発光装置の消費電力を削減することが可能である。
例えば、赤色の発光性の発光物質を含む層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０ｎｍ、ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イリジウム（アセチルアセトナート）（略称：Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ））が添加されたＮＰＢを３０ｎｍ、Ａｌｑ３を６０ｎｍ、およびＬｉＦを１ｎｍ積層して形成することができる。さらに、緑色の発光性の発光物質を含む層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０ｎｍ、クマリン５４５Ｔ（Ｃ５４５Ｔ）が添加されたＡｌｑ３を４０ｎｍ、Ａｌｑ３を６０ｎｍ、およびＬｉＦを１ｎｍ積層して形成することができる。
また、青色の発光性の発光物質を含む層として、ＤＮＴＰＤを５０ｎｍ、ＮＰＢを１０ｎｍ、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）が添加された、９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）を３０ｎｍ、Ａｌｑ３を６０ｎｍおよびＬｉＦを１ｎｍ積層して形成することができる。
次に、発光物質を含む層３１８上に第２の電極層３１９を形成する。ここでは、第２の電極層３１９の形成は、膜厚２００ｎｍのＡｌ膜を蒸着法で堆積することで形成する。以上により、第１の電極層３１６、発光物質を含む層３１８、および第２の電極層３１９が積層されることで発光素子３２１として機能する。
なお、発光物質を含む層３１８に、有機化合物でなる発光層を形成する場合には、この発光層の他に、正孔注入材料で形成される正孔注入層、正孔輸送性材料で形成される正孔輸送層、電子輸送性材料で形成される電子輸送層、電子注入性材料で形成される電子注入層を適宜形成することができる。
また、発光物質を含む層３１８として、無機化合物を用いた発光層を形成することもできる。この場合は、発光素子３２１は無機ＥＬ素子として機能する。この場合、発光物質を含む層３１８と第１の電極層３１６の間、および発光物質を含む層３１８と第２の電極層３１９の間の一方または両方にバッファ層を設けてもよく、このバッファ層によって、キャリアの注入を容易にすることができる。
なお、無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類され、前者は、発光材料の粒子をバインダ中に分散させた発光物質を含む層を有し、後者は、発光材料の薄膜からなる発光物質を含む層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。本発明では、無機ＥＬ素子の構成に特段の限定はない。
発光素子３２１を形成した後、図１３（Ｂ）に示すように、第２の電極層３１９上に保護膜３２２を形成する。その保護膜３２２は、発光素子３２１に水分や酸素等が侵入することを防ぐためのものである。保護膜３２２は、プラズマＣＶＤ法またはスパッタ法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料でなる単層膜または積層膜を用いて形成することができる。
さらに、シール材３２３で封止基板３２４をガラス基板１８０上に形成される第２の層間絶縁膜３１５と貼り合わせることにより、ガラス基板１８０、封止基板３２４、およびシール材３２３で囲まれた空間３２５に発光素子３２１が備えられた構造になっている。空間３２５には、充填材が充填されており、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材３２３などの樹脂材料で充填することもできる。
なお、シール材３２３にはエポキシ系樹脂を用いるのが好ましく、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、封止基板３２４に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリエステル系樹脂またはアクリル系樹脂等からなる樹脂基板を用いることができる。
次に、図１４に示すように、実施例２と同様に異方性導電層３２６を用いてＦＰＣ３２７を接続端子３１４に接する導電層３２０と貼りつける。以上の工程により、アクティブマトリクス型の発光装置を形成することができる。
本実施例の発光装置は、半導体層の厚さが５０ｎｍ以下の薄膜トランジスタで構成することができる。半導体層の厚さが薄いため薄膜トランジスタのしきい値電圧値の絶対値が下がるため、発光装置の消費電力を低減することできる。その結果、また画素数を増やし、高精細な表示を行う発光装置とすることができる。また、ゲート幅を１μｍ以下の微細な薄膜トランジスタを形成することが可能なため、ガラス基板上に、ソースドライバおよびゲートドライバ以外の機能回路、例えば、メモリ回路、ＣＰＵなどを形成することができる。
本実施例では、本発明の半導体装置を有する電子機器の具体例について説明する。本実施例では、実施例２に示される液晶表示装置および実施例３に示される発光装置を表示部に有する電子機器について説明する。このような電子機器として、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機とも呼ぶ。）、デジタルカメラ、デジタルビデオカメラ等の撮影装置、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。また、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤なども挙げられる。
以下、図１５を参照して、電子機器の具体例について説明する。図１５（Ａ）〜図１５（Ｆ）は電子機器の外観図である。
図１５（Ａ）に示す携帯情報端末は、本体３５１、表示部３５２等を備えている。表示部３５２に、実施例２および実施例３に示す半導体装置を適用することにより、高精細な表示が可能な携帯情報端末を安価に提供することができる。
図１５（Ｂ）に示すデジタルビデオカメラは、表示部３５３、表示部３５４等を備えている。表示部３５３または３５４に、実施例２および実施例３に示す半導体装置を適用することにより、高精細な表示が可能なデジタルビデオカメラを安価に提供することができる。
図１５（Ｃ）に示す携帯電話は、本体３５５、表示部３５６等を備えている。表示部３５６に、実施例２および実施例３に示す半導体装置を適用することにより、信頼性の高い携帯端末を安価に提供することができる。
図１５（Ｄ）に示す携帯型のテレビジョン装置は、本体３５７、表示部３５８等を備えている。表示部３５８に、実施例２および実施例３に示す半導体装置を適用することにより、高精細な表示が可能な携帯型のテレビジョン装置を安価に提供することができる。
図１５（Ｅ）に示す携帯型のコンピュータは、本体３５９、表示部３６０等を備えている。その表示部３６０に、実施例２および実施例３に示す半導体装置を適用することにより、高画質な表示が可能な携帯型のコンピュータを安価に提供することができる。
図１５（Ｆ）に示すテレビジョン装置は、本体３６１、表示部３６２等を備えている。表示部３６２に、実施例２および実施例３に示す半導体装置を適用することにより、高精細な表示が可能なテレビジョン装置を安価に提供することができる。
本実施例では、本発明を、非接触でデータの入出力が可能である半導体装置に適用した例を説明する。非接触でデータの入出力が可能である半導体装置は、利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。
まず、図１６を参照して、非接触でデータ通信が可能な半導体装置の構成を説明する。図１６は、非接触でデータ通信が可能な半導体装置の構成例を示すブロック図である。本実施例の半導体装置４００は、大別して、アンテナ部４０１、電源部４０２、ロジック部４０３から構成される。
そのアンテナ部４０１は、外部信号の受信とデータの送信を行うためのアンテナ４１１を有する。アンテナ部４０１には半導体装置４００の通信方式に最適なアンテナ４１１が設けられる。半導体装置４００の信号の通信方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。その通信方式は、実施者が使用用途を考慮して決定する。
電源部４０２は、整流回路４２１、保持容量４２２、および定電圧回路４２３からなる。整流回路４２１は、アンテナ部４０１で受信された電波から電圧を作る回路である。保持容量４２２は、整流回路４２１で生成された電圧を保持するための回路である。定電圧回路４２３は、整流回路４２１で生成された電圧を一定の大きさにするための回路である。
ロジック部４０３は、復調回路４３１と、クロック生成・補正回路４３２と、コード認識及び判定回路４３３と、メモリコントローラ４３４と、変調回路４３５と、符号化回路４３７と、データを保持するマスクＲＯＭ４３８とを有する。
復調回路４３１は、受信した信号を復調する回路である。クロック生成・補正回路４３２は、クロック信号を生成し、そのクロック信号を補正する回路である。
コード認識及び判定回路４３３は、受信した信号に含まれるコードを認識し、判定する回路である。コード認識及び判定回路４３３が認識し、判定するコードは、フレーム終了信号（ＥＯＦ：ｅｎｄ ｏｆ ｆｒａｍｅ）、フレーム開始信号（ＳＯＦ：ｓｔａｒｔ ｏｆ ｆｒａｍｅ）、フラグ、コマンドコード、マスク長（ｍａｓｋ ｌｅｎｇｔｈ）、マスク値（ｍａｓｋ ｖａｌｕｅ）等である。また、コード認識及び判定回路４３３は、送信エラーを識別する巡回冗長検査（ＣＲＣ：ｃｙｃｌｉｃ ｒｅｄｕｎｄａｎｃｙ ｃｈｅｃｋ）機能を有する。変調回路４３５は変調用抵抗４３６を有する。
メモリコントローラ４３４は、マスクＲＯＭ４３８などのメモリからデータを読み出すための信号を受信信号をもとに生成する回路である。変調回路４３５は変調用抵抗４３６を有し、符号化した信号を送信信号にのせるための回路である。符号化回路４３７はメモリから読み出したデータ等のデータを符号化する回路である。
また、本実施例の半導体装置４００は、曲げたり、撓めたりできるフレキシブルな装置であることを特徴とする。半導体装置４００に含まれる各種の回路およびアンテナは、回路を製造するときに使用した基板ではなく、他の可撓性基板に固定されている。
以下、図１７〜図２３を参照して、アンテナ部４０１、電源部４０２、ロジック部４０３を有する半導体装置４００の作製方法を説明する。図１７〜図２３は、本実施例の半導体装置の作製方法を説明するための断面図である。なお、図１７〜図２３において、電源部４０２、ロジック部４０３として代表的に薄膜トランジスタを図示している。電源部４０２及びロジック部４０３には、薄膜トランジスタの他、ダイオード、抵抗素子、容量素子及び記憶素子などの各種の素子が、回路の機能に応じて形成される。
薄膜トランジスタなどを作製する基板にガラス基板５００を用いる。図１７（Ａ）に示すように、ガラス基板５００上に３つの層５０１ａ〜５０１ｃでなる剥離膜５０１を形成する。第１層５０１ａは、平行平板型プラズマＣＶＤ装置により、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）を厚さ１００ｎｍ形成する。第２層５０１ｂとして、厚さ３０ｎｍのタングステン膜をスパッタリング装置で成膜する。第３層５０１ｃとして、厚さ２００ｎｍの酸化シリコン膜をスパッタリング装置で成膜する。
第３層５０１ｃ（酸化シリコン）を成膜することで、第２層５０１ｂ（タングステン）の表面が酸化され、界面にタングステン酸化物が形成される。タングステン酸化物が形成されることで、後の半導体素子が形成された回路を他の基板に転載する工程で、回路からガラス基板５００を分離しやすくなる。第１層５０１ａは、素子形成層を作製している間、第２層５０１ｂの密着性を維持するための層である。
なお、第２層５０１ｂは、タングステン（Ｗ）の他、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）などの金属元素や、これらの金属元素の化合物で形成することができる。また、第２層５０１ｂの厚さは２０ｎｍ以上４０ｎｍ以下とすることができる。
図１７（Ａ）に示すように、剥離膜５０１上に、２層構造の絶縁膜５０２を形成する。第１層５０２ａとして、プラズマＣＶＤ装置により原料ガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３、Ｈ２を用いて酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＜ｙ）を厚さ５０ｎｍ形成する。第１層５０２ａの窒素の組成比が４０％以上となるようにしてバリア性を高めた。第２層５０２ｂは、平行平板型プラズマＣＶＤ装置によりＳｉＨ４、Ｎ２Ｏを原料ガスに用いて、酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＞ｙ）を厚さ１００ｎｍ成膜する。第２層５０２ｂの窒素の組成比は０．５％以下とする。
図１７（Ｂ）に示すように、絶縁膜５０２上に、非晶質シリコン膜５０３を形成する。非晶質シリコン膜５０３は、平行平板型のプラズマＣＶＤ装置において、原料ガスにＳｉＨ４およびＨ２を用いて形成する。その厚さは５ｎｍ以上５０ｎｍ以下とする。非晶質シリコン膜５０３上に単層構造の絶縁膜５０４を形成する。ここでは、絶縁膜５０４として、平行平板型プラズマＣＶＤ装置において、平行平板型プラズマＣＶＤ装置によりＳｉＨ４、Ｎ２Ｏを原料ガスに用いて、厚さ１０ｎｍ以上２００ｎｍ以下の酸化窒化シリコン膜（ＳｉＯｘＮｙ、０＜ｙ＜ｘ）を形成する。絶縁膜５０４上に、平行平板型プラズマＣＶＤ法により、原料ガスにＳｉＨ４およびＨ２を用いて、厚さ３０ｎｍ以上２００ｎｍ以下の非晶質シリコン膜５０５を形成する。
次に、非晶質シリコン膜５０３および非晶質シリコン膜５０５から水素を出すために、電気炉内において５００℃で１時間加熱した後、５５０℃で４時間加熱する。
次に、非晶質シリコン膜５０３および非晶質シリコン膜５０５にレーザ光を照射する。レーザ光のビームスポットは光学系により線状に成形されている。レーザ光を照射することにより、非晶質シリコン膜５０３および非晶質シリコン膜５０５が完全溶融される。走査しながらレーザ光を照射することで、非晶質シリコン膜５０３中の完全溶融したシリコンがラテラル成長して、大粒径結晶でなる結晶性シリコン５０８が形成される。また、上層の非晶質シリコン膜５０５にも、結晶性シリコン５０９が形成される（図１７（Ｃ）参照）。
エッチングにより、結晶性シリコン５０９が形成された非晶質シリコン膜５０５を除去する。次に、結晶性シリコン５０９を素子ごとに分割し、図１８（Ａ）に示すように、半導体層５１１〜５１４を形成し、また、半導体層５１４の上面のみに絶縁膜５０４を残す。この絶縁膜５０４は薄膜トランジスタのゲート絶縁膜を構成する。半導体層５１１〜５１３には、それぞれ、薄膜トランジスタのチャネル形成領域、ソース領域およびドレイン領域が形成される。半導体層５１４はＭＩＳ型コンデンサの電極を構成する。
絶縁膜５０４および結晶性シリコン５０８を加工する方法の一例を示す。まず、フォトリソグラフィ工程により所定の形状のレジストを絶縁膜５０４上に形成する。このレジストをマスクにして、絶縁膜５０４および結晶性シリコン５０８をエッチングし、半導体層５１１〜５１４および絶縁膜５０４の積層膜を形成する。別のレジストでなるマスクを用いて、半導体層５１１〜５１３上の絶縁膜５０４を除去する。
次に、図１８（Ｂ）に示すように、ガラス基板５００全体に絶縁膜５１５を形成する。絶縁膜５１５は薄膜トランジスタのゲート絶縁膜およびコンデンサの誘電体となる。ここでは、絶縁膜５１５として、プラズマＣＶＤ装置により、原料ガスＳｉＨ４、Ｎ２Ｏを用いて酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）を厚さ２０ｎｍ以上４０ｎｍ以下形成する。
図１８（Ｃ）に示すように、フォトリソグラフィ工程によりレジストＲ１を形成し、コンデンサの半導体層５１４全体にｎ型不純物元素を添加して、ｎ型不純物領域５１６を形成する。このｎ型不純物領域５１６は、コンデンサの一方の電極として機能する。ｎ型の不純物元素の添加は、ドーピングガスに水素で希釈したホスフィン（ＰＨ３）を用いて、イオンドーピング装置で行う。なお、本実施例では、ｎ型の不純物元素の添加はこの方法を用いることとする。
次に、絶縁膜５１５上に導電膜を形成する。導電膜は、薄膜トランジスタのゲート電極などを構成する。ここでは、導電膜を２層の多層構造とする。１層目は厚さ３０ｎｍのタンタル窒化物、２層目は厚さ３７０ｎｍのタングステンとする。タンタル窒化物、タングステンはそれぞれスパッタリング装置で成膜する。この導電膜上にフォトリソグラフィ工程によりレジストを形成し、エッチング装置により導電膜をエッチングする。エッチングには、エッチング装置にＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング装置を用いる。エッチングガスとして、はじめにタングステンをエッチングするためＣｌ２、ＳＦ６、Ｏ２の混合ガスを用い、次に、処理室に導入するエッチングガスをＣｌ２ガスのみに変更し、タンタル窒化物をエッチングする。このようにエッチングすることにより、図１９（Ａ）に示すように、絶縁膜５１５を介して、半導体層５１１〜５１４と重なる第１導電膜５２１〜５２４を形成する。
第１導電膜５２１〜５２３は薄膜トランジスタのゲート電極またはゲート配線となる。高耐圧型のｎチャネル型薄膜トランジスタでは、他の薄膜トランジスタよりもゲート幅（チャネル長）が広くなるように、導電膜５２３を形成している。第１導電膜５２４はコンデンサの一方の電極を構成する。
次に、図１９（Ａ）に示すように、フォトリソグラフィ工程によりレジストＲ２を形成する。ｎチャネル型薄膜トランジスタの半導体層５１２および半導体層５１３にｎ型不純物元素を添加する。第１導電膜５２２がマスクとなり半導体層５１２にｎ型の低濃度不純物領域５２５、５２６が自己整合的に形成される。また、第１導電膜５２３がマスクとなり半導体層５１３にｎ型低濃度不純物領域５２７、５２８が自己整合的に形成される。このｎ型不純物元素を添加する工程は、ｎチャネル型薄膜トランジスタにＬＤＤ領域を形成するための工程である。ｎ型低濃度不純物領域５２５〜５２８に、ｎ型不純物元素が、１×１０１６ａｔｏｍｓ／ｃｍ３以上５×１０１８ａｔｏｍｓ／ｃｍ３以下の範囲で含まれるようにするのが好ましい。
レジストＲ２を除去し、図１９（Ｂ）に示すように、フォトリソグラフィ工程によりレジストＲ３を形成する。ｐチャネル型薄膜トランジスタの半導体層５１１にｐ型不純物元素を添加する。ｐ型不純物元素の添加は、ドーピングガスに水素で希釈したジボラン（Ｂ２Ｈ６）を用いて、イオンドーピング装置により半導体層５１２にボロンをドーピングする。本実施例では、ｐ型不純物元素の添加はこの方法で行うこととする。ドーピングが終了したらレジストＲ３を除去する。
第１導電膜５２１がマスクとなり、半導体層５１１にｐ型高濃度不純物領域５２９、５３０が自己整合的に形成される。また、半導体層５１１の第１導電膜５２１と重なる領域がチャネル形成領域５１１ｃとして自己整合的に形成される。
図１９（Ｃ）に示すように、第１導電膜５２１〜５２４の周囲に絶縁層５３１〜５３４を形成する。絶縁層５３１〜５３４はサイドウォール、側壁と呼ばれるものである。絶縁層５３１〜５３４は２層構造の絶縁膜でなる。その形成には、まず、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、プラズマＣＶＤ装置により酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）を１００ｎｍの厚さに形成する。次に、原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、ＬＰＣＶＤ装置により酸化シリコン膜を２００ｎｍの厚さに形成する。酸化窒化シリコン膜と酸化シリコン膜をドライエッチングにより異方性にエッチングすることで、絶縁層５３１〜５３４が形成される。この一連の工程で、酸化窒化シリコンでなる絶縁膜５１５および絶縁膜５０４もエッチングされ、絶縁膜５１５は第１導電膜５２１〜５２４と絶縁層５３１〜５３４と重なる部分が残り、絶縁膜５０４は第１導電膜５２３と絶縁層５３３と重なる部分が残る。
図２０（Ａ）に示すように、フォトリソグラフィ工程によりレジストＲ４を形成する。ｎチャネル型薄膜トランジスタの半導体層５１２、５１３とコンデンサの半導体層５１４にｎ型不純物元素を添加し、ｎ型高濃度不純物領域５３６〜５４１を形成する。半導体層５１２は、第１導電膜５２２、絶縁層５３２がマスクとなり、ｎ型低濃度不純物領域５２５、５２６（図１９（Ａ）参照）にさらにｎ型不純物元素が添加され、ｎ型高濃度不純物領域５３６、５３７が自己整合的に形成される。半導体層５１２の第１導電膜５２２と重なる領域がチャネル形成領域５１２ｃとして自己整合的に確定する。また、ｎ型低濃度不純物領域５２５、５２６において絶縁層５３２と重なる領域は、ｎ型低濃度不純物領域５４２、５４３として確定する。
半導体層５１３も半導体層５１２と同様、ｎ型高濃度不純物領域５３８、５３９、チャネル形成領域５１３ｃ、ｎ型低濃度不純物領域５４４、５４５が形成される。
半導体層５１４においては、第１導電膜５２４および絶縁層５３４がマスクとなり、ｎ型不純物領域５１６にさらにｎ型不純物元素が添加され、ｎ型高濃度不純物領域５４０、５４１が自己整合的に形成される。半導体層５１４の第１導電膜５２４および絶縁層５３４と重なる領域がｎ型不純物領域５４６として確定する。
このｎ型不純物元素の添加は、ｎチャネル型薄膜トランジスタのｎ型高濃度不純物領域５３６〜５３９のリンの濃度が１×１０２０ａｔｏｍｓ／ｃｍ３以上２×１０２１ａｔｏｍｓ／ｃｍ３以下の範囲になるように、リンをドーピングするのが好ましい。
レジストＲ４を除去し、図２０（Ｂ）に示すように、キャップ絶縁膜５５０を形成する。ここでは、キャップ絶縁膜５５０として、平行平板型プラズマＣＶＤ装置により、酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）を５０ｎｍの厚さに形成する。酸化窒化シリコン膜の原料ガスには、ＳｉＨ４、Ｎ２Ｏを用いる。キャップ絶縁膜５５０を成膜した後、窒素雰囲気中で５５０℃の加熱処理を行い、半導体層５１１〜５１４に添加したｎ型不純物元素およびｐ型不純物元素を活性化する。
次いで、２層構造の第１層間絶縁膜５５１を形成する。１層目には、平行平板型プラズマＣＶＤ装置により原料ガスにＳｉＨ４、Ｎ２Ｏを用いて、酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＜ｙ）を１００ｎｍの厚さに形成する。２層目には、平行平板型プラズマＣＶＤ装置により原料ガスにＳｉＨ４、Ｎ２Ｏ、ＮＨ３、Ｈ２を用いて、酸化窒化シリコン（ＳｉＯｘＮｙ、ｘ＞ｙ）を６００ｎｍの厚さに形成する。
フォトリソグラフィ工程とドライエッチング工程により、第１層間絶縁膜５５１およびキャップ絶縁膜５５０の所望の部分を除去し、コンタクトホールを形成する。第１層間絶縁膜５５１上に導電膜を形成する。ここでは、導電膜を４層構造とする。下から、厚さ６０ｎｍのＴｉ、４０ｎｍの窒化チタン、５００ｎｍの純アルミニウム、１００ｎｍのＴｉの順に積層する。それぞれの層はスパッタリング装置で成膜する。フォトリソグラフィ工程とドライエッチング工程により導電膜を所定の形状に加工し、第２導電膜５５２〜５６３を形成する。
なお、第２導電膜と第１導電膜が接続されることを説明するため、図面では、第２導電膜と第１導電膜が半導体層上で接続するように示しているが、実際には、第２導電膜と第１導電膜とのコンタクト部分は半導体層と重ならないように形成されている。
第２導電膜５６１によりｎ型高濃度不純物領域５４０とｎ型高濃度不純物領域５４１が接続されている。この接続構造により、ｎ型不純物領域５４６、絶縁膜５１５、第１導電膜５２４でなる積層構造のＭＩＳ型コンデンサが形成される。第２導電膜５６３は端子であり、アンテナ４１１が接続される。
図２１に示すように、第２層間絶縁膜５６５を形成する。第２層間絶縁膜５６５には、第２導電膜５６３に達するコンタクトホールが形成される。第２層間絶縁膜５６５を感光性ポリイミドで形成する例を示す。スピナーを用いて１．５μｍの厚さで液相のポリイミドを塗布する。フォトリソグラフィ工程を用いて、ポリイミドを露光し、現像することでコンタクトホールが形成されたポリイミドが形成される。現像後、ポリイミドを焼成する。
次いで、第２層間絶縁膜５６５上に導電膜を形成する。フォトリソグラフィ工程とエッチング工程により、この導電膜を所定の形状に加工し、第３導電膜５６６を形成する。第３導電膜５６６はアンテナ４１１を第２導電膜５６３に接続するためのバンプである。ここでは、第３導電膜５６６を厚さ１００ｎｍのＴｉで形成する。
次いで、第３層間絶縁膜５６７を形成する。ここでは、第２層間絶縁膜５６５と同様の方法で、第３層間絶縁膜５６７を感光性ポリイミドで形成する。第３層間絶縁膜５６７には、アンテナ４１１を形成する領域に開口が形成されている。
次に、アンテナ４１１として機能する第４導電膜５６８を形成する。蒸着装置により、メタルマスクを用いてアルミニウムを蒸着し、所定の形状の第４導電膜５６８を形成する。
図１７〜図２１に示す工程を経て、ガラス基板５００上に、第４導電膜５６８を含むアンテナ部４０１、ｎチャネル型の高耐圧型薄膜トランジスタ４４１およびコンデンサ４４２を含む電源部４０２、ｎチャネル型薄膜トランジスタ４４３、ｐチャネル型薄膜トランジスタ４４４を含むロジック部４０３が形成される。本実施例では、高耐圧型薄膜トランジスタ４４１のゲート絶縁膜を、非晶質シリコン膜５０３の結晶化に用いた絶縁膜５０４と、絶縁膜５１５の積層構造としているため、ゲート絶縁膜の耐圧を向上させることができる。
次に、アンテナ部４０１、電源部４０２およびロジック部４０３をガラス基板５００から分離し、可撓性基板に転置する工程を説明する。以下の説明では、剥離膜５０１上に積層された構造物を素子形成層５７０ということする。
まず、図２２（Ａ）に示すように、素子形成層５７０の上面を保護するために、厚さ１μｍ以上２０μｍ以下、好ましくは５μｍ以上１０μｍ以下の絶縁膜５７１を形成する。ここでは、絶縁膜５７１を、エポキシ樹脂を用いて形成する。その際には、液相のエポキシ樹脂をスピンコート法により塗布し、１６０℃で３０分加熱して、エポキシ樹脂を硬化させる。
次に、絶縁膜５７１の上面に支持基材５７２を取り付ける。支持基材５７２は、ガラス基板５００から分離された素子形成層５７０を支持するための基材であり、後に素子形成層５７０から分離される。そのため、支持基材５７２は剥がすことが容易なものを用いることが好ましい。例えば、支持基材５７２として、通常の状態ではその接着力が強く、熱を加える、または光を照射することによりその接着力が弱くなる性質を有するものを用いるとよい。例えば、加熱することにより接着力が弱くなる熱剥離テープや、紫外光を照射することにより接着力が弱くなるＵＶ剥離テープ等を用いるとよい。また、支持基材５７２には、通常の状態で接着力が弱い弱粘性テープ等を用いることもできる。
次に、後の剥離工程を容易に行うために、レーザ光により、支持基材５７２、絶縁膜５７１、および素子形成層５７０を貫通する溝を形成する。溝は、半導体装置４００を構成する素子およびアンテナを避けて形成される。溝を形成することで、剥離膜５０１の第２層５０１ｂと第３層５０１ｃとの界面に剥離が生ずる。そのため、素子形成層５７０またはガラス基板５００に、力学的な力を加えて、剥離膜５０１の剥離を進行させ、図２２（Ｂ）に示すように、素子形成層５７０をガラス基板５００から分離する。素子形成層５７０をガラス基板５００から分離する方法として、代表的には、人間の手や把治具で素子形成層５７０を剥す方法、ローラーを有する剥離装置を用いる方法などがある。
なお、本実施例では、素子形成層５７０とガラス基板５００を分離するために、剥離膜５０１を形成する方法を用いたが、剥離膜５０１を形成しない方法を用いることもできる。例えば、図２１の工程の後、ガラス基板５００を機械的に研削及び研磨し除去する方法や、ガラス基板５００をＨＦ等の溶液を用いて溶解する方法を用いることができる。
次に、図２３（Ａ）に示すように、素子形成層５７０の下面に、可撓性基板５７３を貼り付け、その後、支持基材５７２を素子形成層５７０から剥がす。ここでは、可撓性基板５７３として、キャスト法によりポリアニリンで形成されたフィルムを用いる。
次いで、レーザカット法により、図２３（Ｂ）に示すように素子形成層５７０を１つずつの半導体装置４００に分割する。なお、ここでは、素子形成層５７０の分割にレーザカット法を用いたが、ダイシング法、スクライビング法等を用いることができる。以上の工程により、図２３（Ｂ）に示すように、非接触でデータの通信が可能な半導体装置４００を作製することができる。
本実施例では、電源部４０２およびロジック部４０３と共にアンテナ４１１をガラス基板５００上に形成する例について説明したが、アンテナ４１１を形成することを省略することもできる。この場合は、可撓性基板にアンテナを形成し、素子形成層５７０のバンプに電気的に接続するように、貼り合わせればよい。
本実施例の半導体装置４００は、無線チップとして機能し、小型、薄型、軽量であると共に、フレキシブルである。よって半導体装置４００を物品に取り付けても、外観、美観、品質を損なわないようにすることができる。
図２３（Ｂ）に示す半導体装置４００は、プリント基板に実装する、物品の表面に貼り付ける、埋め込むことにより、物品に固定される。また、図２３（Ｂ）に示す半導体装置４００を紙にすき込み、この紙を用いて、紙幣、有価証券類、無記名債券類、証書を作製することで、これらの紙片に認証機能を付与することができるため、偽造を防止することができる。
なお、図２３（Ｂ）の半導体装置４００は、この状態で、紙にすき込む、あるいは２枚のプラスチック基板の間に挟んでＩＣカードを作製することも可能である。例えば、絶縁膜５７１の上面に他の可撓性基板を接着して、半導体装置４００を機械的強度および耐水性を高めるようにすることもできる。
図２４を用いて、半導体装置４００の使用方法を説明する。無線チップの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２４（Ａ）参照）、包装用容器類（包装紙やボトル等、図２４（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図２４（Ｂ）参照）、乗り物類（自転車等、図２４（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札（図２４（Ｅ）、図２４（Ｆ）参照）等の物品に設けて使用することができる。
（Ａ）〜（Ｃ）レーザ光の照射により半導体膜を結晶化する方法を説明する断面図。 図１（Ｂ）および図１（Ｃ）に対応する斜視図。 （Ａ）〜（Ｄ）結晶性半導体膜および第２のバッファ膜を含む半導体素子を有する半導体装置の作製方法を示す断面図。 （Ａ）〜（Ｄ）図３（Ｃ）以降の工程を説明するための断面図。 （Ａ）〜（Ｅ）結晶性半導体膜および第２のバッファ膜を含む半導体素子を有する半導体装置の作製方法を示す断面図。 波長５３２ｎｍの光に対する固相の非晶質シリコンおよび液相シリコンの吸収率の膜厚依存性を示すグラフ。 波長５３２ｎｍの光に対する吸収率について、非晶質シリコンの吸収率に対する液相シリコンの吸収率の比を示すグラフ。 （Ａ）、（Ｂ）レーザ光の照射により半導体膜の結晶化方法を説明する断面図であり、第１の半導体膜および光吸収膜に非晶質シリコンを用いた実施例を示す断面図。 レーザ光の照射により形成された結晶性シリコンの走査型電子顕微鏡写真。 （Ａ）〜（Ｄ）本発明の半導体装置の作製方法を説明するための断面図であり、アクティブマトリクス型液晶表示装置の作製方法を説明する断面図。 （Ａ）〜（Ｃ）図１０（Ｄ）に続く工程を説明するための断面図。 （Ａ）、（Ｂ）図１１（Ｃ）に続く工程を説明するための断面図。 （Ａ）、（Ｂ）本発明の半導体装置の作製方法を説明するための断面図であり、アクティブマトリクス型発光装置の作製方法を説明する断面図。 図１３（Ｂ）に続く工程を説明するための断面図。 本発明の半導体装置を表示部に有する電子機器の外観図。（Ａ）携帯情報端末、（Ｂ）デジタルビデオカメラ、（Ｃ）携帯電話、（Ｄ）携帯型のテレビジョン装置、（Ｅ）携帯型のコンピュータ、（Ｆ）テレビジョン装置。 非接触でデータ通信が可能な半導体装置の構成例を示すブロック図。 （Ａ）〜（Ｃ）本発明の半導体装置の作製方法を説明するための断面図であり、非接触でデータ通信が可能な半導体装置の作製方法を説明する断面図。 （Ａ）〜（Ｃ）図１７（Ｃ）に続く工程を説明するための断面図。 （Ａ）〜（Ｃ）図１８（Ｃ）に続く工程を説明するための断面図。 （Ａ）、（Ｂ）図１９（Ｃ）に続く工程を説明するための断面図。 図２０（Ｂ）に続く工程を説明するための断面図。 （Ａ）、（Ｂ）図２１に続く工程を説明するための断面図。 （Ａ）、（Ｂ）図２２（Ｂ）に続く工程を説明するための断面図。 （Ａ）〜（Ｆ）非接触でデータ通信が可能な半導体装置を有する物品の外観図。
符号の説明
１０ ガラス基板
１１ 酸化窒化シリコン膜
１２ 酸化窒化シリコン膜
１３ 非晶質シリコン膜
１４ 酸化窒化シリコン膜
１５ 非晶質シリコン膜
１６ レーザ光
２３ 結晶性シリコン
２５ 結晶性シリコン
１００ 基板
１０１ 第１のバッファ膜（第１の絶縁膜）
１０２ 第１の半導体膜
１０３ 第２のバッファ膜（第２の絶縁膜）
１０４、１０４’ 光吸収膜（第２の半導体膜）
１０５ レーザ光
１０６ 液相の半導体
１０７ 液相の光吸収膜
１０５ レーザ光
１０８ 結晶性半導体
１２０ 基板
１２１ 第１のバッファ膜
１２２ 第１の半導体膜
１２３ 第２のバッファ膜
１２４ 光吸収膜
１２８ 結晶性半導体
１３１ マスク
１３２ 第１の不純物領域
１３３ 導電膜
１３４、１３５ 第１の導電膜
１３８、１３９ 第１の絶縁膜
１４０、１４１ 結晶性半導体膜
１４２〜１４５ 第２の不純物領域
１４６ チャネル形成領域
１４７ 第２の絶縁膜
１４８〜１５０ 第２の導電膜
１５２ 薄膜トランジスタ
１５３ 容量素子
１６０ 第１の絶縁膜
１６１、１６２ 結晶性半導体膜
１６３ 第２の絶縁膜
１６４、１６５ 第１の導電膜
１６６〜１６９ 不純物領域
１７０、１７１ チャネル形成領域
１７３ 第３の絶縁膜
１７４〜１７７ 第２の導電膜
１７８ 第１の薄膜トランジスタ
１７９ 第２の薄膜トランジスタ
１８０ ガラス基板
１８１ 絶縁膜
１８２ 非晶質シリコン膜
１８３ 絶縁膜
１８４ 非晶質シリコン膜
１８５ レーザ光
１８６、１８７ 液相のシリコン
１８８ 結晶性シリコン
１８９ 結晶性シリコン
２００ａ 窒化タンタル膜
２００ｂ タングステン膜
２０１〜２０３ 半導体層
２０１ｃ〜２０３ｃ チャネル形成領域
２０４ 酸化窒化シリコン膜
２０５〜２０８ ゲート電極
２０９〜２１５ 高濃度不純物領域
２１６〜２２３ 低濃度不純物領域
２２５ ｎチャネル型薄膜トランジスタ
２２６ ｐチャネル型薄膜トランジスタ
２２７ ｎチャネル型薄膜トランジスタ
２３１ 酸化シリコン膜
２３２ 窒化シリコン膜
２３３ 酸化シリコン膜
２３４〜２３９ 配線
２４０ 接続端子
２４１ 酸化窒化シリコン膜
２４２ 第１の画素電極
２４３ 配向膜
２４４ 導電層
２５１ ガラス基板
２５２ 着色層
２５３ 第２の画素電極
２５４ 配向膜
２５５ 液晶層
２５６ スペーサ
２５７ シール材
２５８ 液晶素子
２６１ 異方性導電膜
２６２ ＦＰＣ
２６３ 端子部
２６４ 駆動回路部
２６５ 画素部
３００ 層間絶縁膜
３０１ ｎチャネル型薄膜トランジスタ
３０２ ｐチャネル型薄膜トランジスタ
３０３ ｐチャネル型薄膜トランジスタ
３１１ 端子部
３１２ 駆動回路部
３１３ 画素部
３１４ 接続端子
３１５ 層間絶縁膜
３１６ 第１の電極層
３１７ 有機絶縁物膜
３１８ 発光物質を含む層
３１９ 第２の電極層
３２０ 導電層
３２１ 発光素子
３２２ 保護膜
３２３ シール材
３２４ 封止基板
３２５ 空間
３２６ 異方性導電層
３２７ ＦＰＣ
３５１ 本体
３５２〜３５４ 表示部
３５５ 本体
３５６ 表示部
３５７ 本体
３５８ 表示部
３５９ 本体
３６０ 表示部
３６１ 本体
３６２ 表示部
４００ 半導体装置
４０１ アンテナ部
４０２ 電源部
４０３ ロジック部
４１１ アンテナ
４２１ 整流回路
４２２ 保持容量
４２３ 定電圧回路
４３１ 復調回路
４３２ クロック生成・補正回路
４３３ 判定回路
４３４ メモリコントローラ
４３５ 変調回路
４３６ 変調用抵抗
４３７ 符号化回路
４３８ マスクＲＯＭ
４４１ 高耐圧型薄膜トランジスタ
４４２ コンデンサ
４４３ ｎチャネル型薄膜トランジスタ
４４４ ｐチャネル型薄膜トランジスタ
Ｒ１〜Ｒ４ レジスト
５００ ガラス基板
５０１ 剥離膜
５０１ａ 第１層
５０１ｂ 第２層
５０１ｃ 第３層
５０２ 絶縁膜
５０２ａ 第１層
５０２ｂ 第２層
５０３ 非晶質シリコン膜
５０４ 絶縁膜
５０５ 非晶質シリコン膜
５０７ 結晶性シリコン
５０８ 結晶性シリコン
５０９ 結晶性シリコン
５１１〜５１３ 半導体層
５１１ｃ〜５１３ｃ チャネル形成領域
５１５ 絶縁膜
５１６ ｎ型不純物領域
５２１〜５２４ 第１導電膜
５２５〜５２８ ｎ型低濃度不純物領域
５２９、５３０ ｐ型高濃度不純物領域
５３１〜５３４ 絶縁層
５３６〜５４１ ｎ型高濃度不純物領域
５４２〜５４５ ｎ型低濃度不純物領域
５４６ ｎ型不純物領域
５５０ キャップ絶縁膜
５５１ 第１層間絶縁膜
５５２〜５６３ 第２導電膜
５６５ 第２層間絶縁膜
５６６ 第３導電膜
５６７ 第３層間絶縁膜
５６８ 第４導電膜
５７０ 素子形成層
５７１ 絶縁膜
５７２ 支持基材
５７３ 可撓性基板

Claims (3)

  1. 基板上に第１のバッファ膜を形成し、
    前記第１のバッファ膜上に第１の半導体膜を形成し、
    前記第１の半導体膜上に第２のバッファ膜を形成し、
    前記第２のバッファ膜上に光吸収膜を形成し、
    前記光吸収膜の上方からレーザ光を照射して、前記第１の半導体膜を結晶性半導体膜にする半導体装置の作製方法であって、
    前記光吸収膜は、非晶質シリコンまたは微結晶のシリコン、非晶質または微結晶のゲルマニウム、非晶質または微結晶のシリコンゲルマニウム（ＳｉｘＧｅ１−ｘ、０＜ｘ＜１）であり、
    前記光吸収膜の厚さは、３０ｎｍ以上２００ｎｍ以下（２００ｎｍを除く）であり、
    前記第１の半導体膜の厚さは、５０ｎｍ以下であり、
    前記レーザ光の照射により、前記光吸収膜が固相から液相になるまでの間、前記光吸収膜が前記レーザ光を透過し、
    前記レーザ光が、前記光吸収膜及び前記第１の半導体膜に照射され、前記光吸収膜及び前記第１の半導体膜が完全溶融し、液相の光吸収膜及び液相の第１の半導体膜になり、
    前記液相の光吸収膜は前記レーザ光の反射率が上昇し、前記レーザ光を透過しなくなり、前記液相の光吸収膜からの熱伝導により前記第１の半導体膜が加熱された後、前記第１の半導体膜が固化して前記結晶性半導体膜になることを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記第１のバッファ膜は絶縁膜であることを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記第２のバッファ膜は絶縁膜であることを特徴とする半導体装置の作製方法。
JP2008033063A 2007-02-23 2008-02-14 半導体装置の作製方法 Expired - Fee Related JP5433154B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008033063A JP5433154B2 (ja) 2007-02-23 2008-02-14 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007044044 2007-02-23
JP2007044044 2007-02-23
JP2008033063A JP5433154B2 (ja) 2007-02-23 2008-02-14 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2008235875A JP2008235875A (ja) 2008-10-02
JP2008235875A5 JP2008235875A5 (ja) 2011-03-10
JP5433154B2 true JP5433154B2 (ja) 2014-03-05

Family

ID=39716379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008033063A Expired - Fee Related JP5433154B2 (ja) 2007-02-23 2008-02-14 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US7638378B2 (ja)
JP (1) JP5433154B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7216025B2 (ja) 2017-06-09 2023-01-31 コーニンクレッカ フィリップス エヌ ヴェ 少なくとも２つのアタッチメントを備えるヘアケアデバイス

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100037820A1 (en) * 2008-08-13 2010-02-18 Synos Technology, Inc. Vapor Deposition Reactor
US8475591B2 (en) * 2008-08-15 2013-07-02 Varian Semiconductor Equipment Associates, Inc. Method of controlling a thickness of a sheet formed from a melt
WO2010095901A2 (en) 2009-02-23 2010-08-26 Synos Technology, Inc. Method for forming thin film using radicals generated by plasma
JP5969216B2 (ja) * 2011-02-11 2016-08-17 株式会社半導体エネルギー研究所 発光素子、表示装置、照明装置、及びこれらの作製方法
US8877300B2 (en) * 2011-02-16 2014-11-04 Veeco Ald Inc. Atomic layer deposition using radicals of gas mixture
US9163310B2 (en) 2011-02-18 2015-10-20 Veeco Ald Inc. Enhanced deposition of layer on substrate using radicals
KR20130017312A (ko) * 2011-08-10 2013-02-20 삼성디스플레이 주식회사 표시 장치
CN104253026A (zh) * 2013-06-27 2014-12-31 上海和辉光电有限公司 制备多晶硅层的方法
KR20150040065A (ko) * 2013-10-04 2015-04-14 삼성디스플레이 주식회사 상변화 표시장치
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US9766763B2 (en) 2014-12-26 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Functional panel, light-emitting panel, display panel, and sensor panel
KR102410594B1 (ko) * 2015-04-30 2022-06-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 구비하는 표시 패널
US11791159B2 (en) 2019-01-17 2023-10-17 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors
US11562903B2 (en) * 2019-01-17 2023-01-24 Ramesh kumar Harjivan Kakkad Method of fabricating thin, crystalline silicon film and thin film transistors

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6480017A (en) * 1987-09-21 1989-03-24 Agency Ind Science Techn Manufacture of semiconductor single crystal layer
JP2872425B2 (ja) 1990-03-24 1999-03-17 キヤノン株式会社 半導体デバイスの形成方法
ATE153797T1 (de) 1990-03-24 1997-06-15 Canon Kk Optische wärmebehandlungsmethode für halbleiterschicht und herstellungsverfahren von halbleiteranordnung mit solcher halbleiterschicht
JPH07106246A (ja) * 1993-09-30 1995-04-21 Kyocera Corp 多結晶シリコン薄膜の形成方法
JP2002050764A (ja) * 2000-08-02 2002-02-15 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、アレイ基板、液晶表示装置、有機ｅｌ表示装置およびその製造方法
JP2003178979A (ja) 2001-08-30 2003-06-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TWI282126B (en) 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP2003168646A (ja) * 2001-12-04 2003-06-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004134773A (ja) 2002-09-18 2004-04-30 Sanyo Electric Co Ltd 半導体装置の製造方法
TWI253179B (en) 2002-09-18 2006-04-11 Sanyo Electric Co Method for making a semiconductor device
JP4577114B2 (ja) * 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
WO2007046290A1 (en) 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8278739B2 (en) 2006-03-20 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor film, semiconductor device, and method for manufacturing thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7216025B2 (ja) 2017-06-09 2023-01-31 コーニンクレッカ フィリップス エヌ ヴェ 少なくとも２つのアタッチメントを備えるヘアケアデバイス

Also Published As

Publication number Publication date
US7638378B2 (en) 2009-12-29
US20080206967A1 (en) 2008-08-28
JP2008235875A (ja) 2008-10-02

Similar Documents

Publication Publication Date Title
JP5433154B2 (ja) 半導体装置の作製方法
US9257562B2 (en) Semiconductor device
KR101380136B1 (ko) 반도체 장치의 제작방법
US9941115B2 (en) Method for manufacturing semiconductor device
KR101354162B1 (ko) 레이저 조사방법, 레이저 조사장치, 및 반도체장치 제조방법
US8349714B2 (en) Method of crystallizing semiconductor film and method of manufacturing semiconductor device
US7563661B2 (en) Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
US9130051B2 (en) Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof
US7772054B2 (en) Method for manufacturing semiconductor device
TW200828443A (en) Method for manufacturing crystalline semiconductor film and semiconductor device
TW200828410A (en) Method for manufacturing crystalline semiconductor film and semiconductor device
JP5072217B2 (ja) 半導体装置の作製方法
JP5448315B2 (ja) 結晶性半導体膜の作製方法
JP4732118B2 (ja) 半導体装置の作製方法
JP2008085317A (ja) 結晶性半導体膜、及び半導体装置の作製方法
US7608892B2 (en) Semiconductor device and manufacturing method of the same
JP2007288173A (ja) 結晶性半導体膜、半導体装置及びそれらの作製方法
JP2007235118A (ja) 半導体膜の結晶化方法、半導体装置の製造方法、及びレーザ照射装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Ref document number: 5433154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees