CN101640221B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN101640221B
CN101640221B CN200910161721.XA CN200910161721A CN101640221B CN 101640221 B CN101640221 B CN 101640221B CN 200910161721 A CN200910161721 A CN 200910161721A CN 101640221 B CN101640221 B CN 101640221B
Authority
CN
China
Prior art keywords
resilient coating
shaped resilient
electrode layer
film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910161721.XA
Other languages
English (en)
Other versions
CN101640221A (zh
Inventor
山崎舜平
宫入秀和
宫永昭治
秋元健吾
白石康次郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to CN201210283542.5A priority Critical patent/CN102842585B/zh
Publication of CN101640221A publication Critical patent/CN101640221A/zh
Application granted granted Critical
Publication of CN101640221B publication Critical patent/CN101640221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

一种半导体装置，其中使用含有In、Ga及Zn的氧化物半导体膜作为半导体层，并且在半导体层与源电极层和漏电极层之间包括设置有缓冲层的反交错型(底栅结构)的薄膜晶体管。通过在源电极层和漏电极层与半导体层之间意图性地设置载流子浓度比半导体层高的缓冲层，来形成欧姆接触。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及一种具有由将氧化物半导体膜用作沟道形成区的薄膜晶体管(以下，称为TFT)构成的电路的半导体装置及其制造方法。例如，涉及将以液晶显示面板为代表的电光装置或具有有机发光元件的发光显示装置作为部件而安装的电子设备。
另外，本说明书中的半导体装置是指能够通过利用半导体特性而工作的所有装置，因此电光装置、半导体电路以及电子设备都是半导体装置。
背景技术
近年来，对在配置为矩阵状的每个显示像素中设置由TFT构成的开关元件的有源矩阵型显示装置(液晶显示装置、发光显示装置或电泳显示装置)正在积极地进行研究开发。由于有源矩阵型显示装置在各个像素(或每个点)中设置开关元件，与单纯矩阵方式相比，在增加像素密度的情况下能够以低电压进行驱动而具有优势。
另外，将氧化物半导体膜用作沟道形成区来形成薄膜晶体管(TFT)等，并且将其应用于电子器件或光器件的技术受到关注。例如，可以举出将氧化锌(ZnO)用作氧化物半导体膜的TFT、或使用InGaO3(ZnO) m的TFT。在专利文献1和专利文献2中公开有如下技术：将使用这些氧化物半导体膜的TFT形成在具有透光性的衬底上，并将其应用于图像显示装置的开关元件等。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
对于将氧化物半导体膜用作沟道形成区的薄膜晶体管，要求工作速度快，制造工序相对简单，并且具有充分的可靠性。
在形成薄膜晶体管时，源电极和漏电极使用低电阻的金属材料。 尤其是，在制造用于进行大面积显示的显示装置时，起因于布线的电阻的信号迟延问题较为显著。所以，作为布线或电极的材料优选使用电阻值低的金属材料。当薄膜晶体管采用由电阻值低的金属材料构成的源电极和漏电极与氧化物半导体膜直接接触的结构时，有可能导致接触电阻增大。可以认为以下原因是导致接触电阻增大的要因之一：在源电极和漏电极与氧化物半导体膜的接触面上形成有肖特基结。
并且，在源电极和漏电极与氧化物半导体膜直接接触的部分中形成电容，并且频率特性(称为f特性)降低，有可能妨碍薄膜晶体管的高速工作。
发明内容
本发明的目的之一在于提供一种在使用含有铟(In)、镓(Ga)及锌(Zn)的氧化物半导体膜的薄膜晶体管中，减小了源电极或漏电极的接触电阻的薄膜晶体管及其制造方法。
此外，本发明的目的之一还在于提高使用含有In、Ga及Zn的氧化物半导体膜的薄膜晶体管的工作特性或可靠性。
另外，本发明的目的之一还在于降低使用含有In、Ga及Zn的氧化物半导体膜的薄膜晶体管的电特性的不均匀性。尤其是，在液晶显示装置中，在各元件间的不均匀性较大的情况下，有可能发生起因于该TFT特性的不均匀性的显示不均匀。
此外，在具有发光元件的显示装置中，当以在像素电极中有一定的电流流过的方式设置的TFT(配置在驱动电路或像素中的向发光元件供给电流的TFT)的导通电流(Ion)的不均匀性较大时，有可能引起在显示画面中的亮度的不均匀。
以上，本发明的目的在于解决上述问题的至少一个。
本发明的一个方式的要旨在于：使用含有In、Ga及Zn的氧化物半导体膜作为半导体层，并且包括在半导体层与源电极层和漏电极层之间设置有缓冲层的反交错型(底栅结构)的薄膜晶体管。
在本说明书中，也将使用含有In、Ga及Zn的氧化物半导体膜形成的半导体层表示为“IGZO半导体层”。
源电极层与IGZO半导体层需要欧姆接触，更优选尽可能地降低该接触电阻。与此相同，漏电极层与IGZO半导体层需要欧姆接触，更优选尽可能地降低该接触电阻。
由此，在源电极层和漏电极层与IGZO半导体层之间，通过意图性地设置比IGZO半导体层载流子浓度高的缓冲层来形成欧姆接触。
作为缓冲层使用具有n型导电型并含有In、Ga及Zn的氧化物半导体膜。还可以使缓冲层含有赋予n型的杂质元素。至于杂质元素，例如可以使用镁、铝、钛、铁、锡、钙、锗、钪、钇、锆、铪、硼、铊、铅等。通过将镁、铝、钛等包含在缓冲层中，可以起到对氧的阻挡效果等，并通过成膜后的加热处理等可以将半导体层的氧浓度保持于最佳的范围内。
缓冲层用作n+层，还可以称为漏区或源区。
优选IGZO半导体层为非晶状态，以便降低薄膜晶体管的电特性的不均匀性。
本发明的半导体装置的一个方式，包括薄膜晶体管，该薄膜晶体管包括：栅电极层；所述栅电极层上的栅极绝缘层；所述栅极绝缘层上的半导体层；所述半导体层上的第一n型缓冲层和第二n型缓冲层；以及所述第一n型缓冲层上的源电极层和所述第二n型缓冲层上的漏电极层，其中，所述半导体层、所述第一n型缓冲层以及所述第二n型缓冲层分别包括含有铟、镓及锌的氧化物半导体，并且，所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度分别高于所述半导体层的载流子浓度。
本发明的半导体装置的一个方式，包括薄膜晶体管，该薄膜晶体管包括：栅电极层；所述栅电极层上的栅极绝缘层；所述栅极绝缘层上的半导体层；所述半导体层上的第一n型缓冲层和第二n型缓冲层；以及所述第一n型缓冲层上的源电极层和所述第二n型缓冲层上的漏电极层，其中，所述半导体层、所述第一n型缓冲层以及所述第二n型缓冲层分别包括含有铟、镓及锌的氧化物半导体，所述半导体层的 所述第一n型缓冲层与所述第二n型缓冲层之间的区域薄于所述半导体层的所述第一n型缓冲层下的区域和所述半导体层的所述第二n型缓冲层下的区域，并且，所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度分别高于所述半导体层的载流子浓度。
在上述结构中，所述薄膜晶体管还包括第三缓冲层和第四缓冲层，该第三缓冲层和第四缓冲层各自的载流子浓度高于所述半导体层的载流子浓度且低于所述第一n型缓冲层和所述第二n型缓冲层各自的载流子浓度，其中，所述第三缓冲层设置在所述半导体层与所述第一n型缓冲层之间，并且所述第四缓冲层设置在所述半导体层与所述第二n型缓冲层之间。
含有In、Ga及Zn的氧化物半导体膜(IGZO膜)具有随着载流子浓度的升高而空穴迁移率也升高的特性。因此，含有In、Ga及Zn的氧化物半导体膜的载流子浓度与空穴迁移率的关系成为如图27所示那样。适用于半导体层的沟道的IGZO膜的载流子浓度范围(沟道用浓度范围1)优选为小于1×1017atoms/cm3(更优选为1×1011atoms/cm3以上)，并且适用于缓冲层的IGZO膜的载流子浓度范围(缓冲层浓度范围2)优选为1×1018atoms/cm3以上(更优选为1×1022atoms/cm3以下)。上述IGZO膜用作半导体层的情况下，其载流子浓度是在室温下的没有施加源极电压、漏极电压以及栅极电压的状态下的值。
当用作沟道的IGZO膜的载流子的浓度范围超过上述范围时，有可能使薄膜晶体管变成常导通状态。所以，通过将本说明书所公开的载流子浓度范围的IGZO膜用作半导体层的沟道，可以形成可靠性高的薄膜晶体管。
另外，优选使用钛膜作为源电极层和漏电极层。例如，当使用钛膜、铝膜、钛膜的叠层时，实现低电阻且铝膜不容易产生小丘。
本发明的半导体装置的制造方法的一个方式，包括如下步骤：在衬底上形成栅电极层；在所述栅电极层上形成栅极绝缘层；在所述栅极绝缘层上形成半导体层；在所述半导体层上形成第一n型缓冲层和第二n型缓冲层；以及在所述第一n型缓冲层上形成源电极层并在所 述第二n型缓冲层上形成漏电极层，其中，使用含有铟、镓及锌的氧化物半导体分别形成所述半导体层、所述第一n型缓冲层以及所述第二n型缓冲层，并且，所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度分别高于所述半导体层的载流子浓度。
可以在不暴露于大气的情况下，连续地形成栅极绝缘层、半导体层、第一n型缓冲层、第二n型缓冲层以及源电极层和漏电极层。通过进行连续形成，可以减轻因成为尘屑的大气中的杂质混入到界面而引起的不良。
栅极绝缘层、半导体层、第一n型的缓冲层、第二n型缓冲层以及源电极层和漏电极层采用溅射法形成即可。优选在氧气氛下(或氧为90％以上、稀有气体(氩)为10％以下)形成栅极绝缘层和半导体层，并在稀有气体(氩)气氛下形成第一n型缓冲层和第二n型缓冲层。
通过如上所述那样使用溅射法进行连续的成膜，生产率提高并且薄膜界面的可靠性稳定。另外，通过在氧气氛下形成栅极绝缘层和半导体层来使其含有更多的氧，可以减轻由于劣化而导致的可靠性的降低、或薄膜晶体管的特性向常导通状态一侧移动等。
本发明的半导体装置的制造方法的一个方式，包括如下步骤：在衬底上形成栅电极层；在所述栅电极层上形成栅极绝缘层；在所述栅极绝缘层上形成半导体层；在所述半导体层上形成第一n型缓冲层和第二n型缓冲层；以及在所述第一n型缓冲层上形成源电极层并在所述第二n型缓冲层上形成漏电极层，其中，使用含有铟、镓及锌的氧化物半导体分别形成所述半导体层、所述第一n型缓冲层以及所述第二n型缓冲层，所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度分别高于所述半导体层的载流子浓度，并且，不暴露于大气地连续形成所述栅极绝缘层、所述半导体层、所述第一n型缓冲层、所述第二n型缓冲层以及所述源电极层和所述漏电极层。
根据本发明的一个方式，可以获得一种光电流小，寄生电容小且导通截止比高的薄膜晶体管，从而可以制造具有良好的动态特性的薄膜晶体管。所以，可以提供具有高电特性且可靠性良好的薄膜晶体管的半导体装置。
附图说明
图1A至1D是说明半导体装置的图；
图2A和2B是说明半导体装置的图；
图3A至3G是说明半导体装置的制造方法的图；
图4A至4D是说明半导体装置的制造方法的图；
图5A和5B是说明半导体装置的图；
图6A和6B是说明半导体装置的图；
图7A和7B是说明半导体装置的图；
图8是说明半导体装置的图；
图9A和9B是说明半导体装置的图；
图10A至10D是说明半导体装置的制造方法的图；
图11是说明半导体装置的图；
图12A和12B是说明半导体装置的方框图的图；
图13是说明信号线驱动电路的结构的图；
图14是说明信号线驱动电路的工作的时序图；
图15是说明信号线驱动电路的工作的时序图；
图16是说明移位寄存器的结构的图；
图17是说明图16所示的触发器的连接结构的图；
图18是说明多室型的制造装置的俯视示意图；
图19A和19B是说明半导体装置的图；
图20A至20C是说明半导体装置的图；
图21是说明半导体装置的图；
图22A和22B是说明半导体装置的图；
图23是说明半导体装置的图；
图24A至24C是说明半导体装置的图；
图25A和25B是说明半导体装置的图；
图26是说明半导体装置的图；
图27是说明空穴迁移率和载流子浓度的关系的图；
图28A和28B是说明电子纸的使用方式的例子的图；
图29是示出电子书籍的一个例子外观图；
图30A和30B是示出电视装置及数码相框的例子的外观图；
图31A和31B是示出游戏机的例子的外观图；
图32是示出移动电话机的一个例子的外观图。
具体实施方式
下面，将参照附图对实施方式进行详细说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。另外，在以下说明的本发明的结构中，在不同附图中使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，使用图1A至4D对薄膜晶体管及其制造工序进行说明。
在图1A至1D以及图2A和2B中示出本实施方式的底栅结构的薄膜晶体管170a、170b以及170c。图1A为平面图，图1B是沿着图1A中的线A1-A2的截面图。图1C为平面图，图1D是沿着图1C中的线B1-B2的截面图。图2A为平面图，图2B是沿着图2A中的线C1-C2的截面图。
在图1A及1B中，在衬底100上设置有包括栅电极层101、栅极绝缘层102、半导体层103、具有n型导电型的缓冲层104a、104b、源电极层或漏电极层105a、105b的薄膜晶体管170a。
作为半导体层103使用含有In、Ga及Zn的氧化物半导体膜，并 通过在源电极层或漏电极层105a、105b与为IGZO半导体层的半导体层103之间意图性地设置其载流子浓度比半导体层103高的缓冲层104a、104b来形成欧姆接触。
作为缓冲层104a、104b使用具有n型导电型并含有In、Ga及Zn的氧化物半导体膜。还可以使缓冲层104a、104b含有赋予n型的杂质元素。至于杂质元素，例如可以使用镁、铝、钛、铁、锡、钙、锗、钪、钇、锆、铪、硼、铊、铅等。通过将镁、铝、钛等包含在缓冲层中，可以发挥对氧的阻挡效果等，并通过成膜后的加热处理等可以将半导体层的氧浓度保持于最佳的范围内。
在本实施方式中，半导体层的载流子浓度范围优选为小于1×1017atoms/cm3(更优选为1×1011atoms/cm3以上)，并且缓冲层的载流子浓度范围优选为1×1018atoms/cm3以上(更优选为1×1022atoms/cm3以下)。
当用作沟道的IGZO膜的载流子的浓度范围超过上述范围时，有可能使薄膜晶体管变成常导通状态。所以，通过将本实施方式的载流子浓度范围的IGZO膜用作半导体层的沟道，可以形成可靠性高的薄膜晶体管。
另外，当在半导体层与缓冲层之间设置其载流子浓度低于用作n+层的缓冲层且高于半导体层的第二缓冲层时，将第二缓冲层的载流子浓度设定在半导体层与缓冲层的载流子浓度之间的浓度范围即可。
缓冲层104a、104b用作n+层，也可以称为漏区或源区。另外，缓冲层104a、104b在端部具有锥形，在图1A和图1C的平面图中，缓冲层104a、104b示出锥形的上端部。所以，虽然在图1A和图1C的平面图中记载了栅电极层101的端部与缓冲层104a、104b的端部一致，但是如图1B和图1D所示栅电极层101与缓冲层104a、104b部分重合。这一点在本说明书中的其他的附图中也是一样的。
图1A和1B的薄膜晶体管170a是使用不同掩模对缓冲层104a、104b与源电极层或漏电极层105a、105b进行蚀刻加工的例子，缓冲层104a、104b与源电极层或漏电极层105a、105b的形状不同。
图1C和1D的薄膜晶体管170b是使用相同掩模对缓冲层104a、104b与源电极层或漏电极层105a、105b进行蚀刻加工的例子，缓冲层104a、104b与源电极层或漏电极层105a、105b的形状相同。
另外，图1A至1D的薄膜晶体管170a、170b是在半导体层103上，源电极层或漏电极层105a、105b的端部与缓冲层104a、104b的端部不一致，而缓冲层104a、104b的一部分露出的例子。
另一方面，图2A和2B的薄膜晶体管170c是使用相同掩模对半导体层103与缓冲层104a、104b进行蚀刻加工的例子，半导体层103与缓冲层104a、104b的端部一致。另外，图2A和2B的薄膜晶体管170c是在半导体层103上，源电极层或漏电极层105a、105b的端部与缓冲层104a、104b的端部也一致的例子。
再者，图11示出源电极层或漏电极层为叠层结构的薄膜晶体管170d。薄膜晶体管170d包括源电极层或漏电极层105a1、105a2、105a3的叠层以及源电极层或漏电极层105b1、105b2、105b3的叠层。例如，可以使用钛膜作为源电极层或漏电极层105a1、105b1，使用铝膜作为105a2、105b2，并使用钛膜作为105a3、105b3。
在薄膜晶体管170d中，将源电极层或漏电极层105a1、105b1用作蚀刻停止层，通过利用湿蚀刻来进行蚀刻而形成源电极层或漏电极层105a2、105a3、105b2、105b3。使用与上述湿蚀刻相同的掩模，通过利用干蚀刻来进行蚀刻而形成源电极层或漏电极层105a1、105b1、缓冲层104a、104b以及半导体层103。
因此，源电极层或漏电极层105a1与缓冲层104a的端部，源电极层或漏电极层105b1与缓冲层104b的端部分别一致，源电极层或漏电极层105a2、105a3、源电极层或漏电极层105b2、105b3与源电极层或漏电极层105a1、105b1相比端部缩退。
由此，当在蚀刻工序中用于源电极层及漏电极层的导电膜和缓冲层以及半导体层的选择比低时，可以将用作蚀刻停止层的导电膜层叠并在其他的蚀刻条件下进行多次蚀刻工序。
使用图3A至3G说明图1A和1B的薄膜晶体管170a的制造方法。
在衬底100上形成栅电极层101、栅极绝缘层102以及半导体膜111(参照图3A)。作为衬底100除了可以使用通过熔化法或浮法(float method)制造的无碱玻璃衬底如钡硼硅酸盐玻璃、硼硅酸铝玻璃、或铝硅酸盐玻璃等及陶瓷衬底之外，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置绝缘膜的衬底。作为衬底100的尺寸可以采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，还可以在衬底100上形成绝缘膜作为基底膜。至于基底膜，可以利用CVD法或溅射法等由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层来形成。
使用钛、钼、铬、钽、钨、铝等的金属材料或其合金材料形成栅电极层101。通过利用溅射法或真空蒸镀法在衬底100上形成导电膜，并在该导电膜上利用光刻技术或喷墨法形成掩模，并使用该掩模对导电膜进行蚀刻而形成栅电极层101。另外，可以利用喷墨法喷射银、金、铜等的导电纳米膏并进行焙烧来形成栅电极层101。另外，作为用来提高栅电极层101的紧密性以及防止栅电极层101的形成材料向衬底或基底膜的扩散的阻挡层金属，也可以将上述金属材料的氮化物膜设置在衬底100和栅电极层101之间。另外，栅电极层101可以是单层结构或叠层结构，例如可以从衬底100一侧使用钼膜和铝膜的叠层、钼膜和铝及钕的合金膜的叠层、钛膜和铝膜的叠层以及钛膜、铝膜及钛膜的叠层等。
另外，因为在栅电极层101上形成半导体膜或布线，为了防止断裂优选对其进行加工以使其端部形成为锥形。 
栅极绝缘层102以及半导体膜111可以在不暴露于大气的条件下连续地形成。当连续地成膜时，可以不被大气成分或悬浮在大气中的杂质元素污染的状态下形成各个叠层界面。
在有源矩阵型的显示装置中，重要的是构成电路的薄膜晶体管的电特性，该电特性决定显示装置的性能。在薄膜晶体管的电特性之中，尤其重要的是，阈值电压(Vth)。即使在场效应迁移率高的情况下，当阈值电压值高，或阈值电压值为负时，作为电路的控制也很困难。在薄膜晶体管的阈值电压值高并且阈值电压的绝对值大的情况下，当驱动电压低时薄膜晶体管不能发挥开关功能，有可能导致负载。另外，当阈值电压值为负时，即使在栅极电压为0V的情况下，在源电极和漏电极之间也有电流产生，容易变成所谓的常导通状态。
在采用n沟道型的薄膜晶体管的情况下，优选的是，作为栅电压施加正的电压时才形成沟道，并且产生漏极电流的晶体管。在不提高驱动电压的情况下不能形成沟道的晶体管、或即使在负的电压状态下也形成沟道并产生漏极电流的晶体管不适合于用于电路的薄膜晶体管。
所以，优选的是，在使用含有In、Ga以及Zn的氧化物半导体膜的薄膜晶体管中，使用尽可能地近于0V的正的阈值的栅电压形成沟道。
可以认为：薄膜晶体管的阈值电压值对氧化物半导体层的界面，即氧化物半导体层与栅极绝缘层之间的界面的影响较大。
于是，通过在清洁的状态下形成这些界面，可以提高薄膜晶体管的电特性并防止制造工序的复杂化，从而实现具备量产性和高性能的双方的薄膜晶体管。
尤其是，当在氧化物半导体层和栅极绝缘层之间的界面中存在有大气中的水分时，这导致薄膜晶体管的电特性的劣化、阈值电压的不均匀、容易变成常导通状态等的问题。通过连续形成氧化物半导体层和栅极绝缘层，可以去除这些氢化合物。
因此，通过在减压下使用溅射法不暴露于大气并连续地形成栅极绝缘层102和半导体膜111，可以实现具有良好的界面，漏电流低，且电流驱动能力高的薄膜晶体管。
另外，优选在氧气氛下(或氧为90％以上、稀有气体(氩或氦等)为10％以下)形成栅极绝缘层102和为含有In、Ga及Zn的氧化物半 导体膜的半导体膜111。
如上所述通过使用溅射法进行连续的成膜，生产性得到提高并且薄膜界面的可靠性稳定。另外，通过在氧气氛下形成栅极绝缘层和半导体层并使其包含更多的氧，可以减轻因劣化而导致的可靠性的降低及薄膜晶体管变为常导通状态。
栅极绝缘层102可以通过CVD法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜来形成。图2A和2B所示的薄膜晶体管170c是层叠栅极绝缘层102的例子。
栅极绝缘层102可以通过依次层叠氮化硅膜或氮氧化硅膜以及氧化硅膜或氧氮化硅膜来形成。另外，可以不将栅极绝缘层形成为两层结构，而从衬底一侧依次层叠氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、氮化硅膜或氮氧化硅膜的三层来形成栅极绝缘层。此外，可以使用氧化硅膜、氮化硅膜、氧氮化硅膜、或者氮氧化硅膜的单层来形成栅极绝缘层102。
此外，也可以通过等离子体CVD法在栅电极层101上形成氮化硅膜并通过溅射法在氮化硅膜上层叠氧化硅膜作为栅极绝缘层102。也可以通过等离子体CVD法在栅电极层101上依次层叠氮化硅膜和氧化硅膜并通过溅射法在氧化硅膜上还层叠氧化硅膜。
在此，氧氮化硅膜是指在其组成中氧含量多于氮含量的膜，并且在其浓度范围中包含55原子％至65原子％的氧、1原子％至20原子％的氮、25原子％至35原子％的Si以及0.1原子％至10原子％的氢。此外，氮氧化硅膜是指在其组成中氮含量多于氧含量的膜，并且在其浓度范围中包含15原子％至30原子％的氧、20原子％至35原子％的氮、25原子％至35原子％的Si以及15原子％至25原子％的氢。
此外，作为栅极绝缘层102，也可以使用铝、钇或铪的氧化物、氮化物、氧氮化物、氮氧化物中的一种或者包含至少其中两种以上的化合物的化合物。
此外，也可以使栅极绝缘层102包含氯、氟等卤素元素。将栅极绝缘层102中的卤素元素的浓度设定为在浓度峰值上为1× 1015atoms/cm3以上且1×1020atoms/cm3以下即可。
形成含有In、Ga及Zn的氧化物半导体膜作为半导体膜111。例如，使用溅射法形成厚度是50nm的含有In、Ga及Zn的氧化物半导体膜作为半导体膜111。作为具体条件例，可以使用直径是8英寸的含有In、Ga及Zn的氧化物半导体靶，将衬底和靶之间的距离设定为170mm，将压力设定为0.4Pa，将直流(DC)电源设定为0.5kW，并且在氩或氧气氛下形成氧化物半导体膜。另外，当使用脉冲直流(DC)电源时，可以减轻碎屑，并且膜厚分布也变得均匀，所以这是优选的。
接着，使用掩模113并通过蚀刻来加工半导体膜111，而形成半导体层112(参照图3B)。可以通过光刻技术或液滴喷射法形成掩模113，并且使用该掩模113对半导体膜111进行蚀刻，来形成半导体层112。
通过将半导体层112的端部蚀刻为具有锥形的形状，可以防止因台阶形状导致的布线的破裂。
接着，在栅极绝缘层102、半导体层112上形成具有n型导电型的含有In、Ga以及Zn的氧化物半导体膜的具有n型导电型的半导体膜114(参照图3C)。在具有n型导电型的半导体膜114上形成掩模116。通过光刻技术或喷墨法形成掩模116。使用掩模116对具有n型导电型的半导体膜114进行蚀刻来进行加工，而形成具有n型导电型的半导体膜115(参照图3D)。将具有n型导电型的半导体膜115的厚度设定为2nm至100nm(优选的是20nm至50nm)即可。具有n型导电型的半导体膜114优选在稀有气体(优选的是氩)气氛下成膜。
作为半导体膜111、具有n型导电型的半导体膜115等的氧化物半导体膜的溅射法以外的其它成膜方法，可以使用脉冲激光蒸镀法(PLD法)及电子束蒸镀法等的气相法。在气相法中，从容易控制材料的组成的观点来看，优选使用PLD法，而从量产性的观点来看，如上所述优选使用溅射法。
另外，可以将如柠檬酸或草酸等的有机酸用作蚀刻剂，来进行半导体膜111或具有n型导电型的半导体膜115等的IGZO半导体膜的蚀刻。例如，对于50nm的半导体膜111，可以使用ITO-07N(日本关东 化学株式会社制造)进行150秒的蚀刻加工。
在具有n型导电型的半导体膜115上形成导电膜117(参照图3E)。
优选使用铝、铜、或添加有硅、钛、钕、钪、钼等的提高耐热性的元素或者小丘防止元素的铝合金的单层或者叠层形成导电膜117。另外，也可以采用如下叠层结构：使用钛、钽、钼、钨或这些元素的氮化物形成接触于具有n型导电型的半导体膜一侧的膜，并且在其上形成铝或铝合金。再者，也可以采用使用钛、钽、钼、钨或这些元素的氮化物夹住铝或铝合金的上面及下面的叠层结构。在此，作为导电膜117，使用钛膜、铝膜及钛膜的叠层导电膜。
当使用钛膜、铝膜及钛膜的叠层时，实现低电阻，并且在铝膜中不容易产生小丘。 
通过溅射法或真空蒸镀法形成导电膜117。另外，也可以通过利用丝网印刷法、喷墨法等喷射银、金、铜等的导电纳米膏并进行焙烧来形成导电膜117。
接着，在导电膜117上形成掩模118。通过使用掩模118对导电膜117进行蚀刻而使其分离，来形成源电极层或漏电极层105a、105b(参照图3F)。因为当如本实施方式的图3A至3G所示对导电膜117进行湿蚀刻时，导电膜117受到各向同性的蚀刻，所以掩模118的端部与源电极层或漏电极层105a、105b的端部更不一致并更缩退。接着，使用掩模118对具有n型导电型的半导体膜115进行蚀刻，来形成缓冲层104a、104b(参照图3G)。另外，虽然也根据蚀刻条件，但是在具有n型导电型的半导体膜115的蚀刻工序中，半导体层112的露出区的一部分也被蚀刻而成为半导体层103。所以，如图3G所示缓冲层104a、104b之间的半导体层103的沟道区成为厚度薄的区域。在为IGZO半导体层的半导体层103中，将厚度薄的区域设定为2nm以上且200nm以下，优选为20nm以上且150nm以下。
再者，也可以对半导体层103进行等离子体处理。通过进行等离子体处理，可以恢复因半导体层103的蚀刻而导致的损伤。等离子体处理优选在O2、N2O的气氛下，更优选的是在包含氧的N2、He、Ar气氛 下进行。另外，也可以在上述气氛上加上Cl2、CF4的气氛下进行处理。另外，等离子体处理优选以无压进行。
源电极层或漏电极层105a、105b的端部和缓冲层104a、104b的端部不一致而离开，在源电极层或漏电极层105a、105b的端部的外侧形成有缓冲层104a、104b的端部。
然后，去除掩模118。通过上述工序，可以形成薄膜晶体管170a。
接着，图4A至4D表示图1C和1D所示的薄膜晶体管170b的制造工序。
图4A表示在图3B的工序中去除掩模113的状态。在半导体层112上依次层叠具有n型导电型的半导体膜114和导电膜121(参照图4B)。在此情况下，可以通过溅射法不暴露于大气并连续地形成具有n型导电型的半导体膜114和导电膜121。
在具有n型导电型的半导体膜114和导电膜121上形成掩模122，并且使用掩模122对导电膜121进行湿蚀刻加工，而形成源电极层或漏电极层105a、105b(参照图4C)。
接着，对具有n型导电型的半导体膜114进行干蚀刻加工，来形成缓冲层104a、104b(参照图4D)。在同一工序中半导体层112的一部分也被蚀刻而成为半导体层103。如图4A至4D所示，由于通过使用相同掩模进行形成缓冲层104a、104b和源电极层或漏电极层105a、105b的蚀刻，可以减少掩模数目，因此可以实现工序的简化和低成本化。
也可以在薄膜晶体管170a、170b、170c上形成绝缘膜作为保护膜。可以与栅极绝缘层同样地形成保护膜。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。例如，在薄膜晶体管170a、170b、170c上形成氧化硅膜和氮化硅膜的叠层作为保护膜，即可。
另外，半导体层103以及缓冲层104a、104b等的氧化物半导体膜优选在成膜之后进行加热处理。只要是在成膜之后就可以在任何工序中进行加热处理，可以在刚成膜之后、导电膜117的形成之后、保护 膜的形成之后等进行。另外，也可以兼作其他加热处理而进行。另外，将加热温度设定为300℃以上且400℃以下，优选地设定为350℃即可。在如图2A和2B所示那样连续形成半导体层103及缓冲层104a、104b的情况下，也可以在进行叠层之后进行加热处理。可以多次进行加热处理，以在不同工序中进行半导体层103的加热处理以及缓冲层104a和104b的加热处理。
通过源电极层或漏电极层105a、105b的端部和缓冲层104a、104b的端部不一致而成为离开的形状，源电极层或漏电极层105a、105b的端部的距离增大，而可以防止源电极层或漏电极层105a、105b之间的漏电流、短路。因此，可以制造可靠性高且耐压性良好的薄膜晶体管。
另外，也可以如图2A和2B的薄膜晶体管170c那样采用使缓冲层104a、104b的端部和源电极层及漏电极层105a、105b的端部一致的形状。当使用干蚀刻进行用来形成源电极层或漏电极层105a、105b的蚀刻及用来形成缓冲层104a、104b的蚀刻时，可以形成为如图2A和2B的薄膜晶体管170c那样的形状。另外，通过以源电极层及漏电极层105a、105b为掩模对具有n型导电型的半导体膜115进行蚀刻来形成缓冲层104a、104b，也可以形成为如图2A和2B的薄膜晶体管170c那样的形状。
当采用不设置缓冲层(含有In、Ga以及Zn并具有n型导电型的氧化物半导体层)的栅电极层、栅绝缘层、半导体层(含有In、Ga以及Zn的氧化物半导体层)、源电极层和漏电极层的叠层结构时，栅电极层和源电极层或漏电极层之间的距离变近而导致在其之间产生的寄生电容增加。并且，该寄生电容的增加随着半导体层的薄膜化逐渐显著。在本实施方式中，由于薄膜晶体管采用设置含有In、Ga以及Zn并具有n型导电型的氧化物半导体层那样的载流子浓度高的缓冲层的栅电极层、栅极绝缘层、半导体层、缓冲层、源电极层和漏电极层的叠层结构，所以即使半导体层的厚度薄也可以抑制寄生电容。
根据本实施方式可以得到光电流少，寄生电容小，且开关比高的薄膜晶体管，而可以制造具有良好的动态特性的薄膜晶体管。因此， 可以提供具有电特性高且可靠性良好的薄膜晶体管的半导体装置。
实施方式2
本实施方式是多栅结构的薄膜晶体管的例子。因此，其他部分可以与实施方式1同样地进行，所以省略与实施方式1相同的部分、或具有与实施方式1同样的功能的部分及工序的重复说明。
在本实施方式中，使用图5A和5B至图7A和7B说明用于半导体装置的薄膜晶体管。
图5A是表示薄膜晶体管171a的平面图，而图5B相当于表示图5A中的线E1-E2的薄膜晶体管171a的截面图。
如图5A、5B所示，在衬底150上设置有包括栅电极层151a、151b、栅极绝缘层152、半导体层153a、153b、缓冲层154a、154b、154c、源电极层或漏电极层155a、155b的多栅结构的薄膜晶体管171a。
半导体层153a、153b是含有In、Ga及Zn的氧化物半导体层，而缓冲层154a、154b、154c是具有n型导电型的含有In、Ga以及Zn的氧化物半导体层。用作源区或漏区(n+层)的缓冲层154a、154b、154c的载流子浓度高于半导体层153a、153b的载流子浓度。
半导体层153a和半导体层153b的一侧隔着缓冲层154c而彼此电连接，在另一侧半导体层153a隔着缓冲层154a电连接到源电极层或漏电极层155a，而半导体层153b隔着缓冲层154b电连接到源电极层或漏电极层155b。
图6A及6B表示其他结构的多栅结构的薄膜晶体管171b。图6A是表示薄膜晶体管171b的平面图，而图6B相当于表示图6A中的线F1-F2的薄膜晶体管171b的截面图。图6A及6B的薄膜晶体管171b中，在缓冲层154c上设置使用与源电极层或漏电极层155a、155b相同工序形成的布线层156，并且半导体层153a和半导体层153b隔着缓冲层154c和布线层156电连接。
图7A及7B表示其他结构的多栅结构的薄膜晶体管171c。图7A是表示薄膜晶体管171c的平面图，而图7B相当于表示图7A中的线G1-G2的薄膜晶体管171c的截面图。图7A及7B中的薄膜晶体管171c 是形成半导体层153a和半导体层153b作为连续的一层半导体层153的例子。以隔着栅极绝缘层152跨越栅电极层151a、151b的方式设置半导体层153。
如上所述，在多栅结构的薄膜晶体管中，既可以连续地设置形成在各栅电极层上的半导体层，又可以以多个半导体层隔着缓冲层及布线层等电连接的方式而设置。
由于本实施方式的多栅结构的薄膜晶体管的截止电流少，因此包括这种薄膜晶体管的半导体装置可以赋予高电特性及高可靠性。
虽然在本实施方式中表示具有两个栅电极层的双栅结构的例子作为多栅结构，但也可以用于具有更多的栅电极层的三栅结构等。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式3
本实施方式是在薄膜晶体管中层叠缓冲层的例子。因此，其他工序可以与实施方式1或实施方式2同样地进行，因此省略与实施方式1或实施方式2相同的部分、或具有同样的功能的部分及工序的重复说明。
在本实施方式中，使用图8说明用于半导体装置的薄膜晶体管173。
如图8所示，在衬底100上设置有包括栅电极层101、半导体层103、缓冲层106a、106b、缓冲层104a、104b、源电极层或漏电极层105a、105b的薄膜晶体管173。
在本实施方式的薄膜晶体管173中，在半导体层103和缓冲层104a、104b之间分别设置有缓冲层106a、106b作为第二缓冲层。
半导体层103是含有In、Ga及Zn的氧化物半导体层，缓冲层104a、104b、缓冲层106a、106b是具有n型导电型的含有In、Ga及Zn的氧化物半导体层。
设置在半导体层103和缓冲层104a、104b之间的第二缓冲层(缓冲层106a、106b)的载流子浓度高于半导体层103并低于缓冲层104a、104b。缓冲层104a、104b用作n+层，而第二缓冲层(缓冲层106a、 106b)用作n-层。
在本实施方式中，优选适用于半导体层103的载流子浓度范围小于1×1017atoms/cm3(更优选为1×1011atoms/cm3以上)，适用于缓冲层的载流子的浓度范围为1×1018atoms/cm3以上(更优选为1×1022atoms/cm3以下)。
当用于沟道的半导体层103的载流子浓度范围超过上述范围时，有可能使薄膜晶体管变成常导通状态。因此，通过将本实施方式的载流子浓度范围的IGZO膜用作半导体层103的沟道，可以形成可靠性高的薄膜晶体管。
作为适用于用作n-层的缓冲层106a、106b的浓度范围，可以将其设定为低于用作n+层的缓冲层104a、104b的载流子浓度并高于半导体层103的载流子浓度。
如上所述，设置在半导体层和源电极层或漏电极层之间的缓冲层可以采用叠层结构，并以其载流子浓度从半导体层向源电极层或漏电极层上升的方式进行控制。
由于具有本实施方式的叠层缓冲层的薄膜晶体管的截止电流少，因此包括这种薄膜晶体管的半导体装置可以赋予高电特性及高可靠性。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式4
本实施方式是与实施方式1中的薄膜晶体管的形状及制造方法的一部分不同的例子。因此，其他部分可以与实施方式1同样地进行，所以省略与实施方式1相同的部分、或具有与实施方式1同样的功能的部分及工序的重复说明。
在本实施方式中，使用图9A至图10D说明用于显示装置的薄膜晶体管174及其制造工序。图9A相当于薄膜晶体管174的平面图，而图9B及图10A至10D相当于表示图9A中的线D1-D2的薄膜晶体管及其制造工序的截面图。
如图9A、9B所示，在衬底100上设置有包括栅电极层101、半导 体层103、缓冲层104a、104b、源电极层或漏电极层105a、105b的薄膜晶体管174。
半导体层103是含有In、Ga及Zn的氧化物半导体层，缓冲层104a、104b是具有n型导电型的含有In、Ga以及Zn的氧化物半导体层。用作源区或漏区(n+层)的缓冲层104a、104b的载流子浓度比半导体层103高。
半导体层103隔着缓冲层104a电连接到源电极层或漏电极层105a，并隔着缓冲层104b电连接到源电极层或漏电极层105b。
使用图10A至10D说明薄膜晶体管174的制造工序。在衬底100上形成栅电极层101。接着，在栅电极层101上依次形成栅极绝缘层102、含有In、Ga及Zn的氧化物半导体膜的半导体膜131、具有n型导电型的含有In、Ga以及Zn的氧化物半导体膜的具有n型导电型的半导体膜132、导电膜133(参照图10A)。
可以不暴露于大气并连续地形成栅极绝缘层102、含有In、Ga及Zn的氧化物半导体膜的半导体膜131、具有n型导电型的含有In、Ga以及Zn的氧化物半导体膜的具有n型导电型的半导体膜132、导电膜133。因为通过不暴露于大气并连续地进行成膜，可以在不被大气成分或悬浮于大气中的杂质元素污染的状态下形成各个叠层界面，所以可以降低薄膜晶体管特性的不均匀性。
在本实施方式中，表示使用高级灰度掩模进行曝光以形成掩模135的例子。形成抗蚀剂以形成掩模135。作为抗蚀剂，可以使用正性抗蚀剂或负性抗蚀剂。在此，使用正性抗蚀剂进行表示。
接着，作为光掩模使用多级灰度掩模，对抗蚀剂照射光，而对抗蚀剂进行曝光。
多级灰度掩模指的是能够以三个级别进行曝光的掩模，该三个级别为曝光部分、中间曝光部分以及未曝光部分。通过进行一次曝光及显影工序，可以形成具有多种(典型为两种)厚度区域的抗蚀剂掩模。因此，通过使用多级灰度掩模，可以缩减曝光掩模的数目。
作为多级灰度掩模的代表例，有灰色调掩模以及半色调掩模。
灰色调掩模由具有透光性的衬底以及形成在其上的遮光部及衍射光栅构成。在遮光部中，光透过量为0％。另一方面，衍射光栅可以通过将狭缝、点、网眼等的光透过部的间隔设定为用于曝光的光的分辨率限度以下的间隔来控制光透过量。另外，衍射光栅可以使用周期性狭缝、点、网眼或非周期性狭缝、点、网眼。
作为具有透光性的衬底，可以使用石英等的具有透光性的衬底。遮光部及衍射光栅可以使用铬或氧化铬等的吸收光的遮光材料形成。
在对灰色调掩模照射曝光光线的情况下，在遮光部中，光透过量为0％，而在没设置有遮光部及衍射光栅的区域中，光透过量为100％。另外，在衍射光栅中，可以以10％至70％的范围内调整光透过量。通过调整衍射光栅的狭缝、点或网眼的间隔及栅距，可以调整衍射光栅中的光透过量。
半色调掩模由具有透光性的衬底、形成在其上的半透过部以及遮光部构成。作为半透过部，可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。遮光部可以使用铬或氧化铬等的吸收光的遮光材料形成。
在对半色调掩模照射曝光光线的情况下，在遮光部中，光透过量为0％，而在没设置有遮光部及半透过部的区域中，光透过量为100％。另外，在半透过部中，可以以10％至70％的范围内调整光透过量。半透过部中的光透过量可以通过半透过部的材料调整。
通过使用多级灰度掩模来进行曝光之后进行显影，可以如图10B所示地形成具有厚度不同的区域的掩模135。
接着，使用掩模135对半导体膜131、具有n型导电型的半导体膜132、导电膜133进行蚀刻和分离。其结果是，可以形成半导体膜136、具有n型导电型的半导体膜137及导电膜138(参照图10B)。
接着，对掩模135进行灰化。其结果，掩模的面积缩小并且其厚度减薄。此时，厚度薄的区域的掩模的抗蚀剂(与栅电极层101的一部分重叠的区域)被去掉，而可以形成被分离的掩模139(参照图10C)。
使用掩模139对导电膜138进行蚀刻，而形成源电极层或漏电极层105a、105b。因为当如本实施方式所示对导电膜138进行湿蚀刻时， 导电膜138受到各向同性的蚀刻，所以掩模139的端部和源电极层或漏电极层105a、105b的端部不一致而进一步缩退，而成为在源电极层或漏电极层105a、105b的外侧突出有具有n型导电型的半导体膜137及半导体膜136的形状。接着，使用掩模139对具有n型导电型的半导体膜137和半导体膜136进行蚀刻，而形成缓冲层104a、104b、半导体层103(参照图10D)。另外，只有半导体层103的一部分被蚀刻，而成为具有槽部的半导体层。
缓冲层104a、104b的形成工序和半导体层103的槽部可以在同一工序中形成。同样地，半导体层103的端部成为其一部分被蚀刻而露出的形状。然后，去除掩模139。
通过上述工序，可以制造如图9A、9B所示的薄膜晶体管174。
如本实施方式所示，通过利用使用多级灰度掩模形成的具有多种(典型的是两种)厚度的区域的抗蚀剂掩模，可以缩减抗蚀剂掩模数，因此可以实现工序的简化和低成本化。
本实施方式可以与其他实施方式适当地组合而实施。
实施方式5
在本实施方式中，以下对在本说明书所公开的发明的半导体装置的一个例子的显示装置中，在同一衬底上至少制造驱动电路的一部分和配置在像素部中的薄膜晶体管的例子进行说明。
根据实施方式1至实施方式4中任一个形成配置在像素部中的薄膜晶体管。此外，因为实施方式1至实施方式4中任一个所示的薄膜晶体管是n沟道型TFT，所以将驱动电路中的可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。
图12A示出本说明书所公开的发明的半导体装置的一个例子的有源矩阵型液晶显示装置的框图的一个例子。图12A所示的显示装置包括：在衬底5300上具备显示元件的具有多个像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择了的像素的视频信号输入的信号线驱动电路5303。像素部5301通过从 信号线驱动电路5303在列方向上延伸地配置的多个信号线S1-Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302在行方向上延伸地配置的多个扫描线G1-Gn(未图示)与扫描线驱动电路5302连接，并具有对应于信号线S1-Sm以及扫描线G1-Gn配置为矩阵形的多个像素(未图示)。并且，各个像素与信号线Sj(信号线S1-Sm中任一)、扫描线Gi(扫描线G1-Gn中任一)连接。
此外，实施方式1至实施方式4中任一个所示的薄膜晶体管是n沟道型TFT，参照图13说明由n沟道型TFT构成的信号线驱动电路。
图13所示的信号线驱动电路包括：驱动器IC5601；开关群5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关群5602_1至5602_M分别包括第一薄膜晶体管5603a、第二薄膜晶体管5603b以及第三薄膜晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关群5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关群5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到三个信号线。例如，第J列的布线5621_J(布线5621_1至布线5621_M中任一个)分别通过开关群5602_J所具有的第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1。
另外，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
另外，驱动器IC5601优选形成在单晶衬底上。再者，开关群5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通 过FPC等连接驱动器IC5601和开关群5602_1至5602_M。
接着，参照图14的时序图说明图13所示的信号线驱动电路的工作。另外，图14的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图13的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图14相同的工作。
另外，图14的时序图示出第J列布线5621_J通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c连接到信号线Sj-1、信号线Sj、信号线Sj+1的情况。
另外，图14的时序图示出第i行扫描线Gi被选择的时序、第一薄膜晶体管5603a的导通·截止的时序5703a、第二薄膜晶体管5603b的导通·截止的时序5703b、第三薄膜晶体管5603c的导通·截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
另外，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，对布线5621_1至布线5621_M分别输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-1，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj+1。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-1、_Data_j、Data_j+1。
如图14所示，在第一子选择期间T1中，第一薄膜晶体管5603a导通，而第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通，而第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c 导通，而第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，图13的信号线驱动电路通过将一个栅极选择期间分割为三个而可以在一个栅极选择期间中将视频信号从一个布线5621输入到三个信号线。因此，图13的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，图13的信号线驱动电路可以提高可靠性、成品率等。
另外，只要能够如图13所示，将一个栅极选择期间分割为多个子选择期间，并在多个子选择期间的每一个中从某一个布线分别将视频信号输入到多个信号线，就不限制薄膜晶体管的配置、数量及驱动方法等。
例如，当在三个以上的子选择期间的每一个中从一个布线将视频信号分别输入到三个以上的信号线时，追加薄膜晶体管及用于控制薄膜晶体管的布线，即可。但是，当将一个选择期间分割为四个以上的子选择期间时，子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一个例子，也可以如图15的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图15的时序图示出选择第i行扫描线Gi的时序、第一薄膜晶体管5603a的导通·截止的时序5803a、第二薄膜晶体管5603b的导通·截止的时序5803b、第三薄膜晶体管5603c的导通·截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图15所示，在预充电期间Tp中，第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一薄膜晶体管5603a、第二薄膜晶体管5603b及第三薄膜晶体管5603c分别输入到信号线Sj-1、信号线Sj、信号线Sj+1。在第一子选择期间T1中，第一薄膜 晶体管5603a导通，第二薄膜晶体管5603b及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第一薄膜晶体管5603a输入到信号线Sj-1。在第二子选择期间T2中，第二薄膜晶体管5603b导通、第一薄膜晶体管5603a及第三薄膜晶体管5603c截止。此时，输入到布线5621_J的Data_j通过第二薄膜晶体管5603b输入到信号线Sj。在第三子选择期间T3中，第三薄膜晶体管5603c导通，第一薄膜晶体管5603a及第二薄膜晶体管5603b截止。此时，输入到布线5621_J的Data_j+1通过第三薄膜晶体管5603c输入到信号线Sj+1。
据此，因为应用图15的时序图的图13的信号线驱动电路可以通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地对像素进行视频信号的写入。另外，在图15中，使用相同的附图标记来表示与图14相同的部分，而省略对于相同的部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接有一条线上的像素的晶体管的栅电极。而且，由于需要将一条线上的像素的晶体管同时导通，因此使用能够产生大电流的缓冲器。
参照图16和图17说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图16示出移位寄存器的电路结构。图16所示的移位寄存器由多个触发器(触发器5701_1至5701_n)构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图16的移位寄存器的连接关系。在图16的移位寄存器的第i级触发器5701_i(触发器5701_1至5701_n中任一个)中，图17所示的第一布线5501连接到第七布线5717_i-1，图17所示的第二布线 5502连接到第七布线5717_i+1，图17所示的第三布线5503连接到第七布线5717_i，并且图17所示的第六布线5506连接到第五布线5715。
此外，图17所示的第四布线5504在奇数级的触发器中连接到第二布线5712，在偶数级的触发器中连接到第三布线5713，并且图17所示的第五布线5505连接到第四布线5714。
但是，第一级触发器5701_1的图17所示的第一布线5501连接到第一布线5711，而第n级触发器5701_n的图17所示的第二布线5502连接到第六布线5716。
另外，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，图17示出图16所示的触发器的详细结构。图17所示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578。另外，第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577以及第八薄膜晶体管5578是n沟道型晶体管，并且当栅极·源极之间的电压(Vgs)超过阈值电压(Vth)时成为导通状态。
接着，下面示出图16所示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极或漏电极中的一方)连接到第四布线5504，并且第一薄膜晶体管5571的第二电极(源电极或漏电极中的另一方)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506，并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极连接到第五布线5505，第三 薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极，并且第三薄膜晶体管5573的栅电极连接到第五布线5505。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极，并且第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极，并且第五薄膜晶体管5575的栅电极连接到第一布线5501。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极，并且第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极，并且第七薄膜晶体管5577的栅电极连接到第二布线5502。第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极，并且第八薄膜晶体管5578的栅电极连接到第一布线5501。
另外，将第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极以及第七薄膜晶体管5577的第二电极的连接部作为节点5543。再者，将第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极以及第八薄膜晶体管5578的第二电极的连接部作为节点5544。
另外，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称 为第一电源线、第二电源线。
此外，也可以仅使用实施方式1至实施方式4中任一个所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1至实施方式4中任一个所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，由于实施方式1至实施方式4中任一个所示的n沟道型TFT利用具有n型的含有铟、镓、锌的氧化物半导体层的缓冲层来减少寄生电容，因此频率特性(被称为f特性)高。例如，由于可以使使用实施方式1至实施方式4中任一个所示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来使偶数行的扫描线驱动的扫描线驱动电路配置在一侧，并将用来使奇数行的扫描线驱动的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。
此外，在制造本说明书所公开的发明的半导体装置的一个例子的有源矩阵型发光显示装置的情况下，在至少一个像素中配置多个薄膜晶体管，因此优选配置多个扫描线驱动电路。图12B示出有源矩阵型发光显示装置的框图的一个例子。
图12B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
当将输入到图12B所示的发光显示装置的像素的视频信号设定为数字方式的情况下，根据晶体管的导通和截止的切换，像素变成发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度级显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并使各子像素分别根据视频信号驱动，来进行灰度级显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的 期间，来进行灰度级显示。
发光元件的响应速度比液晶元件等高，所以与液晶元件相比适合时间灰度法。在具体地采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过分割为多个子帧期间，可以利用视频信号控制像素在一个帧期间中实际上发光的期间的总长度，并显示灰度级。
另外，在图12B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个TFT，即开关TFT和电流控制TFT时，使用第一扫描线驱动电路5402生成输入到开关TFT的栅极布线的第一扫描线的信号，使用第二扫描线驱动电路5404生成输入到电流控制TFT的栅极布线的第二扫描线的信号。但是，也可以共同使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据开关元件所具有的各晶体管的数量，可能会在各像素中设置多个用来控制开关元件的工作的第一扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个第一扫描线的所有信号，也可以使用多个扫描线驱动电路分别生成输入到多个第一扫描线的信号。
此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外，也可以仅使用实施方式1至实施方式4中任一个所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路除了液晶显示装置及发光显示装置之外还可以用于利用与开关元件电连接的元件来使电子墨水驱动的电子纸。电子纸也被称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、耗电量比其他的显示装置小、可形成为薄而轻的形状。
作为电泳显示器可考虑各种方式。电泳显示器是如下器件，即在溶剂或溶质中分散有多个包含具有正电荷的第一粒子和具有负电 荷的第二粒子的微囊，并且通过对微囊施加电场使微囊中的粒子互相向反方向移动，以仅显示集合在一方的粒子的颜色。另外，第一粒子或第二粒子包含染料，且在没有电场时不移动。此外，第一粒子和第二粒子的颜色不同(包含无色)。
像这样，电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中，介电常数高的物质移动到高电场区。电泳显示器不需要使用液晶显示装置所需的振片和对置衬底，从而可以使其厚度和重量减少一半。
将在其中分散有上述微囊的溶剂称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，在有源矩阵衬底上适当地布置多个上述微囊，使得微囊夹在两个电极之间而完成有源矩阵型显示装置，通过对微囊施加电场可以进行显示。例如，可以使用根据实施方式1至实施方式4中任一个所示的薄膜晶体管而获得的有源矩阵衬底。
此外，作为微囊中的第一粒子及第二粒子，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
根据上述工序可以制造作为半导体装置可靠性高的显示装置。
本实施方式可以与其他的实施方式中所记载的结构适当地组合而实施。
实施方式6
在此，下面表示至少不使栅极绝缘层和氧化物半导体层的叠层接触于大气地进行连续成膜的反交错型薄膜晶体管的制造例子。在此，表示直至进行连续成膜的工序的工序，而作为后面的工序根据实施方式1至实施方式4中的任一个制造薄膜晶体管即可。
在本说明书中，连续成膜是指：在从利用溅射法进行的第一成膜工序到利用溅射法进行的第二成膜工序的一系列工序中，放置有被处 理衬底的气氛不接触于大气等的污染气氛而一直控制为真空或惰性气体气氛(氮气氛或稀有气体气氛)。通过进行连续成膜，可以避免水分等再附着于清净化的被处理衬底上而进行成膜。
在同一处理室内进行从第一成膜工序到第二成膜工序的一系列工序的状态包括在本说明书中的连续成膜的范围内。
另外，当在不同处理室内进行从第一成膜工序到第二成膜工序的一系列工序时，在结束第一成膜工序之后，不接触于大气地在处理室之间进行衬底搬运，然后进行第二成膜工序，这个状态也包括在本说明书中的连续成膜的范围内。
另外，在第一成膜工序和第二成膜工序之间具有衬底搬运工序、对准工序、缓冷工序或者加热或冷却衬底以将其设定为第二工序所需要的温度的工序等的状态也包括在本说明书中的连续成膜的范围内。
但是在第一成膜工序和第二成膜工序之间具有清洗工序、湿蚀刻、抗蚀剂形成等的使用液体的工序的情况不包括在本说明书中的连续成膜的范围内。
在不暴露于大气地进行连续成膜的情况下，优选使用如图18所示那样的多室型制造装置。
在制造装置的中央部中设置有具有搬运衬底的搬运机构(典型的是搬运机械81)的搬运室80，并且搬运室80联结有卡匣(cassette)室82，该卡匣室82安置收纳有搬入到搬运室内及从其搬出的多个衬底的卡匣盒(cassette case)。
另外，搬运室80分别通过闸阀84至88联结有多个处理室。在此，表示将五个处理室联结于俯视形状是六角形的搬运室80的例子。另外，通过改变搬运室的俯视形状，可以改变能够联结的处理室数。例如采用四角形则可以联结三个处理室，而采用八角形则可以联结七个处理室。
在五个处理室中，将至少一个处理室设定为进行溅射的溅射处理室。在溅射处理室的处理室内部中，至少设置有溅射靶、用来对靶进行溅射的电力施加机构、气体导入单元、将衬底保持在预定位置的衬 底支架等。另外，在溅射处理室中设置有控制处理室内的压力的压力控制单元以将溅射处理室内处于减压状态。
溅射法具有如下方法：作为溅射用电源使用高频电源的RF溅射法、DC溅射法以及以脉冲方式施加压的脉冲DC溅射法。RF溅射法主要用于形成绝缘膜，而DC溅射法主要用于形成金属膜。
另外，也有可以设置材料不同的多个靶的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同的材料膜，又可以在同一处理室中同时对多种材料进行放电而进行成膜。
另外，也有使用磁控溅射法的溅射装置和使用ECR溅射法的溅射装置。在该使用磁控溅射法的溅射装置中，在处理室内部具备磁铁机构，而在该使用ECR溅射法的溅射装置中，不使用辉光放电而利用使用微波产生的等离子体。
在溅射处理室中，适当地使用上述多样的溅射法。
另外，作为成膜方法具有反应溅射法、压溅射法。在该反应溅射法中，当进行成膜时使靶物质和溅射气体成分起化学反应而形成它们的化合物薄膜，而在该压溅射法中，当进行成膜时对衬底也施加电压。
另外，将在五个处理室中的其他处理室之一设定为在进行溅射之前进行衬底的预热等的加热处理室、在进行溅射之后冷却衬底的冷却处理室或进行等离子体处理的处理室。
接着，说明制造装置的工作的一个例子。
将容纳有使被成膜面朝向下面的衬底94的衬底卡匣设置在卡匣室82，并利用设置在卡匣室82中的真空排气单元使卡匣室处于减压状态。另外，预先对各处理室及搬运室80的内部利用设置在它们中的真空排气单元进行减压。通过上述步骤，当在各处理室之间搬运衬底时可以不接触于大气地维持清洁的状态。
另外，在使被成膜面朝向下面的衬底94上预先至少设置有栅电极。例如，在衬底和栅电极之间也可以设置通过等离子体CVD法可以得到的氮化硅膜、氮氧化硅膜等的基底绝缘膜。在作为衬底94使用包含碱 金属的玻璃衬底的情况下，基底绝缘膜具有如下作用：抑制因从衬底钠等的可动离子动离子侵入到其上的半导体区中而TFT的电特性变化。
在此，使用如下衬底，其中通过等离子体CVD法形成覆盖栅电极的氮化硅膜来形成第一层栅极绝缘膜。通过等离子体CVD法形成的氮化硅膜致密，并通过将其用作第一层的栅极绝缘膜可以抑制针孔等的产生。另外，虽然在此示出栅极绝缘膜是叠层的例子，但是不局限于此而也可以采用单层或三层以上的叠层。
接着，开启闸阀83并利用搬运机械81从卡匣抽出第一个衬底94，开启闸阀84并将第一个衬底94搬运到第一处理室89中，并且关闭闸阀84。在第一处理室89中，利用加热器或灯加热对衬底进行加热来去除附着在衬底94上的水分等。特别是，因为当栅极绝缘膜包含水分时，TFT的电特性有可能变化，所以进行溅射成膜之前的加热是有效的。另外，当在卡匣室82设置衬底的阶段中充分地去除水分时，不需要进行该加热处理。
此外，也可以在第一处理室89中设置等离子体处理单元，并对第一层的栅极绝缘膜的表面进行等离子体处理。另外，还可以在卡匣室82设置加热单元并在卡匣室82中进行加热以去除水分。
接着，开启闸阀84并利用搬运机械81将衬底搬运到搬运室80，开启闸阀85将衬底搬运到第二处理室90中，并且关闭闸阀85。
在此，作为第二处理室90，采用使用RF磁控溅射法的溅射处理室。在第二处理室90中，形成用作第二层的栅极绝缘膜的氧化硅膜(SiOx膜)。作为第二层的栅极绝缘膜，除了氧化硅膜之外，还可以使用氧化铝膜(Al2O3膜)、氧化镁膜(MgOx膜)、氮化铝膜(AlNx膜)、氧化钇膜(YOx膜)等。
此外，也可以对第二层的栅极绝缘膜中添加少量的例如氟、氯等的卤素元素来将钠等的可动离子固定化。作为其方法，在处理室中引入包含卤素元素的气体进行溅射。但是，在引入包含卤素元素的气体的情况下，处理室的排气单元需要设置有除害装置。优选将使栅极绝缘膜包含的卤素元素的浓度设定为如下浓度：通过使用SIMS(二次离 子质谱分析计)的分析可以得到的浓度峰值在1×1015cm-3以上且1×1020cm-3以下的范围内。
在得到SiOx膜的情况下，可以采用如下方法：作为靶使用人工石英并使用稀有气体，典型地使用氩的溅射法；或作为靶使用单晶硅并与氧气体起化学反应而得到SiOx膜的反应溅射法。在此，为了使SiOx膜包含极多的氧，作为靶使用人工石英，在只有氧的气氛下，或在氧为90％以上且Ar为10％以下的气氛下进行溅射，来形成具有过量的氧的SiOx膜。
在形成SiOx膜之后，以不接触于大气的方式开启闸阀85并利用搬运机械81将衬底搬运到搬运室80，开启闸阀86并将衬底搬运到第三处理室91中，并且关闭闸阀86。
在此，作为第三处理室91，采用使用DC磁控溅射法的溅射处理室。在第三处理室91中，形成氧化金属层(IGZO膜)作为半导体层。可以在稀有气体气氛下或氧气氛下使用含有In、Ga及Zn的氧化物半导体靶进行成膜。在此，为了使IGZO膜包含极多的氧，在只有氧的气氛下，或在氧为90％以上且Ar为10％以下的气氛下作为靶使用包含In、Ga及Zn的氧化物半导体，并进行采用脉冲DC溅射法的溅射，来形成具有过量的氧的IGZO膜。
如上所述，通过以不接触大气的方式连续形成具有过量的氧的SiOx膜和具有过量的氧的IGZO膜，因为其彼此是具有过量的氧的膜所以可以使其界面状态稳定，并提高TFT的可靠性。当在形成IGZO膜之前衬底接触于大气时，水分等附着在衬底上并对界面状态造成坏影响，因此有引起阈值的不均匀性、电特性劣化、变为常导通状态的TFT等的忧虑。水分是氢化合物，而通过以不接触于大气的方式进行连续成膜，可以防止氢化合物存在于界面中。从而，通过进行连续成膜，可以减少阈值的不均匀性，防止电特性的劣化，并且减少TFT移动到常导通状态一侧，优选去掉这种移动。
此外，也可以通过在第二处理室90的溅射处理室中设置人工石英的靶和含有In、Ga及Zn的氧化物半导体靶的双方，并使用挡板按顺 序层叠而进行连续的成膜，从而在同一处理室中进行层叠。在靶和衬底之间设置挡板，打开进行成膜的靶的挡板，而关闭不进行成膜的靶的挡板。在同一处理室中进行层叠的优点是可减少所使用的处理室数并可防止当在不同的处理室之间搬运衬底时微粒等附着在衬底上。
接着，不接触于大气地开启闸阀86并使用搬运机械81将衬底搬运到搬运室80。
在不使用灰色调掩模的工序中，在此通过卡匣室从制造装置搬出衬底并通过光刻技术对具有过量的氧的IGZO膜进行构图。但是在使用灰色调掩模的工序中，继续进行以下所示的连续成膜。
接着，不接触于大气地开启闸阀87，将衬底搬运到第四处理室92内，并且关闭闸阀87。
在此，作为第四处理室92，采用使用DC磁控溅射法的溅射处理室。在第四处理室92中，通过在只有稀有气体的气氛下进行脉冲DC溅射法的溅射，以接触于具有过量的氧的IGZO膜上的方式形成成为缓冲层的第二IGZO膜。该第二IGZO膜中的氧浓度低于具有过量的氧的IGZO膜中的氧浓度。另外，作为第二IGZO膜，优选其载流子浓度高于具有过量的氧的IGZO膜的载流子浓度，并且作为靶，可以使用在含有In、Ga及Zn的氧化物半导体中还添加Mg、Al或Ti的靶。Mg、Al或Ti是容易与氧起反应的材料，通过将这些材料包含在第二IGZO膜中，可以发挥阻挡氧的效果，并且即使在其形成后进行加热处理等，也可以将半导体层的氧浓度保持在最佳范围内。该第二IGZO膜用作源区或漏区。
接着，开启闸阀87并利用搬运机械81将衬底搬运到搬运室80，开启闸阀88将衬底搬运到第五处理室93中，并且关闭闸阀88。注意，以不接触于大气的方式进行衬底的搬出。
在此，作为第五处理室93，采用使用DC磁控溅射法的溅射处理室。在第五处理室93中，形成成为源电极层或漏电极层的金属多层膜(导电膜)。在第五处理室93的溅射处理室中设置钛靶和铝靶的双方，并使用挡板按顺序层叠进行连续成膜来在同一个处理室中进行层叠。在此，在钛膜上层叠铝膜，而且在铝膜上层叠钛膜。
如上所述，在使用灰色调掩模的情况下，可以不接触于大气地连续形成具有过量的氧的SiOx膜、具有过量的氧的IGZO膜、第二IGZO膜和金属多层膜。特别是，可以将具有过量的氧的IGZO膜的界面状态更稳定化，提高TFT的可靠性。在IGZO膜的成膜前后衬底接触于大气的情况下，水分等附着在衬底上，对界面状态造成坏影响，并且有可能引起阈值的不均匀，电特性的劣化，变成常导通状态的TFT的状态等。因为水分是氢化合物，所以通过不接触于大气地连续形成，可以防止氢化合物存在于IGZO膜的界面。从而，通过连续形成四个膜，可以减少阈值的不均匀性，防止电特性的劣化，并且减少TFT移动到常导通状态一侧，优选去掉这种移动。
另外，通过不接触于大气地连续形成成为缓冲层的第二IGZO膜和成为源电极层和漏电极层的金属多层膜，在第二IGZO膜和金属多层膜之间可以实现良好的界面状态，而可以降低接触电阻。
另外，通过在第二处理室90的溅射处理室内设置人工石英靶和含有In、Ga及Zn的氧化物半导体靶的双方，可以使用挡板依次转换引入的气体而连续地形成三个层从而在同一处理室内进行叠层。在同一处理室中进行层叠的优点是可以减少所使用的处理室数并可以防止当在不同的处理室之间搬运衬底时微粒等附着在衬底上。
在重复上述工序对卡匣盒中的衬底进行成膜处理来完成多个衬底的处理之后，将卡匣室从真空状态还原到大气压状态并取出衬底及卡匣。
另外，在第一处理室89中可以进行具有过量的氧的IGZO膜的成膜之后的加热处理，具体而言可以进行300℃至400℃的加热处理，优选的是350℃以上的加热处理。通过进行该加热处理，可以提高反交错型薄膜晶体管的电特性。该加热处理只要在形成具有过量的氧的IGZO膜之后进行，则没有特别的限制，例如可以刚在形成具有过量的氧的IGZO膜之后或刚在形成金属多层膜之后进行该加热处理。
接着，使用灰色调掩模对各叠层膜进行构图。既可以使用干蚀刻、湿蚀刻进行形成，又可以在多次蚀刻中分别选择性地进行蚀刻。
在以下的工序中，根据上述实施方式1至实施方式4中任一个可以制造反交错型薄膜晶体管。
虽然在此以多室方式的制造装置为例子进行说明，但是也可以使用串联联结溅射处理室的串列方式的制造装置来不接触于大气地进行连续成膜。
此外，图18所示的装置中采用将被成膜面朝向下面设置衬底的方式，即所谓的朝下方式的处理室，但是也可以采用将衬底竖为垂直的纵向安装方式的处理室。纵向安装方式的处理室具有其占地面积比朝下方式的处理室小的优点，并且当使用因衬底的自重而会弯曲的大面积的衬底时是有效的。
实施方式7
可以通过制造本说明书所公开的发明的薄膜晶体管，并将该薄膜晶体管用于像素部及驱动电路来制造具有显示功能的半导体装置(也称为显示装置)。
此外，可以通过将本说明书所公开的发明的薄膜晶体管的驱动电路的一部分或整体一体地形成在与像素部同一衬底上，来形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范围内包括由电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence；电致发光)、有机EL等。此外，也可以应用电子墨水等的对比度因电作用而变化的显示介质。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，本发明的一个方式涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式，并且其在多个像素中分别具备用来将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，或其他任何方式。
另外，本说明书中的显示装置是指图像显示器件、显示器件、或光源(包括照明装置)。另外，显示装置还包括安装有连接器诸如FPC(Flexible Printed Circuit；柔性印刷电路)、TAB(Tape AutomatedBonding；载带自动键合)带或TCP(Tape Carrier Package；载带封装)的模块；将印刷线路板设置于TAB带或TCP端部的模块；通过COG(Chip On Glass；玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，示出液晶显示装置的例子作为本说明书所公开的发明的半导体装置。
图19A和19B示出应用本说明书所公开的发明的有源矩阵型液晶显示装置。图19A是液晶显示装置的平面图，而图19B是沿着图19A中的线V-X的截面图。用于半导体装置的薄膜晶体管201可以与实施方式2所示的薄膜晶体管同样地制造，并且它是包括IGZO半导体层及具有n型导电型的IGZO半导体层的可靠性高的薄膜晶体管。此外，也可以应用实施方式1、实施方式3或实施方式4所示的薄膜晶体管作为本实施方式的薄膜晶体管201。
图19A所示的本实施方式的液晶显示装置包括源极布线层202、多栅结构的反交错型薄膜晶体管201、栅极布线层203、电容布线层204。
另外，在图19B中，在本实施方式的液晶显示装置中具有液晶显示元件260，并且衬底200和衬底266中间夹着液晶层262彼此对置。该衬底200设置有多栅结构的薄膜晶体管201、绝缘层211、绝缘层212、绝缘层213、用于显示元件的电极层255、用作取向膜的绝缘层261、振片268。该衬底266设置有用作取向膜的绝缘层263、用于显示元件的电极层265、用作彩色滤光片的着色层264、振片267。
另外，还可以使用不使用取向膜的显示为蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将使用混合有5重量％以上的手性试剂的液晶组成物用于液晶层262。包含显示为蓝相的液晶和手性试剂的液晶组成物的 响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。
另外，虽然图19A和19B示出应用透过型液晶显示装置的例子，但是也可以应用反射型液晶显示装置或半透过型液晶显示装置。
另外，虽然在图19A和19B的液晶显示装置中示出在衬底266的外侧(可见一侧)设置振片267，并在内侧依次设置着色层264、用于显示元件的电极层265的例子，但是也可以在衬底266的内侧设置振片267。另外，振片和着色层的叠层结构也不局限于图19A和19B所示的结构，只要根据振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑矩阵的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层211、绝缘层212或绝缘层213)覆盖通过实施方式1得到的薄膜晶体管，以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。使用CVD法等并利用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜的单层或叠层而形成保护膜，即可。另外，也可以使用有机硅烷气体和氧作为工艺气体并利用等离子体CVD法而形成氧化硅膜作为保护膜。
有机硅烷是如下化合物：正硅酸乙酯(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(TMS：化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等。
形成绝缘层211作为保护膜的第一层。绝缘层211具有防止铝膜的小丘的效果。在此，使用等离子体CVD法形成氧化硅膜作为绝缘层211。作为氧化硅膜的成膜用工艺气体，使用TEOS及O2，并且将其流量比设定为TEOS\O2＝15\750(sccm)。成膜工序的衬底温度是300℃。
另外，形成绝缘层212作为保护膜的第二层。在此，使用等离子体CVD法形成氮化硅膜作为绝缘层212。作为氮化硅膜的成膜用工艺气体，使用SiH4、N2、NH3及H2。当使用氮化硅膜作为保护膜的一个层时， 可以抑制钠等的可动离子侵入到半导体区中而TFT的电特性变化。
另外，也可以在形成保护膜之后进行IGZO半导体层的退火(300℃至400℃)。
另外，形成绝缘层213作为平坦化绝缘膜。作为绝缘膜213，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺或环氧树脂等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。硅氧烷类树脂除了氢之外还可以具有氟、烷基或芳基中的至少一种作为取代基。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层213。
另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂除了氢以外，还可以具有氟、烷基或芳香烃中的至少一种作为取代基。
绝缘膜213可以根据其材料利用CVD法、溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等来形成。在使用材料液形成绝缘层213的情况下，也可以在进行焙烧的工序中同时进行IGZO半导体层的退火(300℃至400℃)。通过兼作绝缘层213的焙烧工序和IGZO半导体层的退火，可以高效地制造半导体装置。
作为用作像素电极层的电极层255、265，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成电极层255、265。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如， 可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
通过上述工序，可以制造可靠性高的液晶显示装置作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式8
在本实施方式中，作为本说明书所公开的发明的半导体装置示出电子纸的例子。
在图26中，作为应用本说明书所公开的发明的半导体装置的例子示出有源矩阵型电子纸。 
可以与实施方式2所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管581，并且该薄膜晶体管581是包括IGZO半导体层及具有n型导电型的IGZO半导体层的可靠性高的薄膜晶体管。此外，也可以应用实施方式1、实施方式3或实施方式4所示的薄膜晶体管作为本实施方式的薄膜晶体管581。
图26的电子纸是采用扭转球显示方式的显示装置的例子。扭转球显示方式是指一种方法，其中将一个半球表面为黑色而另一半球表面为白色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
衬底580上的薄膜晶体管581是多栅结构的反交错型薄膜晶体管，其源电极层或漏电极层通过形成在绝缘层583、584以及585中的开口接触于第一电极层587，由此薄膜晶体管581电连接到第一电极层587。在第一电极层587和设置在衬底596上的第二电极层588之间设置有具有黑色区590a和白色区590b，且其周围包括充满了液体的空洞594的球形粒子589，并且球形粒子589的周围充满有树脂等的填料595(参照图26)。
此外，还可以使用电泳元件来代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和 带负电的黑色微粒。对于设置在第一电极层和第二电极层之间的微囊，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒移动到相反方向，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地被称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助灯。此外，其耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不给显示部供应电源，也能够保持显示过一次的图像，因此，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发射源，也能够储存显示过的图像。
通过上述工序，可以制造可靠性高的电子纸作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式9
在本实施方式中，示出发光显示装置的例子作为本说明书所公开的发明的半导体装置。在此，示出利用电致发光的发光元件作为显示装置所具有的显示元件。对利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区别，一般来说，前者被称为有机EL元件，而后者被称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以产生电流。然后，由于这些载流子(电子和空穴)重新结合，发光有机化合物达到激发态，并且当该激发态恢复到基态时，获得发光。根据这种机理，该发光元件被称为电流激发型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，且其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有由电介质层夹住发光层并还利用电极夹住该发光层的结构，且其发光机理是利用金属离子的内层电子跃迁的定域型发光。另外，在此使用有机EL元件作为发光元件而进行说明。
在图22A和22B中，示出有源矩阵型发光显示装置作为应用本说明书所公开的发明的半导体装置的例子。图22A是发光显示装置的平面图，而图22B是沿着图22A中的线Y-Z截断的截面图。另外，图23示出图22A和22B所示的发光显示装置的等效电路。
可以与实施方式1及实施方式2所示的薄膜晶体管同样地制造用于半导体装置的薄膜晶体管301、302，并且该薄膜晶体管301、302是包括IGZO半导体层及具有n型导电型的IGZO半导体层的可靠性高的薄膜晶体管。此外，也可以应用实施方式3或实施方式4所示的薄膜晶体管作为本实施方式的薄膜晶体管301、302。
图22A及图23所示的本实施方式的发光显示装置包括多栅结构的薄膜晶体管301、薄膜晶体管302、发光元件303、电容元件304、源极布线层305、栅极布线层306、电源线307。薄膜晶体管301、302是n沟道型薄膜晶体管。
此外，在图22B中，本实施方式的发光显示装置在衬底300上包括薄膜晶体管302、绝缘层311、绝缘层312、绝缘层313、分隔壁321以及用于发光元件303的第一电极层320、电场发光层322、第二电极层323。
优选使用丙烯酸树脂、聚酰亚胺、聚酰胺等的有机树脂、或硅氧烷形成绝缘层313。
在本实施方式中，因为像素的薄膜晶体管302是n型，所以优选使用阴极作为像素电极层的第一电极层320。具体而言，作为阴极，可以使用功函数小的材料例如Ca、Al、CaF、MgAg、AlLi等。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁321。特别优选的是，使用感光材料，在第一电极层320上形成开口部，并将其开口部的侧壁形成为具有连续的曲率的倾斜面。
电场发光层322既可以由单层构成，又可以由多个层的叠层构成。
覆盖电场发光层322地形成使用阳极的第二电极层323。可以利用在实施方式7中作为像素电极层列举的使用具有透光性的导电材料的透光导电膜来形成第二电极层323。除了上述透光导电膜之外，还可以 使用氮化钛膜或钛膜。通过重叠第一电极层320、电场发光层322和第二电极层323，形成有发光元件303。然后，也可以在第二电极层323及分隔壁321上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件303中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
再者，在实际上，优选在完成图22B的状态之后使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料进行封装(密封)，以防止暴露于大气。
接着，参照图24A至24C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。可以与实施方式1所示的薄膜晶体管同样地制造用于图24A、24B和24C的半导体装置的驱动TFT的TFT7001、7011、7021，并且这些TFT是包括IGZO半导体层及具有n型导电型的IGZO半导体层的可靠性高的薄膜晶体管。此外，也可以应用实施方式2、实施方式3或实施方式4所示的薄膜晶体管用作TFT7001、7011、7021。
为了取出发光，发光元件的阳极或阴极的至少一方是透明的即可。而且，在衬底上形成薄膜晶体管及发光元件，并且有如下结构的发光元件，即从与衬底相反的面取出发光的顶部发射、从衬底一侧的面取出发光的底部发射以及从衬底一侧及与衬底相反的面取出发光的双面发射。本实施方式的像素结构可以应用于任何发射结构的发光元件。
参照图24A说明顶部发射结构的发光元件。
在图24A中示出当驱动TFT的TFT7001为n型且从发光元件7002发射的光穿过到阳极7005一侧时的像素的截面图。在图24A中，发光元件7002的阴极7003和驱动TFT的TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。至于阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、CaF、MgAg、AlLi等。而且，发光层7004可以由单层或多层的叠层构成。在由多层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。另外，不需要设置所有这 种层。使用透过光的具有透光性的导电材料形成阳极7005，例如也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
由阴极7003及阳极7005夹有发光层7004的区域相当于发光元件7002。在图24A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图24B说明底部发射结构的发光元件。示出在驱动TFT7011是n型，且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图24B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。另外，在阳极7015具有透光性的情况下，也可以覆盖阳极上地形成有用来反射光或遮光的屏蔽膜7016。与图24A的情况同样地，至于阴极7013，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，可以将膜厚度为20nm的铝膜用作阴极7013。而且，与图24A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图24A同样地使用具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹有发光层7014的区域相当于发光元件7012。在图24B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图24C说明双面发射结构的发光元件。在图24C中，在与驱动TFT7021电连接的具有透光性的导电膜7027上形成有发光元件7022的阴极7023，在阴极7023上按顺序层叠有发光层7024、阳极7025。与图24A的情况同样地，至于阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如， 可以将膜厚度为20nm的Al用作阴极7023。而且，与图24A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图24A同样地使用透过光的具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图24C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧的双方。
另外，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
另外，在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
另外，本实施方式所示的半导体装置不局限于图24A至24C所示的结构而可以根据本说明书所公开的发明的技术思想进行各种变形。
通过上述工序，可以制造可靠性高的发光显示装置作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式10
接着，下面示出半导体装置的一个方式的显示面板的结构。在本实施方式中，说明包括用作显示元件的液晶元件的液晶显示装置的一个方式的液晶显示面板(也称为液晶面板)、包括用作显示元件的发光元件的半导体装置的一个方式的发光显示面板(也称为发光面板)。
接着，参照图25A和25B说明相当于本说明书所公开的发明的半导体装置的一个方式的发光显示面板的外观及截面。图25A是一种面板的俯视图，其中利用密封材料将形成在第一衬底上的包括IGZO半导体层及具有n型导电型的IGZO半导体层的可靠性高的薄膜晶体管及发光元件密封在与第二衬底之间。图25B相当于沿着图25A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路 4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个薄膜晶体管。在图25B中，例示包括在像素部4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509。
薄膜晶体管4509、4510相当于包括IGZO半导体层及具有n型导电型的IGZO半导体层的薄膜晶体管，并可以应用实施方式1、实施方式2、实施方式3或实施方式4所示的薄膜晶体管。在本实施方式中，薄膜晶体管4509、4510是n沟道型薄膜晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与薄膜晶体管4510的源电极层或漏电极层电连接。另外，发光元件4511的结构不局限于本实施方式所示的结构。可以根据从发光元件4511取出的光的方向等适当地改变发光元件4511的结构。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子4515由与第二电极层4512相同的导电膜形成，并且布线4516由与发光元件4511所具有的第一电极层4517相同的导电膜形成。
连接端子4515通过各向异性导电膜4519电连接到FPC4518a所具有的端子。
位于从发光元件4511的取出光的方向上的衬底需要具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的具 有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)等。在本实施方式中，作为填料使用氮。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如振片、圆振片(包括椭圆振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在振片或圆振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理利用表面的凹凸来扩散反射光并降低眩光。
信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路而安装。此外，也可以另外仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分而安装。本实施方式不局限于图25A和25B的结构。
接着，参照图20A至20C说明相当于本说明书所公开的发明的半导体装置的一个方式的液晶显示面板的外观及截面。图20A至20C是一种面板的俯视图，其中利用密封材料4005将形成在第一衬底上的包括IGZO半导体层及具有n型导电型的IGZO半导体层的可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在与第二衬底4006之间。图20C相当于沿着图20A和20B的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另外准备的衬底上。
另外，对于另外形成的驱动电路的连接方法没有特别的限制，而可 以采用COG方法、引线键合方法或TAB方法等。图20A是通过COG方法安装信号线驱动电路4003的例子，而图20B是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图20C中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。
薄膜晶体管4010、4011相当于包括IGZO半导体层及具有n型导电型的IGZO半导体层的薄膜晶体管，并可以应用实施方式1、实施方式2、实施方式3或实施方式4所示的薄膜晶体管。在本实施方式中，薄膜晶体管4010、4011是n沟道型薄膜晶体管。
此外，液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。另外，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，且隔着绝缘层4032、4033夹有液晶层4008。
另外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics；纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF薄膜或聚酯薄膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而获得的柱状间隔物，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。另外，还可以使用球状间隔物。
另外，供给到另外形成的信号线驱动电路4003、扫描线驱动电路4004或像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且布线4016由与薄膜晶体管4010、4011的栅电极层相同的导电膜形成。
连接端子4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图20A至20C中示出另外形成信号线驱动电路4003并将其安装在第一衬底4001的例子，但是本实施方式不局限于该结构。既可以另外形成扫描线驱动电路而安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图21示出使用应用本说明书所公开的发明制造的TFT衬底2600来构成用作半导体装置的液晶显示模块的一个例子。
图21是液晶显示模块的一个例子，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604和着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有振片2606、振片2607、漫射片2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，且其中组装有控制电路及电源电路等的外部电路。此外，还可以在振片和液晶层之间具有相位差板的状态下进行层叠。
液晶显示模块可以采用TN(扭曲向列；Twisted Nematic)模式、IPS(平面内转换；In-Plane-Switching)模式、FFS(边缘电场转换；Fringe Field Switching)模式、MVA(多畴垂直取向；Multi-domainVertical Alignment)模式、PVA(垂直取向构型；Patterned VerticalAlignment)模式、ASM(轴对称排列微胞；Axially Symmetric alignedMicro-cell)模式、OCB(光学补偿弯曲；Optical CompensatedBirefringence)模式、FLC(铁电性液晶；Ferroelectric LiquidCrystal)模式、AFLC(反铁电性液晶；Anti Ferroelectric LiquidCrystal)模式等。
通过上述工序，可以制造可靠性高的显示面板作为半导体装置。
本实施方式可以与其他实施方式所记载的结构适当地组合而实施。
实施方式11
本说明书所公开的发明的半导体装置可以应用于电子纸。电子纸可以用于用来显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图28A和28B以及29示出电子设备的一个例子。
图28A示出使用电子纸制造的招贴2631。在广告介质是纸的印刷物的情况下用手进行广告的交换，但是如果使用应用本说明书所公开的发明的电子纸，则可以在短时间内改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，招贴也可以采用以无线的方式收发信息的结构。
此外，图28B示出电车等的交通工具的车厢广告2632。在广告介质是纸的印刷物的情况下用手进行广告的交换，但是如果使用应用本说明书所公开的发明的电子纸，则可以在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。另外，广告也可以采用以无线的方式收发信息的结构。
另外，图29示出电子书籍2700的一个例子。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，且可以以该轴部2711为轴进行开闭动作。通过采用这种结构，可以进行如纸的书籍那样的动作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图29中的显示部2705)中可以显示文章，而在左边的显示部(图29中的显示部2707)中可以显示图像。
此外，在图29中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。另外，也可以采用在与框体的显示部同一个面上具备键盘、定位装置等的结构。另外，也可以采用在框体的背面或侧面 具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
实施方式12
根据本说明书所公开的发明的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图30A示出电视装置9600的一个例子。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示映像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另外提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的映像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
另外，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而也可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图30B示出数码相框9700的一个例子。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
另外，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录介质插入部等的结构。这种结构也可以组装到与显示部同一个面，但是通过将其设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录介质插入部插入储存有使用数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数字相框9700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式提取所希望的图像数据并进行显示的结构。
图31A示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连接部9893可以开闭地连接。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图31A所示的便携式游戏机还具备扬声器部9884、记录介质插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(包括测定如下因素的功能：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用至少具备根据本发明的半导体装置的一个方式的结构即可，且可以采用适当地设置有其它附属设备的结构。图31A所示的便携式游戏机具有如下功能：读出存储在记录介质中的程序或数据并将其显示在显示部上；以及通过与其他便携式游戏机进行无线通信而实现信息共享。另外，图31A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图31B示出大型游戏机的一种的自动赌博机9900的一个例子。在自动赌博机9900的框体9901中安装有显示部9903。另外，自动赌博机9900还具备如起动杆或停止开关等的操作单元、投币口、扬声器等。当然，自动赌博机9900的结构不局限于此，只要采用至少具备根据本发明的半导体装置的一个方式的结构即可，且可以采用适当地设置有 其它附属设备的结构。
图32示出移动电话机1000的一个例子。移动电话机1000除了安装在框体1001的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
图32所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来打电话或进行电子邮件的输入等的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示+输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，来判断移动电话机1000的方向(竖向还是横向)，从而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式来进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002，来拍摄掌纹、指纹等，而可以进行个人识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测光 源，也可以拍摄手指静脉、手掌静脉等。
本说明书根据2008年7月31日在日本专利局受理的日本专利申请编号2008-197147而制作，所述申请内容包括在本说明书中。

Claims (13)

1.一种半导体装置，其包括薄膜晶体管，该薄膜晶体管包括：
栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的半导体层；
所述半导体层上的第一n型缓冲层和第二n型缓冲层；
在所述半导体层和所述第一n型缓冲层之间的第三缓冲层；
在所述半导体层和所述第二n型缓冲层之间的第四缓冲层；以及
所述第一n型缓冲层上的源电极层和所述第二n型缓冲层上的漏电极层，
其中，所述半导体层、所述第一n型缓冲层以及所述第二n型缓冲层分别包括含有铟、镓及锌的氧化物半导体，
其中，所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度分别高于所述半导体层的载流子浓度，
其中，所述第一n型缓冲层的端部与所述源电极层的端部不一致，
其中，所述第二n型缓冲层的端部与所述漏电极层的端部不一致，
其中，所述半导体层上的所述第一n型缓冲层的端部设置得比所述源电极层的端部向外，
其中，所述半导体层上的所述第二n型缓冲层的端部设置得比所述漏电极层的端部向外，并且
其中，所述第三缓冲层和所述第四缓冲层各自的载流子浓度高于所述半导体层的载流子浓度且低于所述第一n型缓冲层和所述第二n型缓冲层各自的载流子浓度。
2.一种半导体装置，其包括薄膜晶体管，该薄膜晶体管包括：
栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的半导体层；
所述半导体层上的第一n型缓冲层和第二n型缓冲层；
在所述半导体层和所述第一n型缓冲层之间的第三缓冲层；
在所述半导体层和所述第二n型缓冲层之间的第四缓冲层；以及
所述第一n型缓冲层上的源电极层和所述第二n型缓冲层上的漏电极层，
其中，所述半导体层、所述第一n型缓冲层以及所述第二n型缓冲层分别包括含有铟、镓及锌的氧化物半导体，
其中，所述半导体层的所述第一n型缓冲层与所述第二n型缓冲层之间的区域薄于所述半导体层的所述第一n型缓冲层下的区域和所述半导体层的所述第二n型缓冲层下的区域，
其中，所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度分别高于所述半导体层的载流子浓度，
其中，所述第一n型缓冲层的端部与所述源电极层的端部不一致，
其中，所述第二n型缓冲层的端部与所述漏电极层的端部不一致，
其中，所述半导体层上的所述第一n型缓冲层的端部设置得比所述源电极层的端部向外，
其中，所述半导体层上的所述第二n型缓冲层的端部设置得比所述漏电极层的端部向外，并且
其中，所述第三缓冲层和所述第四缓冲层各自的载流子浓度高于所述半导体层的载流子浓度且低于所述第一n型缓冲层和所述第二n型缓冲层各自的载流子浓度。
3.根据权利要求1或2所述的半导体装置，其中所述第一n型缓冲层和所述第二n型缓冲层分别含有赋予n型导电型的杂质元素。
4.根据权利要求1或2所述的半导体装置，其中所述半导体层的载流子浓度小于1×1017atoms／cm3，并且所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度各自为1×1018atoms／cm3以上。
5.根据权利要求1或2所述的半导体装置，其中所述源电极层和所述漏电极层含有钛。
6.根据权利要求1或2所述的半导体装置，还包括所述源电极层和所述漏电极层上的绝缘层，其中所述绝缘层接触于所述源电极层的上表面、所述漏电极层的上表面以及所述半导体层的在所述源电极层与所述漏电极层之间的区域。
7.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成第三缓冲层和第四缓冲层；
在所述第三缓冲层上形成第一n型缓冲层；
在所述第四缓冲层上形成第二n型缓冲层；以及
在所述第一n型缓冲层上形成源电极层并在所述第二n型缓冲层上形成漏电极层，
其中，使用含有铟、镓及锌的氧化物半导体分别形成所述半导体层、所述第一n型缓冲层以及所述第二n型缓冲层，
其中，所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度分别高于所述半导体层的载流子浓度，
其中，所述第一n型缓冲层的端部与所述源电极层的端部不一致，
其中，所述第二n型缓冲层的端部与所述漏电极层的端部不一致，
其中，所述半导体层上的所述第一n型缓冲层的端部设置得比所述源电极层的端部向外，
其中，所述半导体层上的所述第二n型缓冲层的端部设置得比所述漏电极层的端部向外，并且
其中，所述第三缓冲层和所述第四缓冲层各自的载流子浓度高于所述半导体层的载流子浓度且低于所述第一n型缓冲层和所述第二n型缓冲层各自的载流子浓度。
8.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体层；
在所述半导体层上形成第三缓冲层和第四缓冲层；
在所述第三缓冲层上形成第一n型缓冲层；
在所述第四缓冲层上形成第二n型缓冲层；以及
在所述第一n型缓冲层上形成源电极层并在所述第二n型缓冲层上形成漏电极层，
其中，使用含有铟、镓及锌的氧化物半导体分别形成所述半导体层、所述第一n型缓冲层以及所述第二n型缓冲层，
其中，所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度分别高于所述半导体层的载流子浓度，
其中，不暴露于大气地连续形成所述栅极绝缘层、所述半导体层、所述第一n型缓冲层、所述第二n型缓冲层以及所述源电极层和所述漏电极层，
其中，所述第一n型缓冲层的端部与所述源电极层的端部不一致，
其中，所述第二n型缓冲层的端部与所述漏电极层的端部不一致，
其中，所述半导体层上的所述第一n型缓冲层的端部设置得比所述源电极层的端部向外，
其中，所述半导体层上的所述第二n型缓冲层的端部设置得比所述漏电极层的端部向外，并且
其中，所述第三缓冲层和所述第四缓冲层各自的载流子浓度高于所述半导体层的载流子浓度且低于所述第一n型缓冲层和所述第二n型缓冲层各自的载流子浓度。
9.根据权利要求7或8所述的半导体装置的制造方法，其中利用溅射法形成所述栅极绝缘层、所述半导体层、所述第一n型缓冲层、所述第二n型缓冲层以及所述源电极层和所述漏电极层。
10.根据权利要求9所述的半导体装置的制造方法，其中在氧气氛中形成所述栅极绝缘层和所述半导体层。
11.根据权利要求9所述的半导体装置的制造方法，其中在稀有气体气氛中形成所述第一n型缓冲层和所述第二n型缓冲层。
12.根据权利要求7或8所述的半导体装置的制造方法，其中所述半导体层的载流子浓度小于1×1017atoms／cm3，并且所述第一n型缓冲层和所述第二n型缓冲层的载流子浓度各自为1×1018atoms／cm3以上。
13.根据权利要求7或8所述的半导体装置的制造方法，所述第一n型缓冲层和所述第二n型缓冲层各自含有镁、铝或钛。
CN200910161721.XA 2008-07-31 2009-07-31 半导体装置以及半导体装置的制造方法 Active CN101640221B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210283542.5A CN102842585B (zh) 2008-07-31 2009-07-31 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008197147 2008-07-31
JP2008-197147 2008-07-31
JP2008197147 2008-07-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210283542.5A Division CN102842585B (zh) 2008-07-31 2009-07-31 半导体装置以及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN101640221A CN101640221A (zh) 2010-02-03
CN101640221B true CN101640221B (zh) 2015-10-14

Family

ID=41607405

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210283542.5A Active CN102842585B (zh) 2008-07-31 2009-07-31 半导体装置以及半导体装置的制造方法
CN200910161721.XA Active CN101640221B (zh) 2008-07-31 2009-07-31 半导体装置以及半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210283542.5A Active CN102842585B (zh) 2008-07-31 2009-07-31 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (5) US8624237B2 (zh)
JP (9) JP5588637B2 (zh)
KR (9) KR101670691B1 (zh)
CN (2) CN102842585B (zh)
TW (2) TWI500159B (zh)

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI589006B (zh) * 2008-11-07 2017-06-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI535037B (zh) 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101906751B1 (ko) * 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI556323B (zh) * 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101644249B1 (ko) 2009-06-30 2016-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
US8441016B2 (en) * 2009-07-14 2013-05-14 Sharp Kabushiki Kaisha Thin-film transistor, display device, and manufacturing method for thin-film transistors
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR102362616B1 (ko) 2009-07-31 2022-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
MY158956A (en) * 2009-10-16 2016-11-30 Semiconductor Energy Lab Logic circuit and semiconductor device
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR20190093705A (ko) 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011070929A1 (en) 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR20230141883A (ko) 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
CN105405747B (zh) * 2010-02-05 2020-03-13 株式会社半导体能源研究所 半导体装置和制造半导体装置的方法
KR20130009978A (ko) * 2010-02-26 2013-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자의 제조 방법 및 성막 장치
CN106340542A (zh) 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
KR20120120458A (ko) * 2010-02-26 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101798260B1 (ko) * 2010-03-12 2017-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011125940A1 (ja) * 2010-04-06 2011-10-13 株式会社日立製作所 薄膜トランジスタおよびその製造方法
WO2011129456A1 (en) * 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
KR20180082636A (ko) 2010-04-28 2018-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20130044124A (ko) * 2010-05-10 2013-05-02 파나소닉 액정 디스플레이 주식회사 결정성 반도체막의 제조 방법, 결정성 반도체막을 갖는 기판, 박막 트랜지스터
WO2011155174A1 (ja) * 2010-06-07 2011-12-15 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP2012015200A (ja) * 2010-06-29 2012-01-19 Kobe Steel Ltd 薄膜トランジスタ基板、および薄膜トランジスタ基板を備えた表示デバイス
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8895978B2 (en) * 2010-07-02 2014-11-25 Advanced Interconnect Materials, Llc Semiconductor device
US8766252B2 (en) * 2010-07-02 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
US8785241B2 (en) * 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102143469B1 (ko) 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8664097B2 (en) * 2010-09-13 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120138074A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
CN102831850A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种用于检测igzo-tft驱动特性的装置
US9553195B2 (en) 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
JP6023994B2 (ja) 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI584383B (zh) 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI642193B (zh) 2012-01-26 2018-11-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8941106B2 (en) * 2012-04-12 2015-01-27 E Ink Holdings Inc. Display device, array substrate, and thin film transistor thereof
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6199583B2 (ja) 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
CN107123688B (zh) * 2012-06-29 2021-04-09 株式会社半导体能源研究所 半导体装置
KR102078213B1 (ko) 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102400509B1 (ko) 2012-09-13 2022-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20230152795A (ko) 2012-11-08 2023-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102039102B1 (ko) * 2012-12-24 2019-11-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20230121931A (ko) 2012-12-25 2023-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
CN103094353B (zh) * 2013-01-23 2016-06-29 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置及一种制造方法
KR102022396B1 (ko) * 2013-02-20 2019-09-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
TWI679772B (zh) 2013-05-16 2019-12-11 日商半導體能源研究所股份有限公司 半導體裝置
US9035301B2 (en) 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
TWI635750B (zh) 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102281300B1 (ko) 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
DE102013111501B4 (de) 2013-10-18 2024-02-08 Universität Stuttgart Dünnschichttransistor und Verfahren zu seiner Herstellung
WO2015097586A1 (en) 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
JP2016076541A (ja) * 2014-10-03 2016-05-12 ソニー株式会社 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置
KR101624695B1 (ko) * 2014-10-14 2016-05-26 서종현 박막 트랜지스터 제조 방법 및 박막 트랜지스터
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN104698524B (zh) * 2015-02-13 2018-04-03 上海天马微电子有限公司 一种偏振片及其制备方法和图像显示面板、图像显示装置
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
KR102293486B1 (ko) * 2015-03-12 2021-08-26 주성엔지니어링(주) 박막 트랜지스터 기판 및 그 제조방법
KR102293488B1 (ko) * 2015-03-12 2021-08-26 주성엔지니어링(주) 박막 트랜지스터 기판 및 그 제조방법
WO2016168151A1 (en) * 2015-04-13 2016-10-20 Carestream Health, Inc. Reduction of tft instabiltity in digital x-ray detectors
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
US9941324B2 (en) * 2015-04-28 2018-04-10 Nlt Technologies, Ltd. Semiconductor device, method of manufacturing semiconductor device, photodiode array, and imaging apparatus
CN105140232A (zh) * 2015-07-24 2015-12-09 深圳市华星光电技术有限公司 一种阵列基板的制作方法
TWI585954B (zh) * 2016-03-02 2017-06-01 群創光電股份有限公司 電晶體陣列基板及應用之顯示面板
KR102557140B1 (ko) * 2016-06-16 2023-07-20 삼성디스플레이 주식회사 표시장치
CN107689391B (zh) * 2016-08-04 2020-09-08 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板及其制备方法
KR20180071452A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
TWI778959B (zh) 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN107247349B (zh) * 2017-05-25 2023-09-19 菏泽学院 一种多功能连续视角可控显示器
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107507838A (zh) * 2017-08-24 2017-12-22 惠科股份有限公司 显示面板和显示面板的制备方法
US11069724B2 (en) * 2018-01-12 2021-07-20 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof and display device using the same
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
CN110098126A (zh) * 2019-05-22 2019-08-06 成都中电熊猫显示科技有限公司 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置
US11226530B2 (en) * 2019-12-23 2022-01-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing active matrix substrate
CN111081788B (zh) * 2019-12-31 2021-06-29 山东大学 一种底部为肖特基接触的铟铝锌氧化物二极管及其制备方法
CN111081765B (zh) * 2019-12-31 2021-06-29 山东大学 一种基于铟铝锌氧化物的肖特基二极管及其制备方法
US11764308B2 (en) * 2020-02-18 2023-09-19 Sakai Display Products Corporation Thin-film transistor and manufacturing method thereof
CN111477686B (zh) * 2020-03-16 2022-12-09 福建华佳彩有限公司 一种多开口式面板结构
JP2022038209A (ja) 2020-08-26 2022-03-10 キオクシア株式会社 半導体装置
JP2022097012A (ja) * 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法
CN101226901A (zh) * 2006-12-14 2008-07-23 三星电子株式会社 薄膜晶体管、薄膜晶体管基板及其制造方法

Family Cites Families (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01309378A (ja) * 1988-06-07 1989-12-13 Sumitomo Metal Ind Ltd 薄膜半導体素子
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JP3187086B2 (ja) 1991-08-26 2001-07-11 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR0143873B1 (ko) 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JP2001203203A (ja) 1993-02-19 2001-07-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7465679B1 (en) 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
JPH08148690A (ja) 1994-11-25 1996-06-07 Sharp Corp 薄膜トランジスタおよび半導体膜の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2661594B2 (ja) 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
KR0175410B1 (ko) 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3416472B2 (ja) * 1997-07-15 2003-06-16 シャープ株式会社 半導体素子
JP3798133B2 (ja) 1997-11-21 2006-07-19 株式会社アドバンスト・ディスプレイ 薄膜トランジスタおよびこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法
KR100301803B1 (ko) * 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008083731A (ja) * 2000-01-26 2008-04-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP4393662B2 (ja) * 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4267242B2 (ja) 2001-03-06 2009-05-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP3771456B2 (ja) * 2001-03-06 2006-04-26 株式会社日立製作所 液晶表示装置及び薄膜トランジスタの製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2003086803A (ja) 2001-09-07 2003-03-20 Casio Comput Co Ltd 薄膜半導体素子の製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US6635948B2 (en) * 2001-12-05 2003-10-21 Micron Technology, Inc. Semiconductor device with electrically coupled spiral inductors
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
DE10244362B4 (de) * 2002-09-24 2004-10-14 Daimlerchrysler Ag Hydraulische Stabilisierungseinrichtung für Fahrzeuge
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100892087B1 (ko) * 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100683149B1 (ko) 2003-03-31 2007-02-15 비오이 하이디스 테크놀로지 주식회사 액정표시소자용 어레이기판의 스트레스 제거방법
US7230266B2 (en) * 2003-05-15 2007-06-12 D-Wave Systems Inc. Conditional Rabi oscillation readout for quantum computing
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI399580B (zh) * 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4593094B2 (ja) 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
US8101467B2 (en) * 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
JP4573091B2 (ja) 2003-10-31 2010-11-04 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法
JP2005167019A (ja) 2003-12-03 2005-06-23 Sharp Corp トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置
US7273773B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing thereof, and television device
KR101078509B1 (ko) * 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4628004B2 (ja) 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4461873B2 (ja) 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
JP2005302808A (ja) 2004-04-07 2005-10-27 Sharp Corp 薄膜トランジスタアレイ基板の製造方法
JP4299717B2 (ja) 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
WO2006051993A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
TWI273329B (en) * 2004-12-29 2007-02-11 Au Optronics Corp Copper gate electrode of liquid crystal display device and method of fabricating the same
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
TWI295816B (en) 2005-07-19 2008-04-11 Applied Materials Inc Hybrid pvd-cvd system
US20070017445A1 (en) * 2005-07-19 2007-01-25 Takako Takehara Hybrid PVD-CVD system
US7432201B2 (en) 2005-07-19 2008-10-07 Applied Materials, Inc. Hybrid PVD-CVD system
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007081385A (ja) 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
KR101298940B1 (ko) 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007065405A (ja) * 2005-08-31 2007-03-15 Sharp Corp 液晶表示装置
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4732080B2 (ja) * 2005-09-06 2011-07-27 キヤノン株式会社 発光素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
US20070052910A1 (en) * 2005-09-08 2007-03-08 De-Jiun Li Liquid crystal display panel
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2007142324A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 薄膜トランジスタおよび画像表示装置
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) * 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101235135B1 (ko) 2005-12-19 2013-02-20 삼성디스플레이 주식회사 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
KR20070076149A (ko) 2006-01-18 2007-07-24 삼성전자주식회사 박막트랜지스터 기판 및 그 제조 방법
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4169073B2 (ja) * 2006-03-13 2008-10-22 ソニー株式会社 薄膜半導体装置および薄膜半導体装置の製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP5278637B2 (ja) 2006-04-28 2013-09-04 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5364242B2 (ja) * 2006-04-28 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5000937B2 (ja) 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
US7823822B2 (en) * 2006-07-28 2010-11-02 Andritz Inc. System and method to align refiner plates during installation on a disc
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101425635B1 (ko) 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101399608B1 (ko) * 2007-07-27 2014-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작방법
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2486595B1 (en) 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法
CN101226901A (zh) * 2006-12-14 2008-07-23 三星电子株式会社 薄膜晶体管、薄膜晶体管基板及其制造方法

Also Published As

Publication number Publication date
US11296121B2 (en) 2022-04-05
KR20190009816A (ko) 2019-01-29
US20120273780A1 (en) 2012-11-01
KR20210122737A (ko) 2021-10-12
KR20120089224A (ko) 2012-08-09
CN102842585B (zh) 2016-01-27
KR101782813B1 (ko) 2017-09-28
JP2018022907A (ja) 2018-02-08
CN101640221A (zh) 2010-02-03
US20100025679A1 (en) 2010-02-04
JP2019071436A (ja) 2019-05-09
US9496406B2 (en) 2016-11-15
JP2012212933A (ja) 2012-11-01
US20190157461A1 (en) 2019-05-23
CN102842585A (zh) 2012-12-26
JP6564516B2 (ja) 2019-08-21
US20220115412A1 (en) 2022-04-14
JP5890870B2 (ja) 2016-03-22
KR101670691B1 (ko) 2016-10-31
JP2014241423A (ja) 2014-12-25
TWI500159B (zh) 2015-09-11
JP2020057806A (ja) 2020-04-09
KR20160124716A (ko) 2016-10-28
JP2010056542A (ja) 2010-03-11
US20160380111A1 (en) 2016-12-29
JP6214694B2 (ja) 2017-10-18
JP6453405B2 (ja) 2019-01-16
KR20100014141A (ko) 2010-02-10
KR20180026681A (ko) 2018-03-13
JP5588637B2 (ja) 2014-09-10
JP2022048178A (ja) 2022-03-25
JP6659900B2 (ja) 2020-03-04
US8624237B2 (en) 2014-01-07
KR102229737B1 (ko) 2021-03-22
TWI491048B (zh) 2015-07-01
JP2019216251A (ja) 2019-12-19
JP2016131250A (ja) 2016-07-21
KR101467962B1 (ko) 2014-12-02
KR102451215B1 (ko) 2022-10-06
KR20220137581A (ko) 2022-10-12
KR20170104972A (ko) 2017-09-18
TW201023365A (en) 2010-06-16
KR101835304B1 (ko) 2018-03-08
KR20190001594A (ko) 2019-01-04
TW201244114A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
CN101640221B (zh) 半导体装置以及半导体装置的制造方法
CN102593051B (zh) 半导体装置的制造方法
CN101645462B (zh) 半导体装置及半导体装置的制造方法
CN101882630B (zh) 半导体装置及半导体装置的制造方法
CN102779844B (zh) 半导体装置及其制造方法
CN101645463B (zh) 半导体装置及其制造方法
CN101866952B (zh) 半导体装置及其制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN101752425B (zh) 半导体装置及其制造方法
CN101800250B (zh) 半导体装置以及半导体装置的制造方法
CN101826559B (zh) 半导体装置及其制造方法
CN101794822B (zh) 半导体装置及其制造方法
CN102496628B (zh) 显示装置
CN101847661B (zh) 半导体装置及其制造方法
CN101740632B (zh) 半导体装置及其制造方法
CN102160104A (zh) 半导体装置
CN103872141A (zh) 半导体装置及其制造方法
TWI834207B (zh) 半導體裝置及半導體裝置的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant