JP2016076541A - 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 Download PDF

Info

Publication number
JP2016076541A
JP2016076541A JP2014204636A JP2014204636A JP2016076541A JP 2016076541 A JP2016076541 A JP 2016076541A JP 2014204636 A JP2014204636 A JP 2014204636A JP 2014204636 A JP2014204636 A JP 2014204636A JP 2016076541 A JP2016076541 A JP 2016076541A
Authority
JP
Japan
Prior art keywords
wiring layer
semiconductor layer
layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014204636A
Other languages
English (en)
Inventor
浩一 甘利
Koichi Amari
浩一 甘利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014204636A priority Critical patent/JP2016076541A/ja
Priority to US15/512,163 priority patent/US10707313B2/en
Priority to PCT/JP2015/075703 priority patent/WO2016052127A1/ja
Publication of JP2016076541A publication Critical patent/JP2016076541A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Abstract

【課題】製造プロセスの容易化と低電圧駆動とを実現することが可能な薄膜トランジスタおよび薄膜トランジスタの製造方法ならびに表示装置を提供する。
【解決手段】薄膜トランジスタは、ゲート電極と、ゲート電極上に配置された絶縁膜と、絶縁膜を介してゲート電極に対向配置された半導体層と、半導体層と電気的に接続されたソース・ドレイン配線層とを備える。ソース・ドレイン配線層は、半導体層と絶縁膜との間において半導体層に接すると共に、透明導電膜からなる第１の配線層と、第１の配線層の一部に重畳して設けられた第２の配線層とを有し、半導体層と同一材料からなる他の半導体層が、第２の配線層上の一部に積層されている。
【選択図】図１

Description

本開示は、表示装置に用いられる薄膜トランジスタとその製造方法および表示装置に関する。
酸化物半導体を用いた薄膜トランジスタの構造としては様々なものが挙げられるが、例えば、ボトムゲート・ボトムコンタクト型（特許文献１）あるいはボトムゲート・トップコンタクト型（特許文献２）の構造が挙げられる。ボトムゲート・ボトムコンタクト型（以下、単にボトムコンタクト型という）では、ソース・ドレイン配線（チャネルとのコンタクト部分）を、セルフアラインプロセスを含むフォトリソグラフィにより形成することができる。具体的には、ゲート電極（ゲート配線）をマスクとした裏面露光プロセスを経てソース・ドレイン配線を形成することができる。ソース・ドレイン配線には、透明導電膜が用いられる。
ボトムコンタクト型では、ボトムゲート・トップコンタクト型（以下、単にトップコンタクト型という）と比較して、以下のようなメリットがある。即ち、ボトムコンタクト型では、トップコンタクト型と異なり、チャネルを含む半導体層を形成する前にソース・ドレイン配線を形成することから、チャネル領域へのエッチングダメージが少ない。このため、信頼性の低下を抑制できると共に、トランジスタ特性のばらつきの増大を防ぐことができる。
特開２０１１−４４５７５号公報 特開２０１２−１９０９７８号公報
しかしながら、上記特許文献１のようなボトムコンタクト型の薄膜トランジスタでは、ソース・ドレイン配線上において、半導体層をパターニングすることとなる。このため、例えば透明導電膜からなるソース・ドレイン配線と酸化物半導体層との間において選択性を持つエッチングが求められる。これは、難しいプロセスであり、実現性に乏しい。また、透明導電膜を配線層に用いた場合、透明導電膜は電気抵抗が高いことから、表示装置などにおいて駆動電流が増大するという問題がある。
本開示はかかる問題点に鑑みてなされたもので、その目的は、ボトムゲート・ボトムコンタクト型の素子構造において、製造プロセスの容易化と低電圧駆動とを実現することが可能な薄膜トランジスタおよび薄膜トランジスタの製造方法ならびに表示装置を提供することにある。
本開示の薄膜トランジスタは、ゲート電極と、ゲート電極上に配置された絶縁膜と、絶縁膜を介してゲート電極に対向配置された半導体層と、半導体層と電気的に接続されたソース・ドレイン配線層とを備える。ソース・ドレイン配線層は、半導体層と絶縁膜との間において半導体層に接すると共に、透明導電膜からなる第１の配線層と、第１の配線層の一部に重畳して設けられた第２の配線層とを有し、半導体層と同一材料からなる他の半導体層が、第２の配線層上に積層されている。
本開示の薄膜トランジスタの製造方法は、ゲート電極を形成する工程と、ゲート電極上に絶縁膜を形成する工程と、絶縁膜を介してゲート電極に対向配置された半導体層を形成する工程と、半導体層と電気的に接続されたソース・ドレイン配線層を形成する工程とを含む。ソース・ドレイン配線層として、透明導電膜からなる第１の配線層と、第１の配線層の一部に重畳する第２の配線層とをこの順に形成し、第２の配線層を形成した後、半導体層を形成する。
本開示の薄膜トランジスタおよび薄膜トランジスタの製造方法では、ソース・ドレイン配線層が、透明導電膜からなる第１の配線層と、第１の配線層の一部に重畳する第２の配線層とを有する。第２の配線層が第１の配線層に重畳することで、第１の配線層のみの単層構造とする場合に比べ、ソース・ドレイン配線層の電気抵抗が低くなる。また、製造プロセスでは、第２の配線層の形成後に半導体層が形成されることで、第１の配線層は第２の配線層と半導体層とによって被覆される。ここで、半導体層を第１の配線層上において選択性をもってエッチングすることは技術的に困難なプロセスであるが、そのような選択性エッチングを行わずに半導体層を形成することができる。
本開示の表示装置は、上記本開示の薄膜トランジスタを備えたものである。
本開示の薄膜トランジスタおよび薄膜トランジスタの製造方法ならびに表示装置では、ソース・ドレイン配線層が、半導体層と絶縁膜との間において半導体層に接すると共に透明導電膜からなる第１の配線層と、第１の配線層の一部に重畳する第２の配線層とを有する。第２の配線層が第１の配線層に重畳することで、第１の配線層のみの単層構造とする場合に比べ、ソース・ドレイン配線層を低抵抗化し、駆動電圧を低減することができる。また、製造プロセスでは、第２の配線層の形成後に半導体層を形成することにより、半導体層を、第１の配線層上においてエッチングすることなく、所望の領域に形成することができる。よって、製造プロセスの容易化と低電圧駆動とを実現することが可能となる。
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の一実施の形態に係る薄膜トランジスタの概略構成を表す断面図である。 図１に示した表示装置の製造方法を説明するための断面図である。 図２Ａに続く工程を表す断面図である。 図２Ｂに続く工程を表す断面図である。 図２Ｃに続く工程を表す断面図である。 図３Ａに続く工程を表す断面図である。 図３Ｂに続く工程を表す断面図である。 図３Ｃに続く工程を表す断面図である。 図３Ｄに続く工程を表す断面図である。 図４Ａに続く工程を表す断面図である。 図４Ｂに続く工程を表す断面図である。 図４Ｃに続く工程を表す断面図である。 図４Ｄに続く工程を表す断面図である。 図５Ａに続く工程を表す断面図である。 図５Ｂの一部の構成要素のレイアウトを表す平面図である。 図５Ｂに続く工程を表す断面図である。 比較例１に係る薄膜トランジスタの概略構成を表す断面図である。 図８の一部の構成要素のレイアウトを表す平面図である。 比較例２に係る薄膜トランジスタの製造方法を説明するための断面図である。 図１０Ａに続く工程を表す断面図である。 図１０Ｂに続く工程を表す断面図である。 図１０Ｃに続く工程を表す断面図である。 図１０Ｄに続く工程を表す断面図である。 液晶表示装置の概略構成を表す断面図である。 有機電界発光装置の概略構成を表す断面図である。 図１２に示した有機電界発光装置の全体構成を表す機能ブロック図である。 図１３に示した画素回路の一例を表す回路図である。 スマートフォンの構成を表す斜視図である。 スマートフォンの構成を表す斜視図である。 タブレットパーソナルコンピュータの構成を表す斜視図である。 携帯電話機の構成を表す平面図である。 携帯電話機の構成を表す平面図である。 透明ディスプレイの構成を表す斜視図である。
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（ソース・ドレイン配線層の第１配線層をセルフアラインプロセスにより形成し、第２配線層形成後に半導体層を成膜してなる、薄膜トランジスタの例）
２．適用例（電子機器の例）
＜実施の形態＞
［構成］
図１は、本開示の一実施の形態に係る薄膜トランジスタ（薄膜トランジスタ１０）の構成を表したものである。薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）１０は、後述の表示装置の画素回路あるいは周辺回路において用いられ、例えば酸化物ＴＦＴまたは有機ＴＦＴなどとして好適に用いられる。この薄膜トランジスタ１０は、いわゆるボトムゲート・ボトムコンタクト型の素子構造を有しており、例えば基板１１上の選択的な領域にゲート電極１２を有している。ゲート電極１２を覆うようにゲート絶縁膜１３（絶縁膜）が形成されている。活性層（チャネル）を含む半導体層１７ａは、ゲート絶縁膜１３を介して、ゲート電極１２に対向配置されている。この半導体層１７ａに電気的に接続されて、ソース・ドレイン配線層１６が形成されている。ソース・ドレイン配線層１６は、基板１１の側から順に積層された、第１配線層１４と第２配線層１５とを有する。第１配線層１４は、ゲート絶縁膜１３と半導体層１７ａとの間において、半導体層１７ａに下方から接している（いわゆるボトムコンタクトとして機能する）。第２配線層１５は、第１配線層１４の一部に重畳して設けられている。この第２配線層１５上には、半導体層１７ａと同一材料および厚みから構成された半導体層１７ｂ（他の半導体層）が形成されている。半導体層１７ａ，１７ｂ上には、トランジスタ全体を覆うように層間絶縁膜１８が形成されている。
基板１１は、例えばガラスから構成されている。但し、ガラス以外にも、例えばシリコン（Ｓｉ）ウェハ、樹脂あるいは導電性基板などから構成されていてもよい。導電性基板としては、例えば表面を酸化シリコン（ＳｉＯ2）や樹脂等により絶縁処理が施されたものが用いられる。また、基板１１は、可撓性（フレキシブル性）を有する材料から構成されていてもよい。可撓性を有する材料としては、例えば、ポリイミド（ＰＩ），ポリエチレンテレフタレート（ＰＥＴ），ポリエーテルサルフォン（ＰＥＳ），ポリエチレンナフタレート（ＰＥＮ），ポリカーボネート（ＰＣ），液晶ポリマーなどの樹脂材料が挙げられる。あるいは、可撓性材料としては、上記樹脂材料の他にも、薄膜化された金属シートの表面に絶縁処理が施されたものであってもよい。
ゲート電極１２は、薄膜トランジスタ１０にゲート電圧を印加し、このゲート電圧により半導体層１７ａ中の電子密度を制御する役割を持つものである。ゲート電極１２は、例えばアルミニウム（Ａｌ），チタン（Ｔｉ），白金（Ｐｔ），金（Ａｕ），パラジウム（Ｐｄ），クロム（Ｃｒ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），ニオブ（Ｎｂ），ネオジム（Ｎｄ），ルビジウム（Ｒｂ），ロジウム（Ｒｈ），銀（Ａｇ），タンタル（Ｔａ），タングステン（Ｗ），銅（Ｃｕ）、インジウム（Ｉｎ）および錫（Ｓｎ）等の金属のうちのいずれかよりなる単体、またはそれらの金属のうちの少なくとも１種を含む合金から構成されている。また、これらの金属の単体および合金のうちのいずれかよりなる単層膜であってもよいし、２種以上を積層した多層膜であってもよい。一例としては、ゲート電極１２は、厚み５０ｎｍのモリブデン層と、厚み４００ｎｍのアルミニウム層とを積層した多層膜である。なお、図１には、このゲート電極１２と同層に形成される他の配線（配線１２ａ，１２ｂ）についても示している。
ゲート絶縁膜１３は、例えば無機絶縁膜により構成されている。無機絶縁膜としては、例えば酸化シリコン（ＳｉＯ2），窒化シリコン（ＳｉＮx），酸窒化シリコン（ＳｉＯＮx），酸化アルミニウム（Ａｌ2Ｏ3）および酸化タンタル（Ｔａ2Ｏ5）などのうちの１種よりなる単層膜、またはそれらのうちの２種以上を積層した多層膜が挙げられる。このゲート絶縁膜１３の厚みは、例えば２００ｎｍ〜５００ｎｍである。また、有機ＴＦＴの場合には、ゲート絶縁膜１３には有機絶縁膜が用いられる。有機絶縁膜としては、例えばポリビニルフェノール（ＰＶＰ），ジアリルフタレート，ポリイミド，ポリメタクリル酸メチル，ポリビニルアルコール（ＰＶＡ），ポリエステル，ポリエチレン，ポリカーボネート，ポリアミド，ポリアミドイミド，ポリエーテルイミド，ポリシロキサン，ポリメタクリルアミド，ポリウレタン，ポリブタジエン，ポリスチレン，ポリ塩化ビニル，ニトリルゴム，アクリルゴム，ブチルゴム，エポキシ樹脂，フェノール樹脂，メラミン樹脂，ウレア樹脂，ノボラック樹脂，フッ素系樹脂などのうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる多層膜が挙げられる。
ソース・ドレイン配線層１６は、ソースまたはドレインとして機能するものである。ここでは、ゲート絶縁膜１３上の２箇所に、互いに電気的に分離された状態で、一方がソースとして、他方がドレインとしてそれぞれ機能するように設けられている。
第１配線層１４は、ゲート絶縁膜１３と半導体層１７ａとの間に、少なくとも一部が挟まれるように形成され、半導体層１７ａに対して下方から接している（ボトムコンタクトを形成する）。換言すると、第１配線層１４の一部は、ゲート絶縁膜１３上において、半導体層１７ａにより覆われている。第１配線層１４のうち半導体層１７ａから露出した部分は、第２配線層１５により覆われている（第１配線層１４は、半導体層１７ａと第２配線層１５とによって覆われている）。この第１配線層１４は、後述のセルフアラインプロセスを用いて形成されるものである。具体的には、第１配線層１４をパターニングする際のフォトリソグラフィの露光プロセスにおいて、ゲート電極１２をマスクとした裏面露光により、フォトレジストのパターニングがなされる。このようなプロセスが用いられることにより、第１配線層１４の端部は、平面視的にゲート電極１２の端部と非重畳となる。また、２つの第１配線層１４間の距離（距離Ｂ）は、ゲート電極１２の幅と略等しくなる。換言すると、第１配線層１４の端部は、ゲート電極１２の端部と平面視的に略同一の位置（図１に示した位置ｅ１）に配される。距離Ｂは、チャネル長に相当する。
この第１配線層１４は、例えば酸化インジウム錫（ＩＴＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム亜鉛（ＩＧＺＯ），酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化亜鉛（ＺｎＯ），酸化インジウムガリウム（ＩＧＯ）あるいは酸化インジウム（ＩｎＯ）等の透明導電膜から構成されている。第１配線層１４の厚みは、例えば１０ｎｍ〜５０ｎｍである。
第２配線層１５は、第１配線層１４よりも導電性の高い導電膜、例えば金属により構成されていることが望ましい。第２配線層１５を構成する金属としては、例えばアルミニウム（Ａｌ）もしくは銀（Ａｇ）の単体、またはアルミニウムもしくは銀を主成分とする合金などが挙げられる。但し、第２配線層１５の構成材料は、金属に限定されず、第１配線層１４として用いられるような透明導電膜により構成されていてもよい。ソース・ドレイン配線層１６を、第１配線層１４の単層膜とする場合に比べ、低抵抗化できるためである。但し、より抵抗値を低減するために、第２配線層１５は金属により構成されることが望ましい。この第２配線層１５の厚みは、半導体層１７ａよりも大きく、例えば１μｍ〜２μｍである。第２配線層１５の厚みは、第２配線層１５の端部（側面）において半導体層１７ａが断切れする（端部において分断される）のに十分な大きさを有していることが望ましい。この第２配線層１５は、ゲート絶縁膜１３上において、２つの第１配線層１４の各一部に重畳して、設けられている。第２配線層１５は、半導体層１７ａに非重畳となっている。
半導体層１７ａは、ゲート電圧の印加によってソースおよびドレイン間の領域にチャネルを形成するものである。この半導体層１７ａは、例えば酸化物半導体により構成されている。酸化物半導体は、例えばインジウム（Ｉｎ），ガリウム（Ｇａ），亜鉛（Ｚｎ），スズ（Ｓｎ）等のうちの少なくとも１種の元素と、酸素とを含む化合物である。具体的には、例えば酸化インジウムガリウム亜鉛（ＩＧＺＯ），酸化インジウムスズ亜鉛（ＩＴＺＯ），酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ），酸化インジウム（ＩｎＯ）等が挙げられる。また、有機ＴＦＴの場合には、半導体層１７ａには有機半導体が用いられる。有機半導体は、例えばポリチオフェン、ポリピロール、ポリアニリン、ポリアセチレン、ポリフェニレン、ポリフラン、ポリセレノフェン、ポリイソチアナフテン、ポリフェニレンスルフィド、ポリフェニレンビニレン、ポリチエニレンビニレン、ポリナフタレン、ポリアントラセン、ポリピレン、ポリアズレン、フタロシアニン、ペンタセン、メロシアニン、およびポリエチレンジオキシチオフェンから成る群から選択された少なくとも１種類の有機材料に、ヨウ素、過塩素酸、塩酸、硫酸、硝酸、リン酸、４フッ化硼酸、５フッ化ヒ素、６フッ化リン酸、アルキルスルホン酸、パーフルオアルキルスルホン酸、ポリアクリル酸、ポリスチレンスルホン酸、およびドデシルベンゼンスルホン酸から成る群から選択された少なくとも１種類のドーピング材料をドーピングして得られた材料である。この半導体層１７ａの厚みは、例えば１０ｎｍ〜５０ｎｍ程度である。
この半導体層１７ａは、詳細は後述するが、ソース・ドレイン配線層１６の第２配線層１５の形成後に成膜されることで、第２配線層１５の端部での断切れによって、一部分がパターン形成される。半導体層１７ａは、第１配線層１４の一部（端部および上面の一部）を覆うと共に、第２配線層１５によって挟まれた領域に形成されている。また、第２配線層１５上の一部にも、半導体層１７ａと同一の材料および厚みからなる半導体層１７ｂが形成される。この半導体層１７ｂは、半導体層１７ａの形成時において、半導体層１７ａと分断されて第２配線層１５上に堆積した半導体材料である。
層間絶縁膜１８は、例えば酸化シリコン、窒化シリコンおよび酸化アルミニウム等の無機絶縁膜、あるいはアクリル、ポリイミドおよびシロキサン等の有機絶縁膜から構成されている。
［製造方法］
次に、薄膜トランジスタ１０の製造方法について説明する。図２Ａ〜図７は、薄膜トランジスタ１０の製造方法を工程順に説明するための断面図である。
まず、基板１１上に、ゲート電極１２（および配線層１２ａ，１２ｂ）と、ゲート絶縁膜１３とをこの順に形成する。
（第１配線層の形成）
第１配線層１４は、セルフアラインプロセスを用いてパターン形成する。具体的には、まず、図２Ａに示したように、ゲート絶縁膜１３上の全面にわたって、上述した材料および厚みよりなる第１配線層１４を、例えばスパッタ法により成膜する。
続いて、図２Ｂに示したように、第１配線層１４上の選択的な領域に、フォトレジスト膜１１０Ａを形成する。このフォトレジスト膜１１０Ａは、ソース・ドレイン配線層１６の形成領域（薄膜トランジスタ１０の形成領域）に対応する領域に形成される。
この後、図２Ｃに示したように、フォトレジスト膜１１０Ａをマスクとしたエッチングを行い、第１配線層１４をパターニングする。エッチング後、フォトレジスト膜１１０Ａは第１配線層１４上から剥離する。
次に、図３Ａに示したように、第１配線層１４上にフォトレジスト膜１１０Ｂを形成し、裏面露光を行う。即ち、ゲート電極１２をマスクとしてセルフアラインにより露光する。具体的には、基板１１の下方から光Ｌを照射することで、フォトレジスト膜１１０Ｂを露光する。このとき、フォトレジスト膜１１０Ｂとして、いわゆるネガ型の感光性樹脂を用いることで、図３Ｂに示したように、ゲート電極１２（および配線層１２ａ，１２ｂ）がマスクとなり、このゲート電極１２等から露出した領域にのみ、フォトレジスト膜１１０Ｂが残る。
この後、図３Ｃに示したように、フォトレジスト膜１１０Ｂをマスクとして、第１配線層１４のエッチングを行う。この後、図３Ｄに示したように、フォトレジスト膜１１０Ｂを剥離することにより、所望の領域に第１配線層１４がパターン形成される。これにより、第１配線層１４とゲート電極１２とが平面視的に非重畳となるように形成され、第１配線層１４の端部と、ゲート電極１２の端部とは、略同一の位置に配される。このようにして、セルフアラインプロセスを利用して、第１配線層１４を形成することができる。
（第２配線層の形成）
次に、第２配線層１５を形成する。即ち、まず、ゲート絶縁膜１３に、層間接続のためのコンタクトホールＨ１を形成する。具体的には、図４Ａに示したように、ゲート絶縁膜１３および第１配線層１４の上に、フォトレジスト膜１１０Ｃをパターン形成し、このフォトレジスト膜１１０Ｃをマスクとしてゲート絶縁膜１３をエッチングする。これにより、ゲート絶縁膜１３の、所望の領域（例えば、配線層１２ａに対応する領域）に、コンタクトホールＨ１を形成できる。この後、フォトレジスト膜１１０Ｃは、ゲート絶縁膜１３上から剥離する。
続いて、図４Ｂに示したように、ゲート絶縁膜１３上に、第１配線層１４を覆い、かつコンタクトホールＨ１を埋め込んで、上述した材料および厚みよりなる第２配線層１５を、例えば真空蒸着法あるいはスパッタ法等により成膜する。
この後、図４Ｃに示したように、フォトレジスト膜１１０Ｄをパターン形成し、このフォトレジスト膜１１０Ｄをマスクとして第２配線層１５をエッチングする。なお、フォトレジスト膜１１０Ｄは、第１配線層１４の一部に重畳するようにパターニングする。このフォトレジスト膜１１０Ｄを用いたエッチングにより、第１配線層１４の一部に重畳するように第２配線層１５がパターン形成される。
その後、図４Ｄに示したように、フォトレジスト膜１１０Ｄを第２配線層１５上から剥離する。このようにして、第２配線層１５が形成され、即ちソース・ドレイン配線層１６が形成される。なお、第１配線層１４のうち第２配線層１５から露出した部分が、後の工程において形成する半導体層１７ａとのコンタクト部分となる。
（半導体層の形成）
次に、半導体層１７ａを形成する。具体的には、図５Ａに示したように、上述した材料（例えば酸化物半導体）および厚みよりなる半導体層１７ａを、例えばスパッタ法などにより成膜する。このとき、第２配線層１５の端部（側面）において、上述した半導体材料が断切れして（分断されて）堆積する。即ち、第２配線層１５間に挟まれた領域に半導体層１７ａが、第１配線層１４と接して形成される。第２配線層１５上には、半導体層１７ａと分かれて半導体層１７ｂが形成される。このように、本実施の形態では、第２配線層１５によって、半導体層１７ａの一部分（例えば半導体層１７ａのゲート長方向における形状）がパターニングされる。また、確実に断切れさせるために、第２配線層１５の厚みは半導体層１７ａの厚みに比べて十分に大きいことが望ましい。
この後、図５Ｂおよび図６に示したように、半導体層１７ａのうちゲート絶縁膜１３上に配された一部を、例えばフォトリソグイラフィ法を用いたエッチングによりパターニングする。なお、図６は、図５Ｂの要部構成の平面レイアウトを表したものである。ここで、第１配線層１４は、酸化物半導体などの透明導電膜により構成されることから、半導体層１７ａとエッチング選択比を確保しにくく（条件設定が難しく）、エッチングが困難である。本実施の形態では、第１配線層１４は、第２配線層１５と半導体層１７ａとによって被覆されている。半導体層１７ａのエッチングは、ゲート絶縁膜１３上と、半導体層１７ａに比べて十分に厚みの大きな第２配線層１５上とにおいてなされることとなる。したがって、上記のような難しい選択性エッチングの工程を経ることなく、容易に、半導体層１７ａを第１配線層１４上の所望の領域に形成することができる。このようにして、半導体層１７ａを形成することができる。また、図６に示したように、平面視的には、第１配線層１４は、位置ｅ１においてゲート電極１２と隣接すると共に、第２配線層１５および半導体層１７ａによって全体が覆われている。また、第２配線層１５は、第１配線層１４の一部に重畳すると共に、半導体層１７ａとは非重畳となっている。第２配線層１５の上には、半導体層１７ｂが形成される。上記のようにして、薄膜トランジスタ１０が完成する。
最後に、図７に示したように、層間絶縁膜１８を形成し、酸素（Ｏ2）雰囲気においてアニール処理を行う。この際、第１配線層１４は、上述のように半導体層１４と第２配線層１５とによって覆われていることから、酸素雰囲気に曝されない。このため、半導体層１７ａとのコンタクト部分となる第１配線層１４の高抵抗化を抑制することができる。また、このアニール処理は、層間絶縁膜１８の形成以前の工程において行ってもよいが、薄膜トランジスタ１０の完成後にアニール処理を行うことが望ましい。ＴＦＴ特性をより安定化させることができるためである。
［作用・効果］
本実施の形態の薄膜トランジスタ１０では、ゲート電極１２に印加されるゲート電圧に応じて、ソース・ドレイン配線層１６間（ソースおよびドレイン間）の電流が制御され、オン動作またはオフ動作がなされる。例えば、ゲート電極１２に、所定の閾値電圧以上のゲート電圧が印加されると、半導体層１７ａのチャネルに電界が生じ、ソース・ドレイン配線層１６間に電流が流れ、オン状態となる。後述の表示装置の各種回路において、例えばスイッチング素子あるいは増幅素子などとして用いることができる。
ここで、薄膜トランジスタ１０では、ボトムコンタクト型の構造をもつことにより、トップコンタクト型の構造に比べ、ゲート電極１２をマスクとした裏面露光（セルフアラインプロセス）を利用することができる。これにより、以下のようなメリットがある。
図８に、本実施の形態の比較例（比較例１）として、トップコンタクト型のＴＦＴの構成例について示す。図９は、図８の要部の平面レイアウトを表したものである。この比較例１のＴＦＴでは、ゲート電極１０２上に、ゲート絶縁膜１０３を介して半導体層１０７が形成されている。この半導体層１０７の上面に接するようにソース・ドレイン配線層（コンタクト層１０８ａ，配線層１０８ｂ）が形成されている。これらの素子全体を覆うように、層間絶縁膜１０９が形成されている。
比較例１の構造では、コンタクト層１０８ａとゲート電極１０２とが、オーバーラップするように配置されている（オーバーラップ領域ｄOL１が設けられる）。これは、例えば酸化物ＴＦＴでは、半導体層１０７に対する有効な不純物ドーパントが乏しいことから、いわゆるＬＤＤ（Lightly Doped Drain）工程が行われないためである。ところが、このオーバーラップ領域ｄOL１の形成により、寄生容量が大きくなり易い。また、トップコンタクト型の素子構造では、コンタクト層１０８ａの形成時（コンタクトホールの形成時）に半導体層１０７上でエッチングを行うことから、チャネルへのエッチングダメージが生じ易い。加えて、リソばらつきを考慮して、配線層１０８ｂと半導体層１０７との間には、オーバーラップ領域ｄOL２が設けられている。このオーバーラップ領域ｄOL２に起因して、半導体層１０７のチャネルに電気的ストレスがかかり易い。更には、チャネル長Ｌｇは、配線層１０８ｂ同士のショートマージンと、コンタクト層１０８ａおよび配線層１０８ｂ間の位置合わせマージンとの制約を受ける。このため、チャネル長Ｌｇの微細化が難しい。
これに対し、本実施の形態のように、ボトムコンタクト型の素子構造において、上述のようなセルフアラインによる裏面露光プロセスを用いることで、上記のオーバーラップ領域ｄOL１を最小化できる。即ち、図１および図６に示したように、コンタクト層となる第１配線層１４は、ゲート電極１２と非重畳となり、詳細には第１配線層１４の端部とゲート電極１２の端部とが略同一の位置ｅ１に配される。このため、寄生容量を低減することができる。また、ゲート電極１２と第１配線層１４との間において位置ずれ，ばらつきが生じにくい。このため、保持容量の面積縮小につながると共に、寄生容量による保持容量のばらつきに起因した色むらの抑制につながる。
また、第１配線層１４による半導体層１７ａへのボトムコンタクトにより、第１配線層１４を半導体層１７ａよりも先に形成することから、比較例１のようなコンタクト形成のための半導体層１０７上でのエッチング工程が不要である。このため、半導体層１７ａへのエッチングダメージが生じず、信頼性低下およびＴＦＴ特性のばらつきを低減することができる。
加えて、第２配線層１５は半導体層１７ａに非重畳であることから、半導体層１７ａへの電気的ストレスを軽減できる。このため、ＢＴＩ（Bias Temperature Instability）信頼性低下を抑制でき、また寄生容量を最小化することができる。
更には、チャネル長が第１配線層１４間の距離Ｂによって決まることから、チャネル長の微細化が可能である。
図１０Ａ〜図１０Ｅに、本実施の形態の比較例２として、ボトムコンタクト型のＴＦＴの製造工程の一例について示す。例えば、図１０Ａおよび図１０Ｂに示したように、基板１０１上に、ゲート電極１０２、ゲート絶縁膜１０３、透明導電膜よりなるコンタクト層１０４およびフォトレジスト膜１０５を形成した後、裏面露光により、フォトレジスト膜１０５をパターニングする。続いて、図１０Ｃに示したように、フォトレジスト膜１０５をマスクとしてエッチングを行ったのち、図１０Ｄに示したように、フォトレジスト膜１０５を除去する。この後、図１０Ｅに示したように、コンタクト層１０４上に、例えば酸化物半導体よりなる半導体層１０６を成膜し、パターニングする。ところが、この比較例２の手法では、半導体層１０６のパターニングにおいて、コンタクト層１０４上においてエッチングが行われる。コンタクト層１０４（透明導電膜）と、半導体層１０６（酸化物半導体）との間で選択性をもって（選択比を確保する）ことは容易ではなく、エッチングが非常に困難である。また、コンタクト層１０４は、金属に比べて抵抗値が高く、配線利用には不向きである。例えば有機電界発光装置向けの駆動ドライバなどでは、大電流を要し、現実的ではない。加えて、ＴＦＴの特性安定化の目的で、チャネル形成後にアニール処理が行われるが、このアニール処理によって抵抗値が高くなり易い。特に、酸化物ＴＦＴでは、酸素雰囲気においてアニール処理がなされることから、透明導電膜の抵抗値上昇が顕著である。
これに対し、本実施の形態では、ソース・ドレイン配線層１６において、第１配線層１４（ボトムコンタクト）の一部に重畳して第２配線層１５が設けられている。これにより、第１配線層１４のみの単層構造とする場合に比べ、ソース・ドレイン配線層１６を低抵抗化できる。また、製造プロセスでは、第２配線層１５の形成後に半導体層１７ａが形成され、第２配線層１５の端部において半導体材料が分断される（半導体層１７ａ，１７ｂが形成される）。このため、第１配線層１４上において半導体層１７ａをエッチングする必要がない。第１配線層１４と半導体層１７ａとの選択性をもった難しいエッチングを行うことなく、半導体層１７ａを所望の領域にパターン形成することができる。
また、チャネル形成後のアニール処理の際に、第１配線層１４の露出がない（半導体層１７ａおよび第２配線層１５によって覆われている）ことから、第１配線層１４の高抵抗化を抑制することができる。加えて、このアニール処理を製造工程の最後（層間絶縁膜１８の形成後など）に行うことができ、ＴＦＴ特性の安定化に有利となる。
更に、上述したようなソース・ドレイン配線層１６の低抵抗化、寄生容量の低減、ＴＦＴ特性の安定化、信頼性の向上などの効果によって、薄膜トランジスタ１０の高速動作が可能となる。このような薄膜トランジスタ１０を表示装置に適用した場合には、ハイフレームレートでの映像表示を実現できる。
以上のように、本実施の形態では、ソース・ドレイン配線層１６が、透明導電膜からなる第１配線層１４と、第１配線層１４の一部に重畳する第２配線層１５とを有する。第２配線層１５が第１配線層１４に重畳することで、ソース・ドレイン配線層１６を低抵抗化できる。また、製造プロセスでは、第２配線層１５の形成後に半導体層１７ａが形成されることで、第２配線層１５の端部において半導体材料が分断されることから、第１配線層１４と半導体層１７ａとの間で選択性をもつエッチングを行うことなく、半導体層１７ａを所望の領域にパターン形成することができる。よって、製造プロセスの容易化と低電圧駆動とを実現することが可能となる。
（表示装置の例）
上記のような薄膜トランジスタ１０は、例えば次のような表示装置（液晶表示装置１，有機電界発光装置２）に適用することができる。図１１は、液晶表示装置１の概略構成を、図１２は、有機電界発光装置２の概略構成を、それぞれ表したものである。
図１１に示したように、液晶表示装置１では、基板１１上に、上述した薄膜トランジスタ１０が形成され、この薄膜トランジスタ１０上に層間絶縁膜１８を介して画素電極１９が設けられる。画素電極１９は、例えば画素（サブピクセル）毎に設けられている。この画素電極１９と対向して各画素に共通の対向電極２１が設けられ、これらの画素電極１９と対向電極２１との間に、液晶層２０が封止されている。なお、図示は省略するが、対向電極２１上には、対向基板が設けられている。対向基板には、カラーフィルタやブラックマトリクスなどが形成されている。また、基板１１の光入射側と、対向基板の光出射側とには、偏光板が貼り合わせられている。
図１２に示したように、有機電界装置２では、基板１１上に、上述した薄膜トランジスタ１０が形成され、この薄膜トランジスタ１０上に層間絶縁膜１８を介して第１電極２２が設けられる。第１電極２２は、例えば画素（サブピクセル）毎に設けられている。この第１電極２２と対向して、各画素に共通の第２電極２４が設けられ、これらの第１電極２２と第２電極２４との間に、有機電界発光層を含む有機層２３が形成されている。なお、第１電極２２、有機層２３および第２電極２４が、後述の有機電界発光素子２Ａに相当する。また、図示は省略するが、第２電極２４上に保護膜や接着層を介して封止基板が貼り合わせられている。封止基板には、必要に応じて、カラーフィルタやブラックマトリクスなどが形成されている。
図１３は、上記の有機電界発光装置２の機能構成を表したものである。このように、有機電界発光装置２では、基板１１上の表示領域１１Ａには、それぞれが有機電界発光素子２Ａを含む複数の画素１４０がマトリクス状に配置されている。各画素１４０は、例えば赤色の光（波長６２０ｎｍ〜７５０ｎｍ），緑色の光（波長４９５ｎｍ〜５７０ｎｍ）および青色の光（波長４５０ｎｍ〜４９５ｎｍ）のうちのいずれかを出射する。画素１４０はサブピクセル（Ｒ画素，Ｇ画素，Ｂ画素）に相当するものであり、これら３つのＲ画素，Ｇ画素，Ｂ画素の組を１つのピクセルとして画像表示がなされる。表示領域１１Ａの周辺には、映像表示用の信号線駆動回路１２０および走査線駆動回路１３０が設けられている。
画素１４０は、図１４に示したように駆動用のトランジスタＴｒ１および書き込み用のトランジスタＴｒ２を有し、これらのトランジスタＴｒ１，Ｔｒ２の間にはキャパシタＣｓが設けられている。第１の電源ライン（Ｖｃｃ）と第２の電源ライン（ＧＮＤ）との間において、有機電界発光素子２ＡがトランジスタＴｒ１に直列に接続されている。信号線駆動回路１２０は、列方向に配置された複数の信号線１２０Ａを通じてトランジスタＴｒ２のソース電極に画像信号を供給する。走査線駆動回路１３０は、行方向に配置された複数の走査線１３０Ａを通じてトランジスタＴｒ２のゲート電極に走査信号を順次供給する。これらのトランジスタＴｒ１，Ｔｒ２として、上述した薄膜トランジスタ１０を用いることができる。
＜適用例＞
上記実施の形態において説明した薄膜トランジスタ１０を含む表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、映像として表示するあらゆる分野の電子機器に用いることができる。以下にその具体例を示す。但し、この他にも、上述の表示装置は、例えばテレビジョン装置，デジタルカメラ，ビデオカメラ，ノート型パーソナルコンピュータ、フレキシブルディスプレイ等の電子機器に組み込むことができる。
図１５Ａおよび図１５Ｂは、スマートフォン２２０の外観を表したものである。このスマートフォン２２０は、例えば、表側に表示部２２１および操作部２２２を有し、裏側にカメラ２２３を有しており、表示部２２１に上記実施の形態の表示装置が搭載されている。
図１６は、タブレットパーソナルコンピュータ２４０の外観を表したものである。このタブレットパーソナルコンピュータ２４０は、例えば、タッチパネル部２４１および筐体２４２を有しており、タッチパネル部２４１に上記実施の形態の表示装置が搭載されている。
図１７Ａおよび図１７Ｂは、携帯電話機２９０の外観を表したものである。この携帯電話機２９０は、例えば、上側筐体２９１と下側筐体２９２とを連結部（ヒンジ部）２９３で連結したものであり、ディスプレイ２９４，サブディスプレイ２９５，ピクチャーライト２９６およびカメラ２９７を有している。ディスプレイ２９４またはサブディスプレイ２９５が上記実施の形態の表示装置により構成されている。
図１８は、透明ディスプレイ３００の外観を表したものである。透明ディスプレイ３００は、例えば表示部３１０と、操作部３１１と、筐体３１２とを有している。表示部３１０が上記実施の形態の表示装置により構成されている。この透明ディスプレイ３００では、表示部３１０の背景を透過しつつ、画像や文字情報を表示することが可能である。
以上、実施の形態を挙げて説明したが、本開示は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態に記載した各層の材料および厚みは列挙したものに限定されるものではなく、他の材料および厚みとしてもよい。また、表示装置では、上述した全ての層を備えている必要はなく、あるいは上述した各層に加えて更に他の層を備えていてもよい。また、上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
なお、本開示は以下のような構成であってもよい。
（１）
ゲート電極と、
前記ゲート電極上に配置された絶縁膜と、
前記絶縁膜を介して前記ゲート電極に対向配置された半導体層と、
前記半導体層と電気的に接続されたソース・ドレイン配線層と
を備え、
前記ソース・ドレイン配線層は、
前記半導体層と前記絶縁膜との間において前記半導体層に接すると共に、透明導電膜からなる第１の配線層と、
前記第１の配線層の一部に重畳して設けられた第２の配線層と
を有し、
前記半導体層と同一材料からなる他の半導体層が、前記第２の配線層上に積層されている
薄膜トランジスタ。
（２）
前記第１の配線層は、平面視的に前記ゲート電極の端部に非重畳である
上記（１）に記載の薄膜トランジスタ。
（３）
前記第１の配線層の端部は、平面視的に前記ゲート電極の端部と略同一の位置に配置されている
上記（２）に記載の薄膜トランジスタ。
（４）
前記第２の配線層は、金属から構成されている
上記（１）〜（３）のいずれかに記載の薄膜トランジスタ。
（５）
前記第２の配線層は、前記半導体層よりも厚みが大きい
上記（１）〜（４）のいずれかに記載の薄膜トランジスタ。
（６）
前記第２の配線層は、前記半導体層と非重畳である
上記（１）〜（５）のいずれかに記載の薄膜トランジスタ。
（７）
前記第１の配線層は、前記半導体層と前記第２の配線層とにより覆われている
上記（１）〜（６）のいずれかに記載の薄膜トランジスタ。
（８）
前記半導体層は、酸化物半導体から構成されている
上記（１）〜（７）のいずれかに記載の薄膜トランジスタ。
（９）
前記半導体層は、有機半導体から構成されている
上記（１）〜（８）のいずれかに記載の薄膜トランジスタ。
（１０）
ゲート電極を形成する工程と、
前記ゲート電極上に絶縁膜を形成する工程と、
前記絶縁膜を介して前記ゲート電極に対向配置された半導体層を形成する工程と、
前記半導体層と電気的に接続されたソース・ドレイン配線層を形成する工程と
を含み、
前記ソース・ドレイン配線層として、透明導電膜からなる第１の配線層と、前記第１の配線層の一部に重畳する第２の配線層とをこの順に形成し、
前記第２の配線層を形成した後、前記半導体層を形成する
薄膜トランジスタの製造方法。
（１１）
前記第１の配線層を、前記ゲート電極をマスクとした露光プロセスを含むフォトリソグラフィにより形成する
上記（１０）に記載の薄膜トランジスタの製造方法。
（１２）
前記第２の配線層は、金属から構成されている
上記（１０）または（１１）に記載の薄膜トランジスタの製造方法。
（１３）
前記第２の配線層の厚みを、前記半導体層の厚みよりも大きくする
上記（１０）〜（１２）のいずれかに記載の薄膜トランジスタの製造方法。
（１４）
前記第１の配線層は、前記半導体層と前記第２の配線層とにより覆われている
上記（１０）〜（１３）のいずれかに記載の薄膜トランジスタの製造方法。
（１５）
前記半導体層は、酸化物半導体から構成されている
上記（１０）〜（１４）のいずれかに記載の薄膜トランジスタの製造方法。
（１６）
前記半導体層は、有機半導体から構成されている
上記（１０）〜（１４）のいずれかに記載の薄膜トランジスタの製造方法。
（１７）
ゲート電極と、
前記ゲート電極上に配置された絶縁膜と、
前記絶縁膜を介して前記ゲート電極に対向配置された半導体層と、
前記半導体層と電気的に接続されたソース・ドレイン配線層と
を備え、
前記ソース・ドレイン配線層は、
前記半導体層と前記絶縁膜との間において前記半導体層に接すると共に、透明導電膜からなる第１の配線層と、
前記第１の配線層の一部に重畳して設けられた第２の配線層と
を有し、
前記半導体層と同一材料からなる他の半導体層が、前記第２の配線層上に積層されている
薄膜トランジスタを備えた表示装置。
１０…薄膜トランジスタ、１１…基板、１２…ゲート電極、１３…ゲート絶縁膜、１４…第１配線層、１５…第２配線層、１６…ソース・ドレイン配線層、１７ａ，１７ｂ…半導体層、１８…層間絶縁膜、１…液晶表示装置、２…有機電界発光装置、２Ａ…有機電界発光素子、１１０Ａ〜１１０Ｄ…フォトレジスト膜。

Claims (17)

  1. ゲート電極と、
    前記ゲート電極上に配置された絶縁膜と、
    前記絶縁膜を介して前記ゲート電極に対向配置された半導体層と、
    前記半導体層と電気的に接続されたソース・ドレイン配線層と
    を備え、
    前記ソース・ドレイン配線層は、
    前記半導体層と前記絶縁膜との間において前記半導体層に接すると共に、透明導電膜からなる第１の配線層と、
    前記第１の配線層の一部に重畳して設けられた第２の配線層と
    を有し、
    前記半導体層と同一材料からなる他の半導体層が、前記第２の配線層上に積層されている
    薄膜トランジスタ。
  2. 前記第１の配線層は、平面視的に前記ゲート電極の端部に非重畳である
    請求項１に記載の薄膜トランジスタ。
  3. 前記第１の配線層の端部は、平面視的に前記ゲート電極の端部と略同一の位置に配置されている
    請求項２に記載の薄膜トランジスタ。
  4. 前記第２の配線層は、金属から構成されている
    請求項１に記載の薄膜トランジスタ。
  5. 前記第２の配線層は、前記半導体層よりも厚みが大きい
    請求項１に記載の薄膜トランジスタ。
  6. 前記第２の配線層は、前記半導体層と非重畳である
    請求項１に記載の薄膜トランジスタ。
  7. 前記第１の配線層は、前記半導体層と前記第２の配線層とにより覆われている
    請求項１に記載の薄膜トランジスタ。
  8. 前記半導体層は、酸化物半導体から構成されている
    請求項１に記載の薄膜トランジスタ。
  9. 前記半導体層は、有機半導体から構成されている
    請求項１に記載の薄膜トランジスタ。
  10. ゲート電極を形成する工程と、
    前記ゲート電極上に絶縁膜を形成する工程と、
    前記絶縁膜を介して前記ゲート電極に対向配置された半導体層を形成する工程と、
    前記半導体層と電気的に接続されたソース・ドレイン配線層を形成する工程と
    を含み、
    前記ソース・ドレイン配線層として、透明導電膜からなる第１の配線層と、前記第１の配線層の一部に重畳する第２の配線層とをこの順に形成し、
    前記第２の配線層を形成した後、前記半導体層を形成する
    薄膜トランジスタの製造方法。
  11. 前記第１の配線層を、前記ゲート電極をマスクとした露光プロセスを含むフォトリソグラフィにより形成する
    請求項１０に記載の薄膜トランジスタの製造方法。
  12. 前記第２の配線層は、金属から構成されている
    請求項１０に記載の薄膜トランジスタの製造方法。
  13. 前記第２の配線層の厚みを、前記半導体層の厚みよりも大きくする
    請求項１０に記載の薄膜トランジスタの製造方法。
  14. 前記第１の配線層は、前記半導体層と前記第２の配線層とにより覆われている
    請求項１０に記載の薄膜トランジスタの製造方法。
  15. 前記半導体層は、酸化物半導体から構成されている
    請求項１０に記載の薄膜トランジスタの製造方法。
  16. 前記半導体層は、有機半導体から構成されている
    請求項１０に記載の薄膜トランジスタの製造方法。
  17. ゲート電極と、
    前記ゲート電極上に配置された絶縁膜と、
    前記絶縁膜を介して前記ゲート電極に対向配置された半導体層と、
    前記半導体層と電気的に接続されたソース・ドレイン配線層と
    を備え、
    前記ソース・ドレイン配線層は、
    前記半導体層と前記絶縁膜との間において前記半導体層に接すると共に、透明導電膜からなる第１の配線層と、
    前記第１の配線層の一部に重畳して設けられた第２の配線層と
    を有し、
    前記半導体層と同一材料からなる他の半導体層が、前記第２の配線層上に積層されている
    薄膜トランジスタを備えた表示装置。
JP2014204636A 2014-10-03 2014-10-03 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置 Pending JP2016076541A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014204636A JP2016076541A (ja) 2014-10-03 2014-10-03 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置
US15/512,163 US10707313B2 (en) 2014-10-03 2015-09-10 Thin film transistor, method of manufacturing thin film transistor, and display
PCT/JP2015/075703 WO2016052127A1 (ja) 2014-10-03 2015-09-10 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014204636A JP2016076541A (ja) 2014-10-03 2014-10-03 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置

Publications (1)

Publication Number Publication Date
JP2016076541A true JP2016076541A (ja) 2016-05-12

Family

ID=55630170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014204636A Pending JP2016076541A (ja) 2014-10-03 2014-10-03 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置

Country Status (3)

Country Link
US (1) US10707313B2 (ja)
JP (1) JP2016076541A (ja)
WO (1) WO2016052127A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304653B (zh) * 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236775A (ja) * 1995-03-01 1996-09-13 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP3528388B2 (ja) * 1995-12-27 2004-05-17 カシオ計算機株式会社 トランジスタアレイの製造方法
JP2006190757A (ja) * 2005-01-05 2006-07-20 Konica Minolta Holdings Inc 有機半導体層の形成方法および有機薄膜トランジスタの製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US8481373B2 (en) * 2009-07-24 2013-07-09 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor substrate
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
JP2012190978A (ja) 2011-03-10 2012-10-04 Japan Display Central Co Ltd 半導体装置
JP6239227B2 (ja) * 2011-11-30 2017-11-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
CN102779783B (zh) * 2012-06-04 2014-09-17 北京京东方光电科技有限公司 一种像素结构及其制造方法、显示装置

Also Published As

Publication number Publication date
US20170288029A1 (en) 2017-10-05
US10707313B2 (en) 2020-07-07
WO2016052127A1 (ja) 2016-04-07

Similar Documents

Publication Publication Date Title
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
US10341475B2 (en) Display unit, method of manufacturing the same, and electronic apparatus
US10886409B2 (en) Display backplate and fabrication method thereof, display panel and display device
US20110215328A1 (en) Thin film transistor, method of manufacturing the thin film transistor, and display device
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
US9177970B2 (en) Semiconductor device, method of manufacturing the same, method of manufacturing display unit, and method of manufacturing electronic apparatus
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
CN110061059B (zh) 薄膜晶体管及其制造方法
JP2012182165A (ja) 表示装置および電子機器
US11723257B2 (en) Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device
KR20200060629A (ko) 표시 장치 및 이의 제조 방법
KR20210021218A (ko) 표시 장치
US9923039B2 (en) Display panels, methods of manufacturing the same and organic light emitting display devices having the same
US9461066B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
CN111969008A (zh) 有机发光显示基板及其制备方法、显示装置
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
WO2016052127A1 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および表示装置
JP2013183111A (ja) トランジスタ、半導体装置、表示装置および電子機器、並びに半導体装置の製造方法
US9502492B2 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
KR102605847B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
US20140070193A1 (en) Transistor, method of manufacturing transistor, method of manufacturing semiconductor unit, and method of manufacturing display unit
JP2018160518A (ja) 半導体装置、表示装置および電子機器
KR20210040202A (ko) 표시 장치
JP2018113370A (ja) 半導体装置、表示装置および電子機器