KR102293488B1 - 박막 트랜지스터 기판 및 그 제조방법 - Google Patents

박막 트랜지스터 기판 및 그 제조방법 Download PDF

Info

Publication number
KR102293488B1
KR102293488B1 KR1020160003883A KR20160003883A KR102293488B1 KR 102293488 B1 KR102293488 B1 KR 102293488B1 KR 1020160003883 A KR1020160003883 A KR 1020160003883A KR 20160003883 A KR20160003883 A KR 20160003883A KR 102293488 B1 KR102293488 B1 KR 102293488B1
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
doped
aluminum
forming
Prior art date
Application number
KR1020160003883A
Other languages
English (en)
Other versions
KR20160110071A (ko
Inventor
문진욱
김유성
김윤회
김재호
이규범
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150034445A external-priority patent/KR102293486B1/ko
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020160003883A priority Critical patent/KR102293488B1/ko
Publication of KR20160110071A publication Critical patent/KR20160110071A/ko
Application granted granted Critical
Publication of KR102293488B1 publication Critical patent/KR102293488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Abstract

본 발명의 일 실시예에 따르면, 기판; 상기 기판 상에 구비된 제1 버퍼층; 및 상기 제1 버퍼층 상에 구비된 액티브층을 포함하여 이루어지고, 상기 액티브층은 산화물 반도체에 알루미늄이 도핑된 제1 도핑층 및 상기 산화물 반도체로 이루어진 산화물 반도체층을 포함하여 이루어진 박막 트랜지스터 기판 및 그 제조방법을 제공한다.

Description

박막 트랜지스터 기판 및 그 제조방법{Thin film transistor substrate and method of manufacturing the same}
본 발명은 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 산화물 반도체를 이용한 박막 트랜지스터에 관한 것이다.
박막 트랜지스터는 액정 디스플레이 장치(Liquid Crystal Display Device) 또는 유기 발광 디스플레이 장치(Organic Light Emitting Display Device) 등과 같은 디스플레이 장치의 스위칭 소자로서 널리 이용되고 있다.
박막 트랜지스터의 동작 특성은 액티브층을 구성하는 반도체에 의해 크게 의존하기 때문에, 고속의 동작특성을 갖는 박막 트랜지스터를 얻기 위해서는 전자 이동도에서 한계가 있는 비정질 실리콘 이외의 다른 반도체 물질을 액티브층에 적용할 필요가 있고, 그에 따라서 산화물 반도체를 액티브층의 재료로 이용하는 방안이 고안되었다.
상기 산화물 반도체는 전자 이동도가 매우 우수하며 얇은 두께의 나노미터 수준에서도 그 특성을 유지할 수 있고, 또한, 광을 투과시킬 수도 있어 투명한 표시장치의 구현을 가능하게 할 수도 있다.
이하, 도면을 참조로 종래의 산화물 반도체를 이용한 박막 트랜지스터 기판에 대해서 설명하기로 한다.
도 1은 종래의 박막 트랜지스터 기판의 개략적인 단면도이다.
도 1에서 알 수 있듯이, 종래의 박막 트랜지스터 기판은, 기판(substrate)(10), 게이트 전극(gate electrode)(20), 게이트 절연막(gate insulating film)(30), 액티브층(active layer)(40), 에치 스톱퍼(etch stropper)(50), 소스 전극(source electrode)(61), 및 드레인 전극(drain electrode)(62)을 포함하여 이루어진다.
상기 게이트 전극(20)은 상기 기판(10) 상에 패턴 형성되어 있다.
상기 게이트 절연막(30)은 상기 게이트 전극(20) 상에 형성되어 있다. 특히, 상기 게이트 절연막(30)은 상기 기판(10)의 전체면 상에 형성되어 있다.
상기 액티브층(40)은 상기 게이트 절연막(30) 상에 패턴 형성되어 있다. 상기 액티브층(40)은 전자가 이동하는 채널로 기능하는 것으로서, 산화물 반도체로 이루어진다.
상기 에치 스톱퍼(50)는 상기 액티브층(40) 상에 형성되어 상기 액티브층(40)의 상면이 식각되는 것을 방지한다.
상기 소스 전극(61)과 상기 드레인 전극(62)은 상기 에치 스톱퍼(50) 상에서 서로 마주하면서 이격되어 있다. 이와 같은 소스 전극(61)과 상기 드레인 전극(62)은 상기 에치 스톱퍼(50) 상에서 상기 액티브층(40) 방향으로 연장되어 있으며, 그에 따라 상기 액티브층(40)과 연결되어 있다.
이와 같은 종래의 박막 트랜지스터 기판은 다음과 같은 단점이 있다.
종래의 경우, 상기 게이트 절연막(30)과 상기 액티브층(40) 사이의 계면에서 이온 트랩(trap)이 증가하여 전자의 이동도(mobility)가 감소되고 누설전류가 증가하고 문턱 전압이 높아져 소자 특성이 저하되는 문제가 있다.
본 발명은 전술한 종래의 문제점을 해결하기 위해 고안된 것으로서, 본 발명은 게이트 절연막과 액티브층 사이의 계면에서 이온 트랩(trap)을 줄임으로써 전자의 이동도(mobility)를 높이고 누설전류를 줄이고 문턱 전압을 낮출 수 있는 박막 트랜지스터 기판 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따르면, 기판; 상기 기판 상에 구비된 제1 버퍼층; 및 상기 제1 버퍼층 상에 구비된 액티브층을 포함하여 이루어지고, 상기 액티브층은 산화물 반도체에 알루미늄이 도핑된 제1 도핑층 및 상기 산화물 반도체로 이루어진 산화물 반도체층을 포함하여 이루어진 박막 트랜지스터 기판을 제공한다.
상기 제1 도핑층은 상기 제1 버퍼층과 접하고, 상기 제1 버퍼층은 알루미늄을 포함하여 이루어질 수 있다.
상기 제1 버퍼층에 가까운 상기 제1 도핑층의 부분의 알루미늄 농도는 상기 산화물 반도체층에 가까운 상기 제1 도핑층의 부분의 알루미늄 농도보다 높을 수 있다.
상기 제1 도핑층에 함유된 알루미늄의 함량은 상기 제1 버퍼층에 함유된 알루미늄의 함량보다 적을 수 있다.
상기 액티브층 상에 구비되며 알루미늄이 포함된 제2 버퍼층을 추가로 포함하고, 상기 액티브층은 상기 제2 버퍼층과 접하는 제2 도핑층을 추가로 포함하고, 상기 제2 도핑층은 상기 산화물 반도체에 알루미늄이 도핑될 수 있다.
상기 제2 도핑층에 함유된 알루미늄의 함량은 상기 제2 버퍼층에 함유된 알루미늄의 함량보다 적을 수 있다.
상기 제1 버퍼층 및 상기 제2 버퍼층은 Al2O3로 이루어지고, 상기 제1 도핑층 및 상기 제2 도핑층은 상기 알루미늄으로 도핑된 IGZO로 이루어지고, 상기 산화물 반도체층은 IGZO로 이루어질 수 있다.
상기 제1 버퍼층 및 제2 버퍼층의 두께는 20 내지 40Å이고, 상기 제1 도핑층 및 상기 제2 도핑층의 두께는 10 내지 20Å이고, 상기 산화물 반도체층은 300 내지 400Å일 수 있다.
본 발명은 또한 기판 상에 제1 버퍼층을 형성하는 공정; 및 상기 제1 버퍼층 상에 액티브층을 형성하는 공정을 포함하여 이루어지고, 상기 액티브층을 형성하는 공정은 상기 제1 버퍼층 상에 제1 도핑층을 형성하고, 상기 제1 도핑층 상에 산화물 반도체층을 형성하는 공정을 포함하여 이루어지고, 상기 제1 도핑층은 산화물 반도체에 알루미늄을 도핑하여 형성하는 박막 트랜지스터 기판의 제조 방법을 제공한다.
상기 제1 도핑층을 형성하는 공정 및 상기 산화물 반도체층을 형성하는 공정은, 하나의 공정 장비에서 상기 알루미늄을 투입하면서 산화물 반도체를 증착하여 상기 제1 도핑층을 형성하고, 이어서 상기 알루미늄을 투입하지 않으면서 상기 산화물 반도체를 증착하여 상기 산화물 반도체층을 형성하는 공정으로 이루어질 수 있다.
상기 제1 도핑층을 형성하는 공정 및 상기 산화물 반도체층을 형성하는 공정은, 상기 제1 버퍼층 상에 산화물 반도체를 적층하여 상기 제1 버퍼층에 포함된 알루미늄이 상기 산화물 반도체로 확산되어 상기 제1 도핑층이 형성되고, 상기 제1 버퍼층에 포함된 알루미늄이 확산되지 않은 영역이 상기 산화물 반도체층을 구성할 수 있다.
상기 액티브층 상에 알루미늄이 포함된 제2 버퍼층을 형성하는 공정을 추가로 포함하고, 상기 액티브층을 형성하는 공정은 상기 제2 버퍼층과 접촉하면서 상기 알루미늄이 도핑된 제2 도핑층을 형성하는 공정을 추가로 포함할 수 있다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명의 일 실시예에 따르면, 게이트 절연막과 액티브층 사이에 제1 버퍼층이 형성되어 있기 때문에, 상기 게이트 절연막과 상기 액티브층 사이의 계면에서 이온 트랩(trap)이 줄어든다. 또한, 본 발명의 일 실시예에 따르면, 액티브층과 에치 스톱퍼 사이에 제2 버퍼층이 형성되어 있기 때문에, 상기 액티브층과 에치 스톱퍼 사이의 계면에서 이온 트랩(trap)이 줄어든다. 따라서, 전자 이동도(mobility)가 증가하고 누설전류가 줄어들고 문턱 전압을 낮출 수 있어 박막 트랜지스터의 소자 특성이 향상될 수 있다.
도 1은 종래의 박막 트랜지스터 기판의 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 공정도이다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 공정도이다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터를 구성하는 게이트 절연막, 제1 버퍼층, 제1 도핑층, 및 산화물 반도체층의 두께 및 알류미늄 함유 농도를 보여주는 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하, 도면을 참조로 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 개략적인 단면도이다.
도 2에서 알 수 있듯이, 본 발명의 일 실시예에 따른 박막 트랜지스터 기판은, 기판(substrate)(100), 게이트 전극(gate electrode)(200), 게이트 절연막(gate insulating film)(300), 액티브층(active layer)(400), 에치 스톱퍼(etch stropper)(500), 소스 전극(source electrode)(610), 드레인 전극(drain electrode)(620), 및 버퍼층(700)을 포함하여 이루어진다.
상기 기판(100)은 유리 또는 폴리이미드(PI)와 같은 고분자 물질로 이루어질 수 있다.
상기 게이트 전극(200)은 상기 기판(100) 상에 패턴 형성되어 있다.
상기 게이트 전극(200)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다.
상기 게이트 절연막(300)은 상기 게이트 전극(200) 상에 형성되어 있다. 특히, 상기 게이트 절연막(300)은 상기 기판(100)의 전체면 상에 형성되어 있다.
상기 게이트 절연막(300)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)로 이루어질 수 있으며, 상기 실리콘 산화물 또는 실리콘 질화물의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다.
상기 액티브층(400)은 상기 게이트 절연막(300) 상에 패턴 형성되어 있다. 보다 구체적으로, 상기 게이트 절연막(300)의 상면에는 제1 버퍼층(710)이 형성되어 있고, 상기 제1 버퍼층(710)의 상면에 상기 액티브층(400)이 형성되어 있고, 상기 액티브층(400)의 상면에는 제2 버퍼층(720)이 형성되어 있다.
상기 제1 버퍼층(710)은 상기 게이트 절연막(300)과 상기 액티브층(400) 사이에 형성되어 상기 게이트 절연막(300)과 상기 액티브층(400) 사이의 계면에서 이온 트랩(trap)을 줄이는 역할을 한다.
그에 따라, 상기 액티브층(400)에서의 전자 이동도(mobility)가 증가하고 누설전류가 줄어들어 박막 트랜지스터의 소자 특성이 향상될 수 있다. 이와 같이 상기 게이트 절연막(300)과 상기 액티브층(400) 사이의 계면에서 이온 트랩(trap)을 줄이기 위한 제1 버퍼층(710)의 재료로는 Al2O3를 이용할 수 있다.
상기 제2 버퍼층(720)은 상기 액티브층(400)과 상기 에치 스톱퍼(500) 사이에 형성되어 상기 액티브층(400)과 상기 에치 스톱퍼(500) 사이의 계면에서 이온 트랩(trap)을 줄이는 역할을 한다.
상기 제2 버퍼층(720)이 없는 경우, 상기 액티브층(400)과 상기 에치 스톱퍼(500) 사이의 계면에서 이온 트랩(trap)이 증가하여 전자의 이동도(mobility)가 감소되고 누설전류가 증가하고 문턱 전압이 높아질 수 있다. 따라서, 본 발명의 일 실시예에서는, 상기 액티브층(400)과 상기 에치 스톱퍼(500) 사이에 상기 제2 버퍼층(720)을 형성함으로써 상기 액티브층(400)과 상기 에치 스톱퍼(500) 사이에서 이온 트랩이 감소하여 박막 트랜지스터의 소자 특성을 향상시킬 수 있다.
상기 액티브층(400)과 상기 에치 스톱퍼(500) 사이의 계면에서 이온 트랩(trap)을 줄이기 위한 제2 버퍼층(720)의 재료로는 Al2O3를 이용할 수 있다.
상기 액티브층(400)은 전자가 이동하는 채널로 기능하는 것으로서, 산화물 반도체를 포함하여 이루어진다. 상기 액티브층(400)은 산화물 반도체층(410), 제1 도핑층(420) 및 제2 도핑층(430)을 포함하여 이루어진다.
상기 산화물 반도체층(410)은 IGZO와 같은 산화물 반도체로 이루어진다.
상기 제1 도핑층(420)은 상기 산화물 반도체층(410)의 하면 및 상기 제1 버퍼층(710)의 상면에 형성된다. 즉, 상기 제1 도핑층(420)은 상기 산화물 반도체층(410) 및 상기 제1 버퍼층(710)과 각각 접촉하면서 상기 산화물 반도체층(410)과 상기 제1 버퍼층(710) 사이에 형성된다.
상기 제1 도핑층(420)은 상기 산화물 반도체층(410)과 상기 제1 버퍼층(710) 사이의 계면 특성을 향상시키는 역할을 한다. 이와 같은 계면 특성 향상을 위해서, 상기 제1 도핑층(420)은 상기 산화물 반도체층(410)을 구성하는 산화물 반도체 물질에 상기 제1 버퍼층(710)에 포함된 물질이 도핑되어 이루어진다. 예로서, 상기 제1 도핑층(420)은 상기 산화물 반도체층(410)을 구성하는 IGZO에 상기 제1 버퍼층(710)에 포함된 알루미늄(Al)이 도핑되어 이루어질 수 있다.
특히, 상기 제1 도핑층(420)은 상기 산화물 반도체층(410)에 가까운 부분과 상기 제1 버퍼층(710)에 가까운 부분 사이의 물질 조성비가 상이할 수 있다. 구체적으로 설명하면, 상기 제1 버퍼층(710)에 가까운 제1 도핑층(420)의 부분의 도핑 농도는 상기 산화물 반도체층(410)에 가까운 제1 도핑층(420)의 부분의 도핑 농도보다 높다. 또한, 상기 제1 도핑층(420)의 도핑 농도는 상기 제1 버퍼층(710)에서부터 상기 산화물 반도체층(410)으로 갈수록 점차로 작아질 수 있다.
상기 제2 도핑층(430)은 상기 산화물 반도체층(410)의 상면 및 상기 제2 버퍼층(720)의 하면에 형성된다. 즉, 상기 제2 도핑층(430)은 상기 산화물 반도체층(410) 및 상기 제2 버퍼층(720)과 각각 접촉하면서 상기 산화물 반도체층(410)과 상기 제2 버퍼층(720) 사이에 형성된다.
상기 제2 도핑층(430)은 상기 산화물 반도체층(410)과 상기 제2 버퍼층(720) 사이의 계면 특성을 향상시키는 역할을 한다. 이와 같은 계면 특성 향상을 위해서, 상기 제2 도핑층(430)은 상기 산화물 반도체층(410)을 구성하는 산화물 반도체 물질에 상기 제2 버퍼층(720)에 포함된 물질이 도핑되어 이루어진다. 예로서, 상기 제2 도핑층(430)은 상기 산화물 반도체층(410)을 구성하는 IGZO에 상기 제2 버퍼층(720)에 포함된 알루미늄(Al)이 도핑되어 이루어질 수 있다.
특히, 상기 제2 도핑층(430)은 상기 산화물 반도체층(410)에 가까운 부분과 상기 제2 버퍼층(720)에 가까운 부분 사이의 물질 조성비가 상이할 수 있다. 구체적으로 설명하면, 상기 제2 버퍼층(720)에 가까운 제2 도핑층(430)의 부분의 도핑 농도는 상기 산화물 반도체층(410)에 가까운 제2 도핑층(430)의 부분의 도핑 농도보다 높다. 또한, 상기 제2 도핑층(430)의 도핑 농도는 상기 제2 버퍼층(720)에서부터 상기 산화물 반도체층(410)으로 갈수록 점차로 작아질 수 있다.
상기 에치 스톱퍼(500)는 상기 제2 버퍼층(720) 상에 패턴 형성되어 있다. 상기 에치 스톱퍼(500)는 상기 제2 버퍼층(720)의 상면이 식각되는 것을 방지한다.
상기 에치 스톱퍼(500)는 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)로 이루어질 수 있다.
상기 소스 전극(610)과 상기 드레인 전극(620)은 상기 에치 스톱퍼(500) 상에서 서로 마주하면서 이격되어 있다. 상기 소스 전극(610)은 상기 에치 스톱퍼(500)의 상면에서 상기 제2 버퍼층(710)의 일측 방향으로 연장되어 있고, 상기 드레인 전극(620)은 상기 에치 스톱퍼(500)의 상면에서 상기 제2 버퍼층(710)의 타측 방향으로 연장되어 있다.
구체적으로, 상기 소스 전극(610)은 상기 제2 버퍼층(710)의 일측 방향으로 연장되면서 상기 제2 버퍼층(720)의 상면과 일 측면, 상기 액티브층(400)의 일 측면, 및 상기 제1 버퍼층(710)의 일 측면과 각각 접하게 된다.
또한, 상기 드레인 전극(620)은 상기 제2 버퍼층(710)의 타측 방향으로 연장되면서 상기 제2 버퍼층(720)의 상면과 타 측면, 상기 액티브층(400)의 타 측면, 및 상기 제1 버퍼층(710)의 타 측면과 각각 접하게 된다.
상기 소스 전극(610)과 상기 드레인 전극(620)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오듐(Nd), 구리(Cu), 또는 그들의 합금으로 이루어질 수 있으며, 상기 금속 또는 합금의 단일층 또는 2층 이상의 다중층으로 이루어질 수도 있다.
상기 버퍼층(700)은 상기 게이트 절연막(300)과 상기 액티브층(400) 사이에 형성된 제1 버퍼층(710) 및 상기 액티브층(400)과 상기 에치 스톱퍼(500) 사이에 형성된 제2 버퍼층(720)으로 이루어진다.
상기 제1 버퍼층(710)은 상기 액티브층(400)과 동일한 패턴으로 형성될 수 있다. 상기 제2 버퍼층(720)도 상기 액티브층(400)과 동일한 패턴으로 형성될 수 있다. 상기 제1 버퍼층(710)과 상기 제2 버퍼층(720)은 동일한 패턴으로 형성될 수 있지만, 반드시 그에 한정되는 것은 아니다.
도시하지는 않았지만, 상기 소스 전극(610)과 상기 드레인 전극(620)의 상면에는 패시베이션층(passivation layer)이 형성되어 박막 트랜지스터를 보호하게 된다.
도 5는 본 발명의 일 실시예에 따른 박막 트랜지스터를 구성하는 게이트 절연막, 제1 버퍼층, 제1 도핑층, 및 산화물 반도체층의 두께 및 알류미늄 함유 농도를 보여주는 그래프이다.
도 5에서 알 수 있듯이, 상기 게이트 절연막은 실리콘 산화물(SiO2) 또는 실리콘 질화물(SiN)로 이루어질 수 있으며, 이와 같은 게이트 절연막에는 알루미늄이 함유되어 있지 않다.
상기 제1 버퍼층은 상기 게이트 절연막 위에 위치하고 Al2O3로 이루어질 수 있으며, 이와 같은 제1 버퍼층에는 알루미늄이 함유되어 있다. 상기 제1 버퍼층에 함유된 알루미늄의 함유량은 상기 제1 버퍼층에 전체적으로 균일할 수 있다. 즉, 상기 게이트 절연막과 접하는 상기 제1 버퍼층의 표면(하면)에서부터 상기 제1 도핑층과 접하는 상기 제1 버퍼층의 표면(상면)까지 알루미늄의 함유량이 일정할 수 있으며, 이 경우 상기 게이트 절연막과 상기 제1 도핑층 사이에서 이온 트랩이 감소될 수 있다.
상기 제1 버퍼층은 20 내지 40Å의 두께로 형성될 수 있다. 상기 제1 버퍼층의 두께가 20 Å보다 작으면 상기 게이트 절연막과 상기 제1 도핑층 사이에서 이온 트랩이 증가할 수 있고, 상기 제1 버퍼층의 두께가 40 Å보다 크면 게이트 전극과 액티브층 사이의 거리가 너무 커져 박막트랜지스터의 소자 특성이 떨어질 수 있다.
상기 제1 도핑층은 상기 제1 버퍼층 위에 위치하고 Al이 도핑된 IGZO로 이루어질 수 있으며, 이와 같은 제1 도핑층에는 알루미늄이 함유되어 있다. 상기 제1 도핑층에 함유된 알루미늄의 함유량은 상기 제1 버퍼층에 함유된 알루미늄의 함유량보다 적다. 특히, 상기 제1 도핑층에 함유된 알루미늄의 함유량은 점차로 변경될 수 있다. 구체적으로, 상기 제1 버퍼층과 접하는 상기 제1 도핑층의 표면(하면)에서부터 상기 산화물 반도체층과 접하는 상기 제1 도핑층의 표면(상면)으로 갈수록 알루미늄의 함유량이 점차로 감소할 수 있으며, 이 경우 상기 제1 버퍼층과 상기 산화물 반도체층 사이의 계면 특성이 향상될 수 있다.
상기 제1 도핑층은 10 내지 20Å의 두께로 형성될 수 있다. 상기 제1 도핑층의 두께가 상기 범위를 벗어나면 상기 제1 버퍼층과 상기 산화물 반도체층 사이의 계면 특성 향상 효과를 얻지 못할 수 있다.
상기 산화물 반도체층은 상기 제1 도핑층 위에 위치하고 IGZO로 이루어질 수 있으며, 이와 같은 산화물 반도체층에는 알루미늄이 함유되어 있지 않다. 상기 산화물 반도체층은 300 내지 400Å의 두께로 형성될 수 있으며, 이 경우 박막 트랜지스터의 소자 특성이 향상될 수 있다.
한편 도시하지는 않았지만, 상기 산화물 반도체층 위에 Al이 도핑된 IGZO로 이루어지는 제2 도핑층과 제2 버퍼층이 차례로 형성될 수 있다.
상기 제2 버퍼층은 Al2O3로 이루어질 수 있으며, 상기 제2 버퍼층에 함유된 알루미늄의 함유량은 상기 제1 버퍼층과 마찬가지로 전체적으로 균일할 수 있다. 또한, 상기 제2 버퍼층은 상기 제1 버퍼층과 마찬가지로 20 내지 40Å의 두께로 형성될 수 있다.
상기 제2 도핑층에 함유된 알루미늄의 함유량은 상기 제1 버퍼층 및 제2 버퍼층에 함유된 알루미늄의 함유량보다 작다. 특히, 상기 제2 도핑층에 함유된 알루미늄의 함유량은 점차로 변경될 수 있다. 구체적으로, 상기 산화물 반도체층과 접하는 상기 제2 도핑층의 표면(하면)에부터 상기 제2 버퍼층과 접하는 상기 제2 도핑층의 표면(상면)으로 갈수록 알루미늄의 함유량이 점차로 증가할 수 있으며, 이 경우 상기 제2 버퍼층과 상기 산화물 반도체층 사이의 계면 특성이 향상될 수 있다.
상기 제2 도핑층은 전술한 제1 도핑층과 마찬가지로 10 내지 20Å의 두께로 형성될 수 있다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 공정도로서, 이는 전술한 도 2에 따른 박막 트랜지스터 기판의 제조 방법에 관한 것이다. 따라서, 동일한 구성에 대해서 동일한 도면부호를 부여하였고, 각각의 구성의 재료 등과 같이 동일한 내용에 대한 반복설명은 생략하기로 한다.
우선, 도 3a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(200)을 패턴 형성하고, 상기 게이트 전극(200) 상에 게이트 절연막(300)을 형성한다.
상기 게이트 전극(200)은 소정의 금속물질을 스퍼터링(Sputtering)과 같은 방법을 이용하여 상기 기판(100) 상에 적층하고, 포토 레지스트(PR)를 도포하고 노광, 현상 및 식각을 하는 소위 포토리소그라피(Photolithography) 공정을 통해 패턴 형성할 수 있다.
다만, 반드시 그에 한정되는 것은 아니고, 금속물질의 페이스트를 이용하여 스크린 프린팅(screen printing), 잉크젯 프린팅(inkjet printing), 그라비아 프린팅(gravure printing), 그라비아 오프셋 프린팅(gravure offset printing), 리버스 오프셋 프린팅(reverse offset printing, 플렉소 프린팅(flexo printing), 또는 마이크로 콘택 프린팅(microcontact printing)과 같은 인쇄 공정으로 상기 게이트 전극(200)을 직접 패턴 형성할 수도 있다.
이하에서 설명하는 각각의 구성에 대한 패턴 형성 공정도 구성 재료에 따라 포토리소그라피 공정을 이용하거나 또는 인쇄 공정을 이용하여 수행할 수 있으며, 그에 대한 반복 설명은 생략하기로 한다.
상기 게이트 절연막(300)은 플라즈마 강화 화학 기상증착법(Plasma Enhanced Chemical Vapor Deposition: PECVD)을 이용하여 형성할 수 있다.
다음, 도 3b에서 알 수 있듯이, 상기 게이트 절연막(300) 상에 제1 버퍼층(710)을 패턴 형성한다.
다음, 도 3c에서 알 수 있듯이, 상기 제1 버퍼층(710) 상에 액티브층(400)을 형성한다.
상기 액티브층(400)을 형성하는 공정은 상기 제1 버퍼층(710) 상에 제1 도핑층(420)을 형성하고, 상기 제1 도핑층(420) 상에 산화물 반도체층(410)을 형성하고, 상기 산화물 반도체층(410) 상에 제2 도핑층(430)을 형성하는 공정을 포함한다.
상기 제1 도핑층(420)을 형성하는 공정, 상기 산화물 반도체층(410)을 형성하는 공정, 및 상기 제2 도핑층(430)을 형성하는 공정은 동일한 공정 장비에서 연속공정으로 수행할 수 있다. 즉, 하나의 공정 장비에서 알루미늄(Al)과 같은 도펀트를 투입하면서 IGZO를 증착하여 상기 제1 도핑층(420)을 형성하고, 이어서 알루미늄(Al)과 같은 도펀트를 투입하지 않으면서 IGZO를 증착하여 상기 산화물 반도체층(410)을 형성하고, 이어서 알루미늄(Al)과 같은 도펀트를 투입하면서 IGZO를 증착하여 상기 제2 도핑층(430)을 형성할 수 있다.
이때, 상기 도펀트의 투입농도를 조절하여 상기 제1 도핑층(420)의 도핑 농도가 상기 제1 버퍼층(710)에서부터 상기 산화물 반도체층(410)으로 갈수록 점차로 작아지도록 조절할 수 있다. 또한, 상기 도펀트의 투입농도를 조절하여 상기 제2 도핑층(430)의 도핑 농도가 상기 제2 버퍼층(720)에서부터 상기 산화물 반도체층(410)으로 갈수록 점차로 작아지도록 조절할 수 있다.
상기 액티브층(400)은 상기 제1 버퍼층(710)의 상면 전체에 상기 제1 도핑층(420)의 구성물질, 상기 산화물 반도체층(410)의 구성물질, 상기 제2 도핑층(430)의 구성물질을 차례로 적층한 후 패터닝 공정을 수행하여 얻을 수 있다.
다음, 도 3d에서 알 수 있듯이, 상기 액티브층(400) 상에 제2 버퍼층(720)을 패턴 형성한다.
전술한 도 3b 내지 도 3d는 제1 버퍼층(710)을 패턴 형성하고, 그 후에 액티브층(400)을 패턴 형성하고, 그 후에 제2 버퍼층(720)을 패턴 형성하는 모습을 도시하였지만, 반드시 그에 한정되는 것은 아니고, 제1 버퍼층(710)의 구성물질을 기판 전면에 적층하고, 그 후에 액티브층(400)의 구성물질을 기판 전면에 적층하고, 그 후에 제2 버퍼층(720)의 구성물질을 기판 전면에 적층한 후, 각각의 적층물들을 한번에 패터닝하는 공정을 수행할 수도 있다.
다음, 도 3e에서 알 수 있듯이, 상기 제2 버퍼층(720) 상에 에치 스톱퍼(500)를 패턴 형성하고, 상기 에치 스톱퍼(500) 상에 소스 전극(610)과 드레인 전극(620)을 패턴 형성하여, 전술한 도 2에 따른 박막 트랜지스터 기판을 얻을 수 있다.
도 4a 내지 도 4e는 본 발명의 다른 실시예에 따른 박막 트랜지스터 기판의 제조 공정도로서, 이 또한 전술한 도 2에 따른 박막 트랜지스터 기판의 제조 방법에 관한 것이다. 전술한 도 3a 내지 도 3e와 동일한 구성에 대한 반복 설명은 생략하기로 한다.
우선, 도 4a에서 알 수 있듯이, 기판(100) 상에 게이트 전극(200)을 패턴 형성하고, 상기 게이트 전극(200) 상에 게이트 절연막(300)을 형성한다.
다음, 도 4b에서 알 수 있듯이, 상기 게이트 절연막(300) 상에 제1 버퍼층(710)을 패턴 형성한다.
다음, 도 4c에서 알 수 있듯이, 상기 제1 버퍼층(710) 상에 제1 도핑층(420)을 형성하고 상기 제1 도핑층(420) 상에 산화물 반도체층(410a)을 형성한다.
상기 제1 버퍼층(710)에 산화물 반도체를 적층하면 상기 제1 버퍼층(710)에 포함된 물질, 예로서 알루미늄(Al)이 상기 산화물 반도체로 확산되어 상기 제1 도핑층(420)이 형성되고, 상기 제1 버퍼층(710)을 구성하는 물질이 확산되지 않은 영역이 상기 산화물 반도체층(410a)을 구성하게 된다.
즉, 상기 제1 도핑층(420)은 별도의 도펀트를 투입하지 않고 형성될 수 있으며, 이 경우 상기 제1 도핑층(420)의 도핑 농도는 상기 제1 버퍼층(710)에서 상기 산화물 반도체층(410a)으로 갈수록 점차로 작아질 수 있다.
다음, 도 4d에서 알 수 있듯이, 제2 도핑층(430)을 형성하고 상기 제2 도핑층(430) 상에 제2 버퍼층(720)을 형성한다.
상기 산화물 반도체층(410a) 상에 제2 버퍼층(720)을 적층하면 상기 제2 버퍼층(720)에 포함된 물질, 예로서 알루미늄(Al)이 상기 산화물 반도체층(410a)으로 확산되어 상기 제2 도핑층(430)이 형성되고, 상기 제2 버퍼층(720)에 포함된 물질이 확산되지 않은 영역이 산화물 반도체층(410)을 구성하게 된다.
즉, 상기 제2 도핑층(430)은 별도의 도펀트를 투입하지 않고 형성될 수 있으며, 이 경우 상기 제2 도핑층(430)의 도핑 농도는 상기 제2 버퍼층(720)에서 상기 산화물 반도체층(410)으로 갈수록 점차로 작아질 수 있다.
다음, 도 4e에서 알 수 있듯이, 상기 제2 버퍼층(720) 상에 에치 스톱퍼(500)를 패턴 형성하고, 상기 에치 스톱퍼(500) 상에 소스 전극(610)과 드레인 전극(620)을 패턴 형성하여, 전술한 도 2에 따른 박막 트랜지스터 기판을 얻을 수 있다.
한편, 이상은 게이트 전극(200)이 액티브층(400)의 아래에 형성된 보텀 게이트(Bottom Gate) 구조에 대해서 설명하였지만, 반드시 그에 한정되는 것은 아니고, 본 발명은 게이트 전극(200)이 액티브층(400)의 위에 형성된 탑 게이트(Top Gate) 구조도 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 기판 200: 게이트 전극
300: 게이트 절연막 400: 액티브층
410: 산화물 반도체층 420: 제1 도핑층
430: 제2 도핑층 500: 에치 스톱퍼
610: 소스 전극 620: 드레인 전극
700: 버퍼층 710: 제1 버퍼층
720: 제2 버퍼층

Claims (15)

  1. 기판;
    상기 기판 상에 구비된 액티브층을 포함하여 이루어지고,
    상기 액티브층은 산화물 반도체에 알루미늄이 도핑된 제1 도핑층 및 상기 제1 도핑층 상에 구비되며 상기 산화물 반도체로 이루어진 산화물 반도체층을 포함하여 이루어지고,
    상기 제1 도핑층의 구성물질은 상기 산화물 반도체층의 구성물질과 상이한 박막 트랜지스터 기판.
  2. 제1항에 있어서,
    상기 기판과 상기 액티브층 사이에 제1버퍼층이 있고,
    상기 제1 도핑층은 상기 제1 버퍼층과 접하고,
    상기 제1 버퍼층은 알루미늄을 포함하여 이루어진 박막 트랜지스터 기판.
  3. 제2항에 있어서,
    상기 제1 버퍼층에 가까운 상기 제1 도핑층의 부분의 알루미늄 농도는 상기 산화물 반도체층에 가까운 상기 제1 도핑층의 부분의 알루미늄 농도보다 높은 박막 트랜지스터 기판.
  4. 제2항에 있어서,
    상기 제1 도핑층에 함유된 알루미늄의 함량은 상기 제1 버퍼층에 함유된 알루미늄의 함량보다 적은 박막 트랜지스터 기판.
  5. 기판;
    상기 기판 상에 구비된 액티브층을 포함하여 이루어지고,
    상기 액티브층은 산화물 반도체에 알루미늄이 도핑된 제1 도핑층 및 상기 산화물 반도체로 이루어진 산화물 반도체층을 포함하여 이루어지고,
    상기 액티브층 상에 구비되며 알루미늄이 포함된 제2 버퍼층을 추가로 포함하고,
    상기 액티브층은 상기 제2 버퍼층과 접하는 제2 도핑층을 추가로 포함하고, 상기 제2 도핑층은 상기 산화물 반도체에 알루미늄이 도핑되어 있는 박막 트랜지스터 기판.
  6. 제5항에 있어서,
    상기 제2 도핑층에 함유된 알루미늄의 함량은 상기 제2 버퍼층에 함유된 알루미늄의 함량보다 적은 박막 트랜지스터 기판.
  7. 제5항에 있어서,
    상기 제2 버퍼층은 Al2O3로 이루어지고, 상기 제1 도핑층 및 상기 제2 도핑층은 상기 알루미늄으로 도핑된 IGZO로 이루어지고, 상기 산화물 반도체층은 IGZO로 이루어진 박막 트랜지스터 기판.
  8. 제5항에 있어서,
    상기 제2 버퍼층의 두께는 20 내지 40Å이고, 상기 제1 도핑층 및 상기 제2 도핑층의 두께는 10 내지 20Å이고, 상기 산화물 반도체층은 300 내지 400Å인 박막 트랜지스터 기판.
  9. 기판 상에 액티브층을 형성하는 공정을 포함하여 이루어지고,
    상기 액티브층을 형성하는 공정은 제1 도핑층을 형성하고, 상기 제1 도핑층 상에 산화물 반도체층을 형성하는 공정을 포함하여 이루어지고,
    상기 제1 도핑층은 산화물 반도체에 알루미늄을 도핑하여 형성하고,
    상기 제1 도핑층의 구성물질은 상기 산화물 반도체층의 구성물질과 상이한 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에 있어서,
    상기 기판과 상기 액티브층 사이에 제1 버퍼층을 형성하는 공정을 추가로 포함하여 이루어진 박막 트랜지스터 기판의 제조 방법.
  11. 기판 상에 게이트 절연막을 형성하는 공정; 및
    상기 게이트 절연막 상에 액티브층을 형성하는 공정을 포함하여 이루어지고,
    상기 액티브층을 형성하는 공정은 제1 도핑층을 형성하고 상기 제1 도핑층 상에 산화물 반도체층을 형성하는 공정을 포함하여 이루어지고, 상기 제1 도핑층은 산화물 반도체에 알루미늄을 도핑하여 형성하고,
    상기 제1 도핑층의 구성물질은 상기 산화물 반도체층의 구성물질과 상이한 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 액티브층을 형성하는 공정은 상기 제1 도핑층 상에 산화물 반도체층을 형성하는 공정을 추가로 포함하여 이루어진 박막 트랜지스터 기판의 제조 방법.
  13. 제9항 또는 제12항에 있어서,
    상기 제1 도핑층을 형성하는 공정 및 상기 산화물 반도체층을 형성하는 공정은, 하나의 공정 장비에서 상기 알루미늄을 투입하면서 산화물 반도체를 증착하여 상기 제1 도핑층을 형성하고, 이어서 상기 알루미늄을 투입하지 않으면서 상기 산화물 반도체를 증착하여 상기 산화물 반도체층을 형성하는 공정으로 이루어진 박막 트랜지스터 기판의 제조 방법.
  14. 제10항에 있어서,
    상기 제1 도핑층을 형성하는 공정 및 상기 산화물 반도체층을 형성하는 공정은, 상기 제1 버퍼층 상에 산화물 반도체를 적층하여 상기 제1 버퍼층에 포함된 알루미늄이 상기 산화물 반도체로 확산되어 상기 제1 도핑층이 형성되고, 상기 제1 버퍼층에 포함된 알루미늄이 확산되지 않은 영역이 상기 산화물 반도체층을 구성하게 되는 박막 트랜지스터 기판의 제조 방법.
  15. 기판 상에 액티브층을 형성하는 공정을 포함하여 이루어지고,
    상기 액티브층을 형성하는 공정은 제1 도핑층을 형성하고, 상기 제1 도핑층 상에 산화물 반도체층을 형성하는 공정을 포함하여 이루어지고,
    상기 제1 도핑층은 산화물 반도체에 알루미늄을 도핑하여 형성하고,
    상기 액티브층 상에 알루미늄이 포함된 제2 버퍼층을 형성하는 공정을 추가로 포함하고,
    상기 액티브층을 형성하는 공정은 상기 제2 버퍼층과 접촉하면서 상기 알루미늄이 도핑된 제2 도핑층을 형성하는 공정을 추가로 포함하는 박막 트랜지스터 기판의 제조 방법.
KR1020160003883A 2015-03-12 2016-01-12 박막 트랜지스터 기판 및 그 제조방법 KR102293488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160003883A KR102293488B1 (ko) 2015-03-12 2016-01-12 박막 트랜지스터 기판 및 그 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150034445A KR102293486B1 (ko) 2015-03-12 2015-03-12 박막 트랜지스터 기판 및 그 제조방법
KR1020160003883A KR102293488B1 (ko) 2015-03-12 2016-01-12 박막 트랜지스터 기판 및 그 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150034445A Division KR102293486B1 (ko) 2015-03-12 2015-03-12 박막 트랜지스터 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160110071A KR20160110071A (ko) 2016-09-21
KR102293488B1 true KR102293488B1 (ko) 2021-08-26

Family

ID=57079976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160003883A KR102293488B1 (ko) 2015-03-12 2016-01-12 박막 트랜지스터 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102293488B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258223A (ja) * 2006-03-20 2007-10-04 Canon Inc 薄膜トランジスタ及び表示装置
JP2013038400A (ja) 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013254950A (ja) * 2012-05-10 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258223A (ja) * 2006-03-20 2007-10-04 Canon Inc 薄膜トランジスタ及び表示装置
JP2013038400A (ja) 2011-07-08 2013-02-21 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2013254950A (ja) * 2012-05-10 2013-12-19 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
KR20160110071A (ko) 2016-09-21

Similar Documents

Publication Publication Date Title
US10199507B2 (en) Thin film transistor, display device and method of manufacturing the same
US9093540B2 (en) Oxide semicondutor thin film transistor
JP4928464B2 (ja) 薄膜トランジスタ及びその製法
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
KR102293486B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20100073064A (ko) 투명 트랜지스터 및 그의 제조 방법
KR102148478B1 (ko) 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20220151580A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR101423907B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
WO2017008331A1 (zh) Tft基板结构及其制作方法
WO2017008347A1 (zh) 阵列基板、阵列基板的制造方法及显示装置
KR102494732B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8853012B2 (en) Display device and method for manufacturing the same
KR20240024887A (ko) 박막 트랜지스터 기판
JP5636304B2 (ja) 薄膜トランジスタ回路基板及びその製造方法
TWI566402B (zh) 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
KR102461572B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2019136818A1 (zh) 一种喷墨打印的oled显示面板及其制备方法
US10985226B2 (en) Ink jet printing organic light emitting diode display panel and manufacturing method thereof
KR102293488B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
CN114730713A (zh) 一种薄膜晶体管的制备方法
KR102043082B1 (ko) 어레이 기판, 디스플레이 패널 및 이를 갖는 디스플레이 장치, 및 그 제조 방법
KR102423436B1 (ko) 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
US20160322507A1 (en) Thin film transistor array panel and method of manufacturing the same
WO2021134422A1 (zh) 一种薄膜晶体管的制作方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right