TWI566402B - 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法 - Google Patents

具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法 Download PDF

Info

Publication number
TWI566402B
TWI566402B TW102106269A TW102106269A TWI566402B TW I566402 B TWI566402 B TW I566402B TW 102106269 A TW102106269 A TW 102106269A TW 102106269 A TW102106269 A TW 102106269A TW I566402 B TWI566402 B TW I566402B
Authority
TW
Taiwan
Prior art keywords
gate
compound
gallium nitride
metal
iii
Prior art date
Application number
TW102106269A
Other languages
English (en)
Other versions
TW201347177A (zh
Inventor
亞力山大 里道
羅伯特 畢曲
亞雷納 納卡塔
建軍 曹
趙廣元
羅伯特 史瑞特瑪特
劉芳昌
Original Assignee
高效電源轉換公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/403,400 external-priority patent/US8823012B2/en
Application filed by 高效電源轉換公司 filed Critical 高效電源轉換公司
Publication of TW201347177A publication Critical patent/TW201347177A/zh
Application granted granted Critical
Publication of TWI566402B publication Critical patent/TWI566402B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066Gate region of field-effect devices with PN junction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates

Description

具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製 造方法 發明領域
本發明係有關於一種增強模式氮化鎵(GaN)高電子遷移率電晶體(HEMT)元件之領域。本發明係特別有關於一種用以提供具有閘極間隔件之增強型氮化鎵高電子遷移率電晶體元件之方法及裝置。
發明背景
由於氮化鎵(GaN)半導體元件可傳輸大量電流且支持高電壓之能力,故功率半導體元件對於氮化鎵半導體元件之需要不斷地增加。這些元件之發展已大致集中在高功率/及高頻應用上。為這些應用製造之元件係以呈現高電子遷移率之一般元件結構為基礎且多樣地被稱為異接面場效電晶體(HFET),高電子遷移率電晶體(HEMT),或調變摻雜場效電晶體(MODFET)。
一氮化鎵高電子遷移率電晶體元件包括具有至少兩氮化物層之一氮化物半導體。形成在該半導體上或在一緩衝層上之不同材料使該等層具有不同能帶間隙。在相 鄰氮化物層之不同材料亦產生極化,且該極化有助於產生靠近兩層之接面,特別是在具有較窄能帶間隙之層中的導電二維電子氣體(2DEG)區域。
產生該極化之氮化物層通常包括靠近一氮化鎵層之一氮化鋁鎵之障壁層以包括該二維電子氣體,這使電荷可流經該元件。這障壁層可摻雜或未摻雜。因為該二維電子氣體區域在零閘極偏壓時存在閘極下方,故大部份氮化物元件通常是導通,或空乏模式元件。如果該二維電子氣體區域可以於該閘極下方在零施加閘極偏壓時耗盡,即移除,該元件可為一增強模式元件。因為多數增強模式元件提供之增加安全性且因為它們比較容易以簡單、低成本驅動電路來控制,故它們通常是斷路的且是必要的。一增強模式元件需要一施加在該閘極之正偏壓以便傳導電流。
在習知增強模式氮化鎵電晶體中,該閘極金屬及該p型氮化鎵材料或p型氮化鋁鎵材料係藉使用分開之光罩界定。例如,圖1(習知技術)顯示該閘極金屬及該閘極p氮化鎵係以兩不同光罩加工。圖1顯示一習知增強模式氮化鎵電晶體元件100,該習知增強模式氮化鎵電晶體元件100包括:可為藍寶石或矽之基材101,過渡層102,未摻雜氮化鎵材料103,未摻雜氮化鋁鎵材料104,源極歐姆接觸金屬109,汲極歐姆接觸金屬110,p型氮化鋁鎵或p型氮化鎵材料105,高摻雜p型氮化鎵材料106,及閘極金屬111。
如圖1所示,該閘極金屬,p型氮化鎵,或p型氮化鋁鎵材料係藉兩分開光罩界定。第一光罩係用來藉一硬 光罩圖案化且選擇性地成長該p型氮化鎵或藉圖案化及蝕刻該p型氮化鎵,形成該p型氮化鎵或p型氮化鋁鎵。該第二光罩係用來藉圖案化且剝離該閘極金屬或藉圖案化及蝕刻該閘極金屬,形成該閘極金屬。兩遮罩程序比光/蝕刻最小CD寬之閘極長度。這導致高閘極電荷、較寬電池間距及較高Rdson(“導通電阻”)。該習知製造方法亦包括製造成本。另一缺點是最高電場係位在p型氮化鎵金屬或p型氮化鋁鎵材料閘極角落朝向該汲極歐姆接觸金屬。這高電場導致高閘極洩漏電流及一閘極信賴性風險。
需要提供一種避免上述習知技術之缺點之具有一自我對準閘極之增強模式氮化鎵電晶體結構。亦需要提供一種用以降低在該p型氮化鎵或氮化鋁鎵之閘極角落之高電場的特徵。
概要
在此揭露之實施例有關於具有一閘極間隔件、自我對準之一閘極金屬材料及一閘極化合物之增強模式氮化鎵電晶體,及其形成方法。該等材料係使用一單一光罩圖案化及蝕刻,且這減少製造成本。該閘極間隔件與該閘極化合物之一界面具有比一介電薄膜與該閘極化合物之界面低之洩漏,因此減少閘極洩漏。此外,使用一歐姆接觸金屬層作為一場板以降低在一摻雜III-V閘極化合物角落朝向該汲極接頭之電場,且這導致一較低閘極洩漏及較高閘極信賴性。
11‧‧‧矽基材
12‧‧‧緩衝材料
13‧‧‧未摻雜氮化鎵緩衝材料
14‧‧‧未摻雜氮化鋁鎵障壁材料
15‧‧‧III-V閘極化合物
17‧‧‧閘極金屬
18‧‧‧介電材料
19‧‧‧汲極歐姆接頭
20‧‧‧源極歐姆接頭;源極金屬
21‧‧‧閘極間隔件;介電間隔件
22‧‧‧介電薄膜
100‧‧‧習知增強模式氮化鎵電晶體元件
101‧‧‧基材
102‧‧‧過渡層
103‧‧‧未摻雜氮化鎵材料
104‧‧‧未摻雜氮化鋁鎵材料
105‧‧‧p型氮化鋁鎵或p型氮化鎵材料
106‧‧‧高摻雜p型氮化鎵材料
109‧‧‧源極歐姆接觸金屬
110‧‧‧汲極歐姆接觸金屬
111‧‧‧閘極金屬
200‧‧‧增強模式氮化鎵高電子遷移率電晶體元件
200a‧‧‧氮化鎵高電子遷移率電晶體元件
300‧‧‧增強模式氮化鎵高電子遷移率電晶體元件
300a‧‧‧EPI結構
400‧‧‧增強模式氮化鎵高電子遷移率電晶體元件
400a‧‧‧氮化鎵高電子遷移率電晶體元件
500‧‧‧增強模式氮化鎵高電子遷移率電晶體元件
500a‧‧‧EPI結構
圖1顯示一習知增強模式氮化鎵電晶體之橫截面圖。
圖2顯示一依據在此所述之本發明之第一實施例形成之具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件。
圖3A至3H示意地顯示依據本發明之第一實施例之增強模式氮化鎵高電子遷移率電晶體元件之形成。
圖4顯示一依據本發明之第二實施例形成之具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件。
圖5A至5G示意地顯示依據本發明之第二實施例之增強模式氮化鎵高電子遷移率電晶體元件之形成。
圖6顯示一依據本發明之第三實施例形成之具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件。
圖7A至7H示意地顯示依據本發明之第三實施例之增強模式氮化鎵高電子遷移率電晶體元件之形成。
圖8顯示一依據本發明之第四實施例形成之具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件。
圖9A至9G示意地顯示依據本發明之第四實施例之增強模式氮化鎵高電子遷移率電晶體元件之形成。
較佳實施例之詳細說明
在以下詳細說明中,參考某些實施例。這些實施例係充分詳細地說明以使所屬技術領域中具有通常知識者 可實施它們。可了解的是可使用其他實施例且可進行各種結構、邏輯及電氣變化。
本發明是一種具有一閘極間隔件、自我對準之一閘極金屬材料及一閘極化合物之增強模式氮化鎵高電子遷移率電晶體元件,及製造該元件之方法。該等材料係使用一單一光罩圖案化及蝕刻,且這減少製造成本。又,該閘極間隔件21與該閘極化合物之一界面具有比一介電薄膜與該閘極化合物之界面低之洩漏,因此減少閘極洩漏。此外,使用一歐姆接觸金屬層作為一場板以降低在一摻雜III-V閘極化合物角落朝向該汲極接頭之電場,且這導致一較低閘極洩漏及較高閘極信賴性。在該源極電位之場板屏蔽該閘極不受該汲極偏壓影響。閘極汲極電荷(Qgd)減少。
請參閱圖2及3A至3H,以下說明用以形成具有一閘極間隔件及一自我對準閘極之一增強模式氮化鎵高電子遷移率電晶體元件,其中在全部圖式中對類似特徵一致地使用類似符號。圖2顯示藉以下相對圖3A至3H說明之方法形成之增強模式氮化鎵高電子遷移率電晶體元件200,該元件200具有自我對準之一閘極金屬17及III-V閘極化合物15。元件200包括一矽基材11,一緩衝材料12,一未摻雜氮化鎵緩衝材料13,一未摻雜氮化鋁鎵障壁材料14,該III-V閘極化合物15,該閘極金屬17,一介電材料18,一汲極歐姆接頭19,一源極歐姆接頭20及一介電間隔件21。該源極金屬20亦作為一場板,且該場板延伸在該閘極上方且朝向該汲極接頭。
圖3A顯示該氮化鎵高電子遷移率電晶體元件200a,其由下至上包括該矽基材11,緩衝材料12,未摻雜氮化鎵緩衝材料13,未摻雜氮化鋁鎵障壁材料14,及該III-V閘極化合物材料15。該未摻雜氮化鎵緩衝材料13宜具有一大約0.5至大約5μm之厚度。該未摻雜氮化鋁鎵障壁材料14宜具有一大約50Å至大約300Å之厚度。該未摻雜氮化鋁鎵障壁材料14包括該氮化鋁鎵材料之金屬含量之由大約12%至28%之Al。該III-V閘極化合物15可具有一大約500Å至大約2000Å之厚度。此外,該III-V閘極化合物15可具有一在每立方公分大約1018至大約1020原子之p型摻雜濃度。
如圖3B所示,在圖3A所示之EPI結構上沈積一閘極金屬17。或者,可在上述成長之EPI之末端成長該閘極金屬17。閘極金屬17可由一耐火金屬或其化合物製成,例如,鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)、鈀(Pd)、鎢(W)、矽化鎢(WSi2)。
接著,使用一單一光罩圖案化及蝕刻該閘極金屬17,產生圖3C所示之多數堆疊物及結構。該閘極金屬17係藉例如電漿蝕刻,然後剝除光阻之任何習知技術來蝕刻。
以下請參閱圖3D,此時在圖3C結構上沈積例如二氧化矽(SiO2)或電漿加強化學蒸氣沈積法(PECVD)氮化矽(Si3N4)之介電材料21。在沈積該介電材料21後,進行一深蝕刻程序以圖案化及蝕刻該介電材料21,在該閘極金屬17之側壁上產生多數間隔件21(顯示在圖3E中)。
以下請參閱圖3F,使用該閘極金屬17及該等間隔 件21作為一硬遮罩進行該III-V閘極化合物15之蝕刻。接著在圖3F之結構上沈積例如Si3N4之一介電材料18。在沈積該介電材料18後,使用一接觸光罩蝕刻該材料18,然後剝除光阻以形成圖3G所示之結構。
在圖3G之結構上沈積一歐姆接觸金屬。歐姆接觸金屬可由鈦(Ti)、鋁(Al)、及一蓋金屬堆疊物構成。在該歐姆金屬沈積後,使用一金屬遮罩圖案化及蝕刻該歐姆接觸金屬,產生該汲極歐姆接頭19及該源極歐姆接頭20,如圖3H所示。進行快速熱退火(RTA)以形成對氮化鋁鎵/氮化鎵二維電子氣體之歐姆接頭。該源極歐姆接觸金屬20係設置在該閘極上且作為一場板。它減少在最靠近該汲極歐姆接頭19之該III-V閘極化合物15之角落的電場。
依據上述方法,閘極金屬17被圖案化及蝕刻。接著在該閘極金屬17之側壁上形成一介電間隔件21。然後使用該閘極金屬17及該間隔件21作為硬遮罩蝕刻該III-V閘極化合物15。閘極金屬17、間隔件21及閘極化合物15在一單一光罩後形成,且因此自動地自我對準。歐姆接觸金屬19與20係由Ti、Al及一蓋金屬堆疊物構成。源極金屬20越過該閘極且作為一場板。因為它減少在該III-V閘極角落朝向該汲極歐姆接頭19之電場,故達成較低閘極洩漏電流及較高閘極電極信賴性。此外,在源極電位之場板屏蔽該閘極不受該汲極偏壓影響,使得閘極-汲極電荷(Qgd)減少。
請參閱圖4及5A至5G,以下說明本發明之第二實施例。圖4顯示具有藉圖5A至5G所示之方法形成之具有一 閘極間隔件21之增強模式氮化鎵高電子遷移率電晶體元件300。得到之元件300將具有自我對準之一閘極金屬17及III-V閘極化合物15。圖4中之元件300與圖2中之元件200不同處在於元件300包括多數不只形成在該閘極金屬17之側壁上,亦形成在該III-V閘極化合物15之側壁上的間隔件21。
圖5A顯示該EPI結構300a,其由下至上包括該矽基材11,緩衝材料12,未摻雜氮化鎵緩衝材料13,未摻雜氮化鋁鎵障壁材料14,及該III-V閘極化合物材料15。各種材料之尺寸及組成係類似於第一實施例之各種材料之尺寸及組成。
如圖5B所示,如在第一實施例中一般,在圖5A所示之EPI結構上沈積或成長閘極金屬17。
接著,使用一單一光罩圖案化及蝕刻該閘極金屬17及該III-V閘極化合物15,產生圖5C所示之狀態及結構(在進行一光阻剝離後)。
請參閱圖5D,如前所述地,在圖5C結構上沈積例如二氧化矽(SiO2)之介電材料21。在沈積該介電材料21後,進行一深蝕刻程序以圖案化及蝕刻該介電材料21,在該閘極金屬17及III-V閘極化合物15之側壁上產生多數間隔件21(顯示在圖5E中)。
接著在圖5E之結構上沈積例如Si3N4之一介電材料18。在沈積該介電材料18後,使用一接觸光罩蝕刻該材料18,然後剝除光阻以形成圖5F所示之結構。
在圖5F之結構上沈積一歐姆接觸金屬。歐姆接觸 金屬可由鈦(Ti)、鋁(Al)、及一蓋金屬堆疊物構成。在該歐姆金屬沈積後,使用一金屬遮罩圖案化及蝕刻該歐姆接觸金屬,產生該汲極歐姆接頭19及該源極歐姆接頭20,如圖5G所示。進行快速熱退火(RTA)以形成對氮化鋁鎵/氮化鎵二維電子氣體之歐姆接頭。該源極歐姆接觸金屬20係設置在該閘極上且作為一場板。它減少在最靠近該汲極歐姆接頭19之該III-V閘極化合物15之角落的電場。
依據上述方法,閘極金屬17及該III-V閘極化合物15係使用一單一光罩圖案化及蝕刻且因此自我對準,並且具有與第一實施例相同之優點。
以下請參閱圖6及7A至7H,以下說明本發明之第三實施例。圖6顯示具有藉圖7A至7H所示之方法形成之具有自我對準之一閘極金屬17及III-V閘極化合物15之增強模式氮化鎵高電子遷移率電晶體元件400。元件400包括一矽基材11,一緩衝材料12,一未摻雜氮化鎵緩衝材料13,一未摻雜氮化鋁鎵障壁材料14,該III-V閘極化合物15,該閘極金屬17,一介電材料18,一汲極歐姆接頭19,一源極歐姆接頭20,一介電間隔件21及一介電薄膜22。該源極金屬20亦作為一場板,且該場板延伸在該閘極上方且朝向該汲極接頭。
圖7A顯示該氮化鎵高電子遷移率電晶體元件400a,其由下至上包括該矽基材11,緩衝材料12,未摻雜氮化鎵緩衝材料13,未摻雜氮化鋁鎵障壁材料14,及該III-V閘極化合物材料15。該未摻雜氮化鎵緩衝材料13宜具有一 大約0.5至大約5μm之厚度。該未摻雜氮化鋁鎵障壁材料14宜具有一大約50Å至大約300Å之厚度。該未摻雜氮化鋁鎵障壁材料14包括該氮化鋁鎵材料之金屬含量之由大約12%至28%之Al。該III-V閘極化合物15可具有一大約500Å至大約2000Å之厚度。此外,該III-V閘極化合物15可具有一在每立方公分大約1018至大約1020原子之p型摻雜濃度。
如圖7B所示,在圖7A所示之EPI結構上沈積該閘極金屬17。或者,可在上述成長之EPI之末端成長該閘極金屬17。閘極金屬17可由一耐火金屬或其化合物製成,例如,鉭(Ta)、氮化鉭(TaN)、氮化鈦(TiN)、鈀(Pd)、鎢(W)、矽化鎢(WSi2)。藉任何習知程序在該閘極金屬17上沈積或形成例如一二氧化矽(SiO2)之介電薄膜22。
接著,使用一單一光罩圖案化及蝕刻該閘極金屬17及介電薄膜22,產生圖7C所示之多數堆疊物及結構。該閘極金屬17及介電薄膜22係藉例如電漿蝕刻,然後剝除光阻之任何習知技術來蝕刻。
以下請參閱圖7D,此時在圖7C結構上沈積例如二氧化矽(SiO2)或電漿加強化學蒸氣沈積法(PECVD)氮化矽(Si3N4)之介電材料21。在沈積該介電材料21後,進行一深蝕刻程序以圖案化及蝕刻該介電材料21,在該閘極金屬17及介電薄膜22之側壁上產生多數間隔件21(顯示在圖7E中)。
以下請參閱圖7F,使用在該閘極金屬17上之介電薄膜22及該等間隔件21作為一硬遮罩進行該III-V閘極化合 物15之蝕刻。接著在圖7F之結構上沈積例如Si3N4之一介電材料18。在沈積該介電材料18後,使用一接觸光罩蝕刻該材料18,然後剝除光阻以形成圖7G所示之結構。
在圖7G之結構上沈積一歐姆接觸金屬。歐姆接觸金屬可由鈦(Ti)、鋁(Al)、及一蓋金屬堆疊物構成。在該歐姆金屬沈積後,使用一金屬遮罩圖案化及蝕刻該歐姆接觸金屬,產生該汲極歐姆接頭19及該源極歐姆接頭20,如圖7H所示。進行快速熱退火(RTA)以形成對氮化鋁鎵/氮化鎵二維電子氣體之歐姆接頭。該源極歐姆接觸金屬20係設置在該閘極上且作為一場板。它減少在最靠近該汲極歐姆接頭19之該III-V閘極化合物15之角落的電場。
以下請參閱圖8及9A至9G,以下說明本發明之第四實施例。圖8顯示具有藉圖9A至9G所示之方法形成之具有一閘極間隔件21之增強模式氮化鎵高電子遷移率電晶體元件500。得到之元件500將具有自我對準之一閘極金屬17及III-V閘極化合物15。元件500與圖6中之元件400不同處在於元件500包括多數不只形成在該閘極金屬17及介電薄膜22之側壁上,亦形成在該III-V閘極化合物15之側壁上的間隔件21。
圖9A顯示該EPI結構500a,其由下至上包括該矽基材11,緩衝材料12,未摻雜氮化鎵緩衝材料13,未摻雜氮化鋁鎵障壁材料14,及該III-V閘極化合物材料15。各種材料之尺寸及組成係類似於上述第三實施例之各種材料之尺寸及組成。
如圖9B所示,如在第三實施例中一般,在圖9A所示之EPI結構上沈積或成長閘極金屬17。
接著,使用一單一光罩圖案化及蝕刻該介電薄膜22、閘極金屬17及該III-V閘極化合物15,產生圖9C所示之狀態及結構(在進行一光阻剝離後)。
請參閱圖9D,如前所述地,在圖9C結構上沈積例如二氧化矽(SiO2)或電漿加強化學蒸氣沈積法(PECVD)氮化矽(Si3N4)之介電材料21。在沈積該介電材料21後,進行一深蝕刻程序以圖案化及蝕刻該介電材料21,在該介電薄膜22、閘極金屬17及III-V閘極化合物15之側壁上產生多數間隔件21(顯示在圖9E中)。
接著在圖9E之結構上沈積例如Si3N4之一介電材料18。在沈積該介電材料18後,使用一接觸光罩蝕刻該材料18,然後剝除光阻以形成圖9F所示之結構。
在圖9F之結構上沈積一歐姆接觸金屬。歐姆接觸金屬可由鈦(Ti)、鋁(Al)、及一蓋金屬堆疊物構成。在該歐姆金屬沈積後,使用一金屬遮罩圖案化及蝕刻該歐姆接觸金屬,產生該汲極歐姆接頭19及該源極歐姆接頭20,如圖9G所示。進行快速熱退火(RTA)以形成對氮化鋁鎵/氮化鎵二維電子氣體之歐姆接頭。該源極歐姆接觸金屬20係設置在該閘極上且作為一場板。它減少在最靠近該汲極歐姆接頭19之該III-V閘極化合物15之角落的電場。
依據上述方法,閘極金屬17及該III-V閘極化合物15係使用一單一光罩圖案化及蝕刻且因此自我對準,並且 具有與第一至第三實施例相同之優點。
以上說明及圖式只被視為說明達成在此說明之特徵及優點的特定實施例。可以對特定程序條件進行修改及替換。因此,本發明之實施例不被視為受限於前述說明及圖式。
11‧‧‧矽基材
12‧‧‧緩衝材料
13‧‧‧未摻雜氮化鎵緩衝材料
14‧‧‧未摻雜氮化鋁鎵障壁材料
15‧‧‧III-V閘極化合物
17‧‧‧閘極金屬
18‧‧‧介電材料
19‧‧‧汲極歐姆接頭
20‧‧‧源極歐姆接頭;源極金屬
21‧‧‧閘極間隔件;介電間隔件
200a‧‧‧氮化鎵高電子遷移率電晶體元件

Claims (19)

  1. 一種增強模式氮化鎵(GaN)電晶體,其包含:一基材;在該基材上的一緩衝材料;在該緩衝材料上的一障壁材料;在該障壁材料上的一閘極III-V化合物;形成在該閘極III-V化合物之一上表面之一第一部分上的一閘極金屬;及形成在該閘極III-V化合物之該上表面的一第二部分上及在該閘極金屬之側壁上的一間隔件材料。
  2. 如請求項1之電晶體,其中該閘極III-V化合物及該閘極金屬係以一單一光罩程序形成而自我對準。
  3. 如請求項1之電晶體,其中該緩衝材料包含氮化鎵(GaN)。
  4. 如請求項1之電晶體,其中該障壁材料包含氮化鋁鎵(AlGaN)。
  5. 如請求項1之電晶體,其中該間隔件材料係形成在該閘極金屬及該閘極III-V化合物之側壁上。
  6. 如請求項1之電晶體,其中該間隔件材料包含二氧化矽(SiO2)。
  7. 如請求項1之電晶體,其中該間隔件材料包含氮化矽(Si3N4)。
  8. 如請求項1之電晶體,其中該閘極金屬包含選自於下列 項目組成之群組的一或多個耐火金屬、金屬化合物及合金:Ta、TaN、TiN、Pd、W或WSi。
  9. 一種增強模式氮化鎵(GaN)電晶體,其包含:一基材;在該基材上的一緩衝材料;在該緩衝材料上的一障壁材料;在該障壁材料上的一閘極III-V化合物;在該閘極III-V化合物上的一閘極金屬;在該閘極金屬上之一介電材料;及形成至少在該閘極金屬之側壁上的間隔件材料。
  10. 如請求項9之電晶體,其中該間隔件材料亦形成在該介電材料之側壁上。
  11. 如請求項9之電晶體,其中該間隔件材料係形成在該閘極金屬、該閘極III-V化合物及該介電材料之側壁上。
  12. 一種形成增強模式氮化鎵(GaN)電晶體之方法,該方法包含:在一基材上形成一緩衝材料;在該緩衝材料上形成一氮化鋁鎵(AlGaN)障壁;在該AlGaN障壁上形成一閘極III-V化合物;在該閘極III-V化合物之一上表面的一第一部分上形成包含一閘極金屬之多數堆疊物;在該閘極III-V化合物之該上表面的一第二部分上及閘極金屬堆疊物之側壁上形成間隔件材料;使用該閘極金屬及該間隔件材料作為一遮罩來蝕 刻該閘極III-V化合物;沈積一介電層;蝕刻該介電層以暴露汲極及源極接觸區域;及在該等暴露之汲極及源極接觸區域中形成歐姆汲極及源極接頭。
  13. 如請求項12之方法,其中該間隔件材料係形成在該等閘極金屬堆疊物及閘極III-V化合物之側壁上。
  14. 如請求項12之方法,其更包含在各閘極金屬堆疊物上形成一介電材料。
  15. 如請求項14之方法,其中該間隔件材料亦形成在該介電材料之側壁上。
  16. 如請求項14之方法,其中該間隔件材料係形成在該等閘極金屬堆疊物、該閘極III-V化合物及該介電材料之側壁上。
  17. 如請求項12之方法,其中該間隔件材料包含二氧化矽(SiO2)。
  18. 如請求項12之方法,其中該間隔件材料包含電漿加強化學蒸氣沈積法(PECVD)氮化矽(Si3N4)。
  19. 如請求項12之方法,其中該閘極金屬包含一或多個耐火金屬、金屬化合物及合金,例如Ta、TaN、TiN、Pd、W或WSi。
TW102106269A 2012-02-23 2013-02-22 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法 TWI566402B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/403,400 US8823012B2 (en) 2009-04-08 2012-02-23 Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same

Publications (2)

Publication Number Publication Date
TW201347177A TW201347177A (zh) 2013-11-16
TWI566402B true TWI566402B (zh) 2017-01-11

Family

ID=48985216

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102106269A TWI566402B (zh) 2012-02-23 2013-02-22 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法

Country Status (5)

Country Link
JP (1) JP6147018B2 (zh)
KR (1) KR20130097116A (zh)
CN (1) CN103296078B (zh)
DE (1) DE102013202972B4 (zh)
TW (1) TWI566402B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6562222B2 (ja) * 2014-07-29 2019-08-21 パナソニックIpマネジメント株式会社 窒化物半導体装置
CN104465746B (zh) * 2014-09-28 2018-08-10 苏州能讯高能半导体有限公司 一种hemt器件及其制造方法
US9580304B2 (en) * 2015-05-07 2017-02-28 Texas Instruments Incorporated Low-stress low-hydrogen LPCVD silicon nitride
TWI802096B (zh) * 2021-11-23 2023-05-11 新唐科技股份有限公司 電晶體元件
CN116613192B (zh) * 2023-07-17 2023-10-03 成都氮矽科技有限公司 一种常关型GaN HEMT及制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051796A1 (en) * 2003-09-09 2005-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US20100264461A1 (en) * 2005-09-16 2010-10-21 Siddharth Rajan N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101435A (ja) * 1990-08-21 1992-04-02 Sumitomo Electric Ind Ltd 電界効果トランジスタの製造方法
US6638871B2 (en) * 2002-01-10 2003-10-28 United Microlectronics Corp. Method for forming openings in low dielectric constant material layer
JP4705412B2 (ja) 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2008010461A (ja) * 2006-06-27 2008-01-17 Sharp Corp ヘテロ接合電界効果型トランジスタおよびヘテロ接合電界効果型トランジスタの製造方法
JP4755961B2 (ja) * 2006-09-29 2011-08-24 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP5442272B2 (ja) * 2009-02-19 2014-03-12 日本電信電話株式会社 電界効果トランジスタおよび電界効果トランジスタ製造方法
CN102388441B (zh) * 2009-04-08 2014-05-07 宜普电源转换公司 增强型GaN高电子迁移率晶体管器件及其制备方法
WO2010118100A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Compensated gate misfet and method for fabricating the same
DE112010001556B4 (de) * 2009-04-08 2022-01-27 Efficient Power Conversion Corporation Rückdiffusionsunterdrückende Strukturen
KR101172857B1 (ko) * 2009-12-14 2012-08-09 경북대학교 산학협력단 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
JP5666157B2 (ja) * 2010-03-26 2015-02-12 パナソニック株式会社 双方向スイッチ素子及びそれを用いた双方向スイッチ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050051796A1 (en) * 2003-09-09 2005-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US20100264461A1 (en) * 2005-09-16 2010-10-21 Siddharth Rajan N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor

Also Published As

Publication number Publication date
JP6147018B2 (ja) 2017-06-14
KR20130097116A (ko) 2013-09-02
DE102013202972B4 (de) 2020-07-30
JP2013175726A (ja) 2013-09-05
CN103296078A (zh) 2013-09-11
TW201347177A (zh) 2013-11-16
CN103296078B (zh) 2017-01-18
DE102013202972A1 (de) 2013-09-05

Similar Documents

Publication Publication Date Title
TWI514568B (zh) 增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
US8823012B2 (en) Enhancement mode GaN HEMT device with gate spacer and method for fabricating the same
TWI608568B (zh) 半導體元件與其製作方法
TWI546864B (zh) 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體
JP6051168B2 (ja) GaNトランジスタの製造方法
JP2005086171A (ja) 半導体装置及びその製造方法
TWI566402B (zh) 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
US20170133499A1 (en) High electron-mobility transistor primarily made of nitride semiconductor materials
WO2017008331A1 (zh) Tft基板结构及其制作方法
JP2023001273A (ja) 窒化物半導体装置
US11538908B2 (en) Semiconductor device
US20200335616A1 (en) Semiconductor devices and methods for fabricating the same
JP2018157100A (ja) 窒化物半導体装置
JP2012234984A (ja) 半導体装置
CN110875383B (zh) 半导体装置及其制造方法
JP2010287594A (ja) 電界効果トランジスタ
TWI521641B (zh) 製作氮化鎵裝置及積體電路中之自我對準隔離部的方法
JP2020524399A (ja) 高電子移動度トランジスタ
JP6437381B2 (ja) 窒化物半導体装置及びその製造方法
JP2019135745A (ja) 電界効果トランジスタの製造方法
TWI740058B (zh) 半導體裝置及其製造方法
TWI726282B (zh) 半導體裝置及其製造方法
TWI538208B (zh) 用於氮化鎵電晶體之離子植入及自行對準閘極結構
JP6415466B2 (ja) 半導体装置
CN111668302A (zh) 半导体装置及其制造方法