JP6415466B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6415466B2 JP6415466B2 JP2016027858A JP2016027858A JP6415466B2 JP 6415466 B2 JP6415466 B2 JP 6415466B2 JP 2016027858 A JP2016027858 A JP 2016027858A JP 2016027858 A JP2016027858 A JP 2016027858A JP 6415466 B2 JP6415466 B2 JP 6415466B2
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- impurity region
- barrier layer
- composition
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(構成の概要)
図1は、本実施の形態における半導体装置の構成を概略的に示す断面斜視図である。
上述した「構成の概要」の説明と重複するところもあるが、ヘテロ接合電界効果型トランジスタ101の構成の詳細について、以下に説明する。
本実施の形態によれば、第1に、アモルファス膜9は、バリア層4と同様、ワイドバンドギャップ半導体から作られている。これにより、トランジスタの通常の使用温度域においては、アモルファス膜9の不純物濃度を抑えることで、アモルファス膜9の抵抗率を、絶縁体と同程度またはそれに近い程度にまで高めることができる。これによりアモルファス膜9はゲート絶縁膜として機能し得る。ゲート絶縁膜として単結晶膜ではなくアモルファス膜9が用いられることで、ゲート絶縁膜に起因した分極効果による2DEGの発生を避けることができる。これにより、ノーマリオフ型のしきい値を容易に得ることができる。第2に、ゲート絶縁膜としてのアモルファス膜9は、バリア層4の組成と同じ組成を有している。これにより、組成の相違に起因してのトラップ準位の発生が避けられる。よって、トラップ準位の存在に起因した電流コラプスまたはしきい値変動を抑制することができる。以上から、窒化物半導体を用いたヘテロ接合電界効果型トランジスタにおいて、ノーマリオフ型のしきい値特性を得つつ、電流コラプスまたはしきい値変動を抑制することができる。
本変形例においては、チャネル層3の組成、すなわち第1の組成、はAlx1Ga1-x1Nで表される。ここでx1は0<x1<1である。つまり本変形例は、上記実施の形態1における第1の組成がy1=0を満たす場合に対応しており、チャネル層3は、Al、GaおよびNの3元素から構成されている。これにより、チャネル層3の組成が4元素から構成される場合に比較して、ヘテロ界面における電子の合金散乱が抑制される。これにより電子の移動度が高くなる。よってオン抵抗を低くすることができる。
本変形例においては、チャネル層3の組成、すなわち第1の組成、はGaNで表される。つまり本変形例は、上記実施の形態1における第1の組成がx1=y1=0を満たす場合に対応しており、チャネル層3はGaおよびNの2元素から構成されている。これにより、チャネル層3の組成が3元素以上から構成される場合に比較して、ヘテロ界面における電子の合金散乱が抑制される。これにより電子の移動度が高くなる。よってオン抵抗を低くすることができる。
本変形例においては、バリア層4の組成、すなわち第2の組成、はAlNで表される。つまり本変形例は、上記実施の形態1における第2の組成がx2=1かつy2=0を満たす場合に対応しており、バリア層4はAlおよびNの2元素から構成されている。これにより、バリア層4の組成が3元素以上から構成される場合に比較して、ヘテロ界面における電子の合金散乱が抑制される。これにより電子の移動度が高くなる。よってオン抵抗を低くすることができる。
(寄生抵抗)
本実施の形態の構成の説明の前に、前述した実施の形態1におけるヘテロ接合電界効果型トランジスタ101(図1)の寄生抵抗について説明する。ヘテロ接合電界効果型トランジスタ101はノーマリオフ型であるので、そのヘテロ界面は、ゲート電極10に電圧を印加していない状態においてに2DEGが発生しないように、組成および厚みが最適化されている。ヘテロ接合電界効果型トランジスタ101をオン状態とするためにゲート電極10に正電圧が印加されると、ヘテロ界面のうちアモルファス膜9を介してゲート電極10と対向している部分は、2DEGの発生により低抵抗化される。しかしながら、ヘテロ界面のうちアモルファス膜9を介してゲート電極10と対向していない部分、言い換えれば、平面視における第1のn型不純物領域7および第2のn型不純物領域8の各々とゲート電極10との間の部分、は、2DEGの発生がほとんどなく、高抵抗領域として存在し続ける。この高抵抗領域による抵抗が、ソース電極5とドレイン電極6との間の寄生抵抗となる。
図2は、本実施の形態におけるヘテロ接合電界効果型トランジスタ201(半導体装置)の構成を概略的に示す断面斜視図である。
図3は、本実施の形態の変形例におけるヘテロ接合電界効果型トランジスタ202(半導体装置)の構成を概略的に示す断面斜視図である。本変形例においては、ヘテロ接合電界効果型トランジスタ201と異なり、ゲート電極10は、アモルファス膜9を介して第1のn型不純物領域7および第2のn型不純物領域8と対向していない。言い換えれば、平面視において、ゲート電極10は、第1のn型不純物領域7とバリア層4との境界上に一方端を有しており、第2のn型不純物領域8とバリア層4との境界上に他方端を有している。これにより、上述した寄生容量を最大限抑えることができる。
(構成)
図4は、本実施の形態におけるヘテロ接合電界効果型トランジスタ301(半導体装置)の構成を概略的に示す断面斜視図である。
本実施の形態によれば、第2のn型不純物領域は、高濃度部分8aと第1のn型不純物領域7との間に、低い不純物濃度を有する低濃度部分8bを含む。この低濃度部分8bにより、ドレイン電極6に高電圧が印加された際に、高濃度部分8aとゲート電極10との間の電界が緩和される。よって、ヘテロ接合電界効果型トランジスタ301をより高電圧で動作させることができる。
図5は、本実施の形態の第1の変形例におけるヘテロ接合電界効果型トランジスタ302(半導体装置)の構成を概略的に示す断面斜視図である。本変形例においては、ヘテロ接合電界効果型トランジスタ201(図2:実施の形態2)と同様に、アモルファス膜9のうちゲート電極10が設けられた部分は、第1のn型不純物領域7と第2のn型不純物領域8との間をつないでいる。これにより、ヘテロ接合電界効果型トランジスタ201と同様に、寄生抵抗を低減することができる。
図7は、本実施の形態におけるヘテロ接合電界効果型トランジスタ401(半導体装置)の構成を概略的に示す断面斜視図である。本実施の形態においては、平面視でのゲート電極10とソース電極5との間において、アモルファス膜9とソース電極5との間に間隔が設けられている。また平面視でのゲート電極10とドレイン電極6との間において、アモルファス膜9とドレイン電極6との間に間隔が設けられている。
本実施の形態においては、ヘテロ接合電界効果型トランジスタ101(図1)の製造方法について、以下に説明する。なお、図8〜図13のそれぞれは、製造方法の第1〜第6の工程を概略的に示す断面図である。
上記製造方法において、第1のn型不純物領域7および第2のn型不純物領域8(図9)の形成のためのイオン注入に用いられるレジストパターンの形状を変えることにより、ヘテロ接合電界効果型トランジスタ201(図2)が得られる。
上記製造方法において、アモルファス膜9の堆積(図11)とゲート電極10の形成(図13)とが、第1のn型不純物領域7および第2のn型不純物領域8の形成(図9)の前に行われる。第1のn型不純物領域7および第2のn型不純物領域8の形成のためのイオン注入において、既に形成されているゲート電極10をマスクとして用いることで、ヘテロ接合電界効果型トランジスタ202(図3)が得られる。
図14は、本変形例における一工程を概略的に示す断面図である。上記製造方法において、第1のn型不純物領域7および第2のn型不純物領域8(図9)の形成工程に代わり、第1のn型不純物領域7および高濃度部分8aを形成する工程と、低濃度部分8bを形成する工程とが行われることで、ヘテロ接合電界効果型トランジスタ301(図4)が得られる。これらの工程の順番は特に限定されない。第1のn型不純物領域7および高濃度部分8aは、一括して形成されることが好ましい。低濃度部分8bは、これらの不純物濃度よりも低いドーピング濃度で形成される必要があるので、別の工程を要する。第1のn型不純物領域7、高濃度部分8aおよび低濃度部分8bの活性化熱処理は同時に行われ得る。
Claims (6)
- Alx1Iny1Ga1-x1-y1Nで表される第1の組成を有する単結晶からなるチャネル層と、
前記チャネル層上に設けられ、前記チャネル層のバンドギャップよりも大きなバンドギャップを有し、Alx2Iny2Ga1-x2-y2Nで表される第2の組成を有する単結晶からなるバリア層と、
前記バリア層上に設けられ、前記第2の組成を有するアモルファス膜と、
前記アモルファス膜上に設けられたゲート電極と、
前記チャネル層と前記バリア層との界面に接し、前記バリア層の不純物濃度に比して高い不純物濃度を有する第1のn型不純物領域と、
前記チャネル層と前記バリア層との界面に接し、前記バリア層の不純物濃度に比して高い不純物濃度を有し、前記第1のn型不純物領域から離れて設けられた第2のn型不純物領域と、
前記第1のn型不純物領域上に設けられた第1の主電極と、
前記第2のn型不純物領域上に設けられた第2の主電極と、
を備え、前記アモルファス膜のうち前記ゲート電極が設けられた部分は、前記第1のn型不純物領域と前記第2のn型不純物領域との間をつないでいる、半導体装置。 - 前記第2のn型不純物領域は、第1の部分、および、前記第1の部分と前記第1のn型不純物領域との間に配置された第2の部分を有し、前記第2の部分の不純物濃度は、前記バリア層の不純物濃度よりも高くかつ前記第1の部分の不純物濃度よりも低い、請求項1に記載の半導体装置。
- 前記第1の組成はAlx1Ga1-x1Nで表される、請求項1または2に記載の半導体装置。
- 前記第1の組成はGaNで表される、請求項1または2に記載の半導体装置。
- 前記第2の組成はAlNで表される、請求項1から4のいずれか1項に記載の半導体装置。
- 前記半導体装置はノーマリオフ型である、請求項1から5のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027858A JP6415466B2 (ja) | 2016-02-17 | 2016-02-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027858A JP6415466B2 (ja) | 2016-02-17 | 2016-02-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017147320A JP2017147320A (ja) | 2017-08-24 |
JP6415466B2 true JP6415466B2 (ja) | 2018-10-31 |
Family
ID=59680907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016027858A Active JP6415466B2 (ja) | 2016-02-17 | 2016-02-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6415466B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009152353A (ja) * | 2007-12-20 | 2009-07-09 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタおよびその製造方法 |
JP2010232610A (ja) * | 2009-03-30 | 2010-10-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2011071307A (ja) * | 2009-09-25 | 2011-04-07 | Sharp Corp | 電界効果トランジスタ及びその製造方法 |
JP2013055224A (ja) * | 2011-09-05 | 2013-03-21 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US8946779B2 (en) * | 2013-02-26 | 2015-02-03 | Freescale Semiconductor, Inc. | MISHFET and Schottky device integration |
-
2016
- 2016-02-17 JP JP2016027858A patent/JP6415466B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017147320A (ja) | 2017-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI431770B (zh) | 半導體裝置及製造其之方法 | |
JP6251071B2 (ja) | 半導体装置 | |
JP5487615B2 (ja) | 電界効果半導体装置及びその製造方法 | |
US8338862B2 (en) | Semiconductor device | |
JP5825017B2 (ja) | 化合物半導体装置及びその製造方法 | |
KR20150070001A (ko) | 반도체 장치 | |
JP2008305816A (ja) | 半導体装置及びその製造方法 | |
JP5641821B2 (ja) | ヘテロ接合電界効果トランジスタの製造方法 | |
WO2013011617A1 (ja) | 半導体装置及びその製造方法 | |
US20200185514A1 (en) | Semiconductor devices and methods for forming the same | |
TW201709512A (zh) | 半導體單元 | |
JP5510325B2 (ja) | 電界効果トランジスタ | |
JP5991000B2 (ja) | 半導体装置およびその製造方法 | |
JP5510324B2 (ja) | 電界効果トランジスタの製造方法 | |
JP2013149732A (ja) | へテロ接合電界効果型トランジスタおよびその製造方法 | |
JP2009152353A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP2013229458A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP6880406B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2013055224A (ja) | 半導体装置およびその製造方法 | |
JP2010287594A (ja) | 電界効果トランジスタ | |
JP6771669B2 (ja) | 半導体装置の製造方法 | |
KR20160102792A (ko) | 반도체 소자 및 그의 제조방법 | |
JP2015008244A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP5339718B2 (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP6415466B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6415466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |