JP6415466B2

JP6415466B2 - 半導体装置

Info

Publication number: JP6415466B2
Application number: JP2016027858A
Authority: JP
Inventors: 南條　拓真; 拓真南條; 章文今井; 柳生　栄治; 栄治柳生
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2016-02-17
Filing date: 2016-02-17
Publication date: 2018-10-31
Anticipated expiration: 2036-02-17
Also published as: JP2017147320A

Description

本発明は、半導体装置に関し、特に、窒化物を含む半導体（以下、「窒化物半導体」という）からなるヘテロ接合電界効果型トランジスタに関するものである。

半導体装置の一種として、窒化物半導体からなるヘテロ接合電界効果型トランジスタが用いられている。このようなトランジスタにおいて、ノーマリオフ型のしきい値特性を得ることは、ノーマリオン型のしきい値特性を得ることに比して、ヘテロ接合電界効果型トランジスタの動作原理上、難易度が高い。しかしながら、用途としてノーマリオフ型が望まれる場合がより多い。このため、窒化物半導体を用いたヘテロ接合電界効果型トランジスタであってかつノーマリオフ型のものについての検討が行われてきている。ノーマリオフ型の場合、トランジスタをオン状態とするためには、ゲート電極に正電圧が印加される。この際にゲート電極からバリア層へのリーク電流が問題となり得る。このリーク電流を抑制する一般的な方法として、ゲート電極とバリア層との間に絶縁膜が設けられる。

特開２００８−３０５８１６号公報（特許文献１）によれば、窒化物を含む半導体（以下「窒化物半導体」と言う。）からなるヘテロ接合電界効果型トランジスタが開示されている。この半導体装置は、チャネル層と、バリア層と、第１および第２ソース／ドレイン電極と、第１および第２高濃度不純物領域と、絶縁膜と、ゲート電極とを有している。チャネル層は第１窒化物半導体からなる。バリア層は、チャネル層の表面上に形成されており、第１窒化物半導体のバンドギャップよりも大きなバンドギャップを有する第２窒化物半導体からなる。第１および第２ソース／ドレイン電極は、バリア層の表面上に形成されている。第１高濃度不純物領域は、バリア層の表面の内で少なくとも第１ソース／ドレイン電極の下方部分からチャネル層内部に向けて形成されている。第２高濃度不純物領域は、バリア層の表面の内で少なくとも第２ソース／ドレイン電極の下方部分からチャネル層内部に向けて形成されている。絶縁膜は、バリア層の内で第１高濃度不純物領域と第２高濃度不純物領域とで挟まれた領域の表面上に形成されている。ゲート電極は絶縁膜上に形成されている。絶縁膜の材料としては、ＡｌＧａ_xＯ_yが好適である旨が開示されており、また代わりにＳｉＮ_e、ＳｉＯ_f、ＨｆＯ_g、ＴｉＯ_hなども使用し得る旨が開示されている。

特開２００８−３０５８１６号公報

ゲート電極とバリア層との間の絶縁性を確保するために、上記公報に記載の材料からなる絶縁膜が用いられる場合、バリア層と絶縁膜との間での組成の相違に起因して、バリア層と絶縁膜との界面に多くのトラップ準位が発生する。たとえば、上記従来の技術において特に好適とされているＡｌＧａ_xＯ_yからなる絶縁膜が用いられる場合、絶縁膜中の酸素原子がドーパントとして作用することで、絶縁膜とバリア層との界面に高濃度のトラップが発生する。この高濃度のトラップにより、トランジスタには、電流コラプスおよびしきい値変動などの悪影響が生じ得る。

本発明は以上のような課題を解決するためになされたものであり、その目的は、窒化物半導体からなるヘテロ接合電界効果型トランジスタにおいて、ノーマリオフ型のしきい値特性を得つつ、電流コラプスまたはしきい値変動を抑制することができる半導体装置を提供することである。

本発明の半導体装置は、チャネル層と、バリア層と、アモルファス膜と、ゲート電極と、第１のｎ型不純物領域と、第２のｎ型不純物領域と、第１の主電極と、第２の主電極とを有している。チャネル層は、Ａｌ_x1Ｉｎ_y1Ｇａ_1-x1-y1Ｎで表される第１の組成を有する単結晶からなる。バリア層は、チャネル層上に設けられており、チャネル層のバンドギャップよりも大きなバンドギャップを有しており、Ａｌ_x2Ｉｎ_y2Ｇａ_1-x2-y2Ｎで表される第２の組成を有する単結晶からなる。アモルファス膜は、バリア層上に設けられており、第２の組成を有する。ゲート電極は、アモルファス膜上に設けられている。第１のｎ型不純物領域は、チャネル層とバリア層との界面に接しており、バリア層の不純物濃度に比して高い不純物濃度を有している。第２のｎ型不純物領域は、チャネル層とバリア層との界面に接しており、バリア層の不純物濃度に比して高い不純物濃度を有しており、第１のｎ型不純物領域から離れて設けられている。第１の主電極は第１のｎ型不純物領域上に設けられている。第２の主電極は第２のｎ型不純物領域上に設けられている。アモルファス膜のうちゲート電極が設けられた部分は、第１のｎ型不純物領域と第２のｎ型不純物領域との間をつないでいる。

本発明によれば、第１に、アモルファス膜は、バリア層と同様、ワイドバンドギャップ半導体から作られている。これにより、半導体装置の通常の使用温度域においては、アモルファス膜の不純物濃度を抑えることで、アモルファス膜の抵抗率を、絶縁体と同程度またはそれに近い程度にまで高めることができる。これによりアモルファス膜はゲート絶縁膜として機能し得る。ゲート絶縁膜として単結晶膜ではなくアモルファス膜が用いられることで、ゲート絶縁膜に起因した分極効果による２次元電子ガス（以下、「２ＤＥＧ」と称する。）の発生を避けることができる。これにより、ノーマリオフ型のしきい値を容易に得ることができる。第２に、ゲート絶縁膜としてのアモルファス膜は、バリア層の組成と同じ組成を有している。これにより、組成の相違に起因してのトラップ準位の発生が避けられる。よって、トラップ準位の存在に起因した電流コラプスまたはしきい値変動を抑制することができる。以上から、窒化物半導体を用いた半導体装置において、ノーマリオフ型のしきい値特性を得つつ、電流コラプスまたはしきい値変動を抑制することができる。

本発明の実施の形態１における半導体装置の構成を概略的に示す断面斜視図である。本発明の実施の形態２における半導体装置の構成を概略的に示す断面斜視図である。本発明の実施の形態２の変形例における半導体装置の構成を概略的に示す断面斜視図である。本発明の実施の形態３における半導体装置の構成を概略的に示す断面斜視図である。本発明の実施の形態３の第１の変形例における半導体装置の構成を概略的に示す断面斜視図である。本発明の実施の形態３の第２の変形例における半導体装置の構成を概略的に示す断面斜視図である。本発明の実施の形態４における半導体装置の構成を概略的に示す断面斜視図である。本発明の実施の形態５における半導体装置の製造方法の第１の工程を概略的に示す断面図である。本発明の実施の形態５における半導体装置の製造方法の第２の工程を概略的に示す断面図である。本発明の実施の形態５における半導体装置の製造方法の第３の工程を概略的に示す断面図である。本発明の実施の形態５における半導体装置の製造方法の第４の工程を概略的に示す断面図である。本発明の実施の形態５における半導体装置の製造方法の第５の工程を概略的に示す断面図である。本発明の実施の形態５における半導体装置の製造方法の第６の工程を概略的に示す断面図である。本発明の実施の形態５の変形例における半導体装置の製造方法の一工程を概略的に示す断面図である。

以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。

＜実施の形態１＞
（構成の概要）
図１は、本実施の形態における半導体装置の構成を概略的に示す断面斜視図である。

ヘテロ接合電界効果型トランジスタ１０１（半導体装置）は、チャネル層３と、バリア層４と、アモルファス膜９と、ゲート電極１０とを有している。チャネル層３は、Ａｌ_x1Ｉｎ_y1Ｇａ_1-x1-y1Ｎで表される第１の組成を有する単結晶からなる。バリア層４は、チャネル層３上に設けられており、チャネル層３のバンドギャップよりも大きなバンドギャップを有しており、Ａｌ_x2Ｉｎ_y2Ｇａ_1-x2-y2Ｎで表される第２の組成を有する単結晶からなる。アモルファス膜９は、バリア層４上に設けられており、第２の組成を有している。ゲート電極１０は、アモルファス膜９上に設けられている。

ヘテロ接合電界効果型トランジスタ１０１は、本実施の形態においてはさらに、第１のｎ型不純物領域７と、第２のｎ型不純物領域８と、ソース電極５（第１の主電極）と、ドレイン電極６（第２の主電極）とを有している。第１のｎ型不純物領域７は、チャネル層３とバリア層４との界面に接している。第１のｎ型不純物領域７は、バリア層４の不純物濃度に比して高い不純物濃度を有している。第２のｎ型不純物領域８は、チャネル層３とバリア層４との界面に接している。第２のｎ型不純物領域８は、バリア層４の不純物濃度に比して高い不純物濃度を有しており、第１のｎ型不純物領域７から離れて設けられている。ソース電極５は、第１のｎ型不純物領域７上に設けられている。ドレイン電極６は、第２のｎ型不純物領域８上に設けられている。

ヘテロ接合電界効果型トランジスタ１０１は、図１に示されているように、基板１と、バッファ層２と、素子分離領域１１とをさらに有していてよい。

（構成の詳細）
上述した「構成の概要」の説明と重複するところもあるが、ヘテロ接合電界効果型トランジスタ１０１の構成の詳細について、以下に説明する。

チャネル層３は、バッファ層２を介して基板１上に設けられている。基板１は、典型的には半導体基板であり、たとえば、Ｓｉ基板またはＳｉＣ基板である。チャネル層３は、窒化物半導体層であり、Ａｌ_x1Ｉｎ_y1Ｇａ_1-x1-y1Ｎで表される第１の組成を有する単結晶からなる。本実施の形態においては、ｘ１、ｙ１、および１−ｘ１−ｙ１の各々がゼロよりも大きな値を有していてよい。すなわち本実施の形態においては、チャネル層３は、Ａｌ、Ｉｎ、ＧａおよびＮの４元素から構成されていてよい。チャネル層３は、本実施の形態においては、ノンドープのものである。

バリア層４はチャネル層３上（図中、上面上）に設けられている。バリア層４は、窒化物半導体層であり、Ａｌ_x2Ｉｎ_y2Ｇａ_1-x2-y2Ｎで表される第２の組成を有する単結晶からなる。バリア層４は、チャネル層３のバンドギャップよりも大きなバンドギャップを有している。このため第２の組成は、上述した第１の組成とは異なる。チャネル層３とバリア層４との界面は、ヘテロ接合を構成している。本実施の形態においては、ｘ２、ｙ２、および１−ｘ２−ｙ２の各々がゼロよりも大きな値を有していてよい。すなわち本実施の形態においては、バリア層４は、Ａｌ、Ｉｎ、ＧａおよびＮの４元素から構成されていてよい。バリア層４は、本実施の形態においては、ノンドープのものである。

アモルファス膜９はバリア層４上に設けられている。アモルファス膜９は、窒化物半導体層であり、上述した第２の組成、すなわちバリア層４の組成と同じ組成、を有している。窒化物半導体はワイドバンドギャップ半導体であるので、その不純物濃度が十分に低ければ、ヘテロ接合電界効果型トランジスタ１０１の実用的な温度域において窒化物半導体は、絶縁体と同程度またはそれに近い程度の高い抵抗率を有する。アモルファス膜９は、ゲートリーク電流を遮断するゲート絶縁膜として機能することができるよう、十分に低い不純物濃度を有しており、好ましくはノンドープの半導体（真性半導体）から作られている。

ゲート電極１０はアモルファス膜９上に設けられている。ゲート電極１０は、平面視においてソース電極５とドレイン電極６との間に配置されている。

第１のｎ型不純物領域７はチャネル層３とバリア層４との界面に接している。第１のｎ型不純物領域７は、バリア層４の不純物濃度に比して、高い不純物濃度を有している。第２のｎ型不純物領域８はチャネル層３とバリア層４との界面に接している。第２のｎ型不純物領域８は、バリア層４の不純物濃度に比して、高い不純物濃度を有している。第２のｎ型不純物領域８は、第１のｎ型不純物領域７から離れて設けられている。

ソース電極５は第１のｎ型不純物領域７上に設けられている。ドレイン電極６は第２のｎ型不純物領域８上に設けられている。高い不純物濃度を有する第１のｎ型不純物領域７および第２のｎ型不純物領域８が設けられることで、オン状態におけるソース電極５とドレイン電極６との間の抵抗を抑制することができる。

チャネル層３、バリア層４、第１のｎ型不純物領域７、および第２のｎ型不純物領域８は、チャネル層３からなる部分を有する下面と、バリア層４からなる部分を有する上面とを有する半導体層を構成している。ソース電極５およびドレイン電極６の各々は半導体層の上面上に配置されている。第１のｎ型不純物領域７は、半導体層において、ソース電極５に接する箇所からバリア層４を貫通してチャネル層３内に侵入している。同様に、第２のｎ型不純物領域８は、半導体層において、ドレイン電極６に接する箇所からバリア層４を貫通してチャネル層３内に侵入している。

なお、第１のｎ型不純物領域７および第２のｎ型不純物領域８は、典型的には、実施の形態５において詳述するように、チャネル層３上のバリア層４に対するイオン注入により形成される。この結果として、第１のｎ型不純物領域７のうち、バリア層４を貫通する部分は、バリア層４の組成と同じ組成を有していてよい。また第１のｎ型不純物領域７のうち、チャネル層３内に侵入している部分は、チャネル層３の組成と同じ組成を有していてよい。ただし、第１のｎ型不純物領域７には、バリア層４およびチャネル層３の各々の不純物濃度よりも高い濃度でドナーが添加されている。同様に、第２のｎ型不純物領域８のうち、バリア層４を貫通する部分は、バリア層４の組成と同じ組成を有していてよい。また第２のｎ型不純物領域８のうち、チャネル層３内に侵入している部分は、チャネル層３の組成と同じ組成を有していてよい。

第１のｎ型不純物領域７と第２のｎ型不純物領域８とで挟まれた領域において、アモルファス膜９は、バリア層４の少なくとも一部を覆っている。好ましくは、バリア層４のうちアモルファス膜９によって覆われた部分が第１のｎ型不純物領域７と第２のｎ型不純物領域８との間をつないでいる。より好ましくは、アモルファス膜９は、上述した挟まれた領域の全体を覆っている。

（効果）
本実施の形態によれば、第１に、アモルファス膜９は、バリア層４と同様、ワイドバンドギャップ半導体から作られている。これにより、トランジスタの通常の使用温度域においては、アモルファス膜９の不純物濃度を抑えることで、アモルファス膜９の抵抗率を、絶縁体と同程度またはそれに近い程度にまで高めることができる。これによりアモルファス膜９はゲート絶縁膜として機能し得る。ゲート絶縁膜として単結晶膜ではなくアモルファス膜９が用いられることで、ゲート絶縁膜に起因した分極効果による２ＤＥＧの発生を避けることができる。これにより、ノーマリオフ型のしきい値を容易に得ることができる。第２に、ゲート絶縁膜としてのアモルファス膜９は、バリア層４の組成と同じ組成を有している。これにより、組成の相違に起因してのトラップ準位の発生が避けられる。よって、トラップ準位の存在に起因した電流コラプスまたはしきい値変動を抑制することができる。以上から、窒化物半導体を用いたヘテロ接合電界効果型トランジスタにおいて、ノーマリオフ型のしきい値特性を得つつ、電流コラプスまたはしきい値変動を抑制することができる。

上述したように、本実施の形態においては、ゲート絶縁膜として機能するアモルファス膜９は、窒化物半導体であり、酸化物ではない。仮にアモルファス膜９の代わりにＡｌＯ、ＧａＯ、ＺｎＯまたはＨｆＯなどの酸化物からなる絶縁膜が用いられたとすると、酸化物中の酸素原子がドーパントとして作用することで、絶縁膜とバリア層４との界面に高濃度のトラップが発生する。この高濃度のトラップにより、トランジスタには、電流コラプスおよびしきい値変動などの悪影響が生じ得る。また、アモルファス膜９の代わりにＳｉＮまたはＳｉＯのようにＳｉを主材料として含む絶縁膜が用いられたとすると、Ｓｉ原子がドーパントとして作用することで、同様の悪影響が生じ得る。これに対して本実施の形態によれば、ゲート絶縁体膜として機能するアモルファス膜９は、バリア層４が含む元素のみからなる。これにより、バリア層４が含まない元素に起因した上記の悪影響を避けることができる。

さらに、本実施の形態によれば、バリア層４の組成とアモルファス膜９の組成とが、共通してＡｌ_x2Ｉｎ_y2Ｇａ_1-x2-y2Ｎである。バリア層４が含む元素と、アモルファス膜９が含む元素とが共通していたとしても、仮に両者の間で組成が量的に相違していれば、両者の界面に、Ｎ（窒素）空孔またはＧａ（ガリウム）空孔などによるトラップ準位が生じやすい。本実施の形態によれば、このようなトラップ準位の発生が防止される。よって、電流コラプスまたはしきい値変動を、より抑制することができる。

また、仮にアモルファス膜９の代わりに、上記第２の組成を有する単結晶膜が用いられたとすると、上記第１の組成との組成上の相違による格子不整合の存在から、絶縁性を十分に確保することができる程度に単結晶膜の厚みを大きくすることが難しい。また仮に厚みを十分に大きくすることができたとしても、その場合は、ヘテロ接合電界効果型トランジスタのノーマリオフ動作が困難となってしまう。このことについて、以下に説明する。

窒化物半導体を用いたヘテロ接合電界効果型トランジスタにおいて、ノーマリオフ動作を実現するには、少なくともゲート電極１０下方のバリア層４を薄くするなどして、ゲート電極１０に電圧を印加していない状態においてヘテロ界面に２ＤＥＧを発生させないようにする必要がある。しかしながら、バリア層４自体が薄くても、その上に、上記のように厚い単結晶膜が設けられると、この単結晶膜による分極(具体的には自発分極およびピエゾ分極の２つの分極)の効果が大きく生じることに起因して、２ＤＥＧの抑制が困難となる。よってノーマリオフ動作が困難となってしまう。これに対して本実施の形態によれば、単結晶膜ではなくアモルファス膜９が用いられるので、上記のように大きな分極効果が生じることはない。なぜならば、上記２つの分極は、結晶方位がそろっていることにより生じるからである。よって、バリア層４の厚みを十分小さくすることで、ゲート電極１０に電圧を印加していない状態における２ＤＥＧの抑制が可能となる。よってノーマリオフ動作が実現される。

また上述したように、アモルファス膜９は、格子不整合の影響を受けることなく形成することができるので、アモルファス膜９の厚みは容易に大きくすることができる。これにより、ゲートリーク電流が容易に低減される。また、アモルファス膜９の厚みを大きくすることによって、しきい値を正側に制御することができる。

（第１の変形例）
本変形例においては、チャネル層３の組成、すなわち第１の組成、はＡｌ_x1Ｇａ_1-x1Ｎで表される。ここでｘ１は０＜ｘ１＜１である。つまり本変形例は、上記実施の形態１における第１の組成がｙ１＝０を満たす場合に対応しており、チャネル層３は、Ａｌ、ＧａおよびＮの３元素から構成されている。これにより、チャネル層３の組成が４元素から構成される場合に比較して、ヘテロ界面における電子の合金散乱が抑制される。これにより電子の移動度が高くなる。よってオン抵抗を低くすることができる。

特に、Ａｌ組成を表すｘ１が大きくされると、チャネル層３のバンドギャップが大きくなる。これにより耐電圧性が向上する。

（第２の変形例）
本変形例においては、チャネル層３の組成、すなわち第１の組成、はＧａＮで表される。つまり本変形例は、上記実施の形態１における第１の組成がｘ１＝ｙ１＝０を満たす場合に対応しており、チャネル層３はＧａおよびＮの２元素から構成されている。これにより、チャネル層３の組成が３元素以上から構成される場合に比較して、ヘテロ界面における電子の合金散乱が抑制される。これにより電子の移動度が高くなる。よってオン抵抗を低くすることができる。

またチャネル層３の結晶成長が容易となり、チャネル層３中に混入する不純物が低減される。これにより、不純物に起因した電子トラップの発生を抑えることができる。よって、トラップ準位の存在に起因した電流コラプスまたはしきい値変動を、より抑制することができる。またゲートリーク電流を抑制することができる。

（第３の変形例）
本変形例においては、バリア層４の組成、すなわち第２の組成、はＡｌＮで表される。つまり本変形例は、上記実施の形態１における第２の組成がｘ２＝１かつｙ２＝０を満たす場合に対応しており、バリア層４はＡｌおよびＮの２元素から構成されている。これにより、バリア層４の組成が３元素以上から構成される場合に比較して、ヘテロ界面における電子の合金散乱が抑制される。これにより電子の移動度が高くなる。よってオン抵抗を低くすることができる。

またバリア層４の結晶成長が容易となり、バリア層４中に混入する不純物が低減される。これにより、不純物に起因した電子トラップの発生を抑えることができる。よって、トラップ準位の存在に起因した電流コラプスまたはしきい値変動を、より抑制することができる。またバリア層４のバンドギャップが大きくなるので、ゲートリーク電流を抑制することができる。

＜実施の形態２＞
（寄生抵抗）
本実施の形態の構成の説明の前に、前述した実施の形態１におけるヘテロ接合電界効果型トランジスタ１０１（図１）の寄生抵抗について説明する。ヘテロ接合電界効果型トランジスタ１０１はノーマリオフ型であるので、そのヘテロ界面は、ゲート電極１０に電圧を印加していない状態においてに２ＤＥＧが発生しないように、組成および厚みが最適化されている。ヘテロ接合電界効果型トランジスタ１０１をオン状態とするためにゲート電極１０に正電圧が印加されると、ヘテロ界面のうちアモルファス膜９を介してゲート電極１０と対向している部分は、２ＤＥＧの発生により低抵抗化される。しかしながら、ヘテロ界面のうちアモルファス膜９を介してゲート電極１０と対向していない部分、言い換えれば、平面視における第１のｎ型不純物領域７および第２のｎ型不純物領域８の各々とゲート電極１０との間の部分、は、２ＤＥＧの発生がほとんどなく、高抵抗領域として存在し続ける。この高抵抗領域による抵抗が、ソース電極５とドレイン電極６との間の寄生抵抗となる。

（構成および効果）
図２は、本実施の形態におけるヘテロ接合電界効果型トランジスタ２０１（半導体装置）の構成を概略的に示す断面斜視図である。

ヘテロ接合電界効果型トランジスタ２０１においては、アモルファス膜９のうちゲート電極１０が設けられた部分は、第１のｎ型不純物領域７と第２のｎ型不純物領域８との間をつないでいる。これにより、ゲート電極１０に正電圧を印加することで、第１のｎ型不純物領域７と第２のｎ型不純物領域との間をつなぐように２ＤＥＧ領域を発生させることができる。この領域をキャリアが走行することによって、オン状態におけるソース電極５とドレイン電極６との間の寄生抵抗を低減することができる。また第１のｎ型不純物領域７および第２のｎ型不純物領域８の各々とゲート電極１０との間にはアモルファス膜９が設けられる。よって第１のｎ型不純物領域７および第２のｎ型不純物領域８の各々とゲート電極１０とが短絡することが避けられる。なお、アモルファス膜９は、図示されているように、ゲート電極１０が設けられていない部分を含んでもよい。

好ましくは、アモルファス膜９のうちゲート電極１０が設けられた部分は、バリア層４のうち第１のｎ型不純物領域７と第２のｎ型不純物領域８との間の領域のすべてを覆っている。これにより、寄生抵抗を、より低減することができる。

なお、上記以外の構成については、ヘテロ接合電界効果型トランジスタ１０１（図１：実施の形態１）の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

上記本実施の形態においては、ゲート電極１０は、アモルファス膜９を介して第１のｎ型不純物領域７または第２のｎ型不純物領域８と対向していてもよい。ただしこの場合は、ゲート電極１０と、第１のｎ型不純物領域７または第２のｎ型不純物領域８との間で、寄生容量が生じる。寄生容量は高周波動作の妨げとなり得る。よってゲート電極１０と第１のｎ型不純物領域７または第２のｎ型不純物領域８とが対向する面積は、小さい方が好ましい。

（変形例）
図３は、本実施の形態の変形例におけるヘテロ接合電界効果型トランジスタ２０２（半導体装置）の構成を概略的に示す断面斜視図である。本変形例においては、ヘテロ接合電界効果型トランジスタ２０１と異なり、ゲート電極１０は、アモルファス膜９を介して第１のｎ型不純物領域７および第２のｎ型不純物領域８と対向していない。言い換えれば、平面視において、ゲート電極１０は、第１のｎ型不純物領域７とバリア層４との境界上に一方端を有しており、第２のｎ型不純物領域８とバリア層４との境界上に他方端を有している。これにより、上述した寄生容量を最大限抑えることができる。

＜実施の形態３＞
（構成）
図４は、本実施の形態におけるヘテロ接合電界効果型トランジスタ３０１（半導体装置）の構成を概略的に示す断面斜視図である。

ヘテロ接合電界効果型トランジスタ３０１においては、第２のｎ型不純物領域８は、高濃度部分８ａ（第１の部分）および低濃度部分８ｂ（第２の部分）を有している。高濃度部分８ａおよび低濃度部分８ｂは互いに接している。低濃度部分８ｂの不純物濃度は、バリア層４の不純物濃度よりも高くかつ高濃度部分８ａの不純物濃度よりも低い。高濃度部分８ａの不純物濃度は、第１のｎ型不純物領域７とほぼ同じであってよい。低濃度部分８ｂは、高濃度部分８ａと第１のｎ型不純物領域７との間に配置されている。低濃度部分８ｂと第１のｎ型不純物領域７との間にはバリア層４が配置されている。好ましくは、ドレイン電極６は、高濃度部分８ａ上に、低濃度部分８ｂから離れて配置されている。

（効果）
本実施の形態によれば、第２のｎ型不純物領域は、高濃度部分８ａと第１のｎ型不純物領域７との間に、低い不純物濃度を有する低濃度部分８ｂを含む。この低濃度部分８ｂにより、ドレイン電極６に高電圧が印加された際に、高濃度部分８ａとゲート電極１０との間の電界が緩和される。よって、ヘテロ接合電界効果型トランジスタ３０１をより高電圧で動作させることができる。

（変形例）
図５は、本実施の形態の第１の変形例におけるヘテロ接合電界効果型トランジスタ３０２（半導体装置）の構成を概略的に示す断面斜視図である。本変形例においては、ヘテロ接合電界効果型トランジスタ２０１（図２：実施の形態２）と同様に、アモルファス膜９のうちゲート電極１０が設けられた部分は、第１のｎ型不純物領域７と第２のｎ型不純物領域８との間をつないでいる。これにより、ヘテロ接合電界効果型トランジスタ２０１と同様に、寄生抵抗を低減することができる。

図６は、本実施の形態の第２の変形例におけるヘテロ接合電界効果型トランジスタ３０３（半導体装置）の構成を概略的に示す断面斜視図である。本変形例においては、ヘテロ接合電界効果型トランジスタ２０２（図３：実施の形態２の変形例）と同様に、ゲート電極１０は、アモルファス膜９を介して第１のｎ型不純物領域７および第２のｎ型不純物領域８と対向していない。言い換えれば、平面視において、ゲート電極１０は、第１のｎ型不純物領域７とバリア層４との境界上に一方端を有しており、第２のｎ型不純物領域８とバリア層４との境界上に他方端を有している。これにより、上述した寄生容量を最大限抑えることができる。

＜実施の形態４＞
図７は、本実施の形態におけるヘテロ接合電界効果型トランジスタ４０１（半導体装置）の構成を概略的に示す断面斜視図である。本実施の形態においては、平面視でのゲート電極１０とソース電極５との間において、アモルファス膜９とソース電極５との間に間隔が設けられている。また平面視でのゲート電極１０とドレイン電極６との間において、アモルファス膜９とドレイン電極６との間に間隔が設けられている。

なお、上記以外の構成については、ヘテロ接合電界効果型トランジスタ３０２（図５：実施の形態３の第１の変形例）の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。また、上述したようにソース電極５またはドレイン電極６とアモルファス膜９との間に間隔が設けられた構成は、ヘテロ接合電界効果型トランジスタ３０２以外のもの（ヘテロ接合電界効果型トランジスタ１０１、２０１、２０２、３０１または３０３など）に適用されてもよい。

＜実施の形態５＞
本実施の形態においては、ヘテロ接合電界効果型トランジスタ１０１（図１）の製造方法について、以下に説明する。なお、図８〜図１３のそれぞれは、製造方法の第１〜第６の工程を概略的に示す断面図である。

図８を参照して、基板１上に、バッファ層２、チャネル層３、バリア層４が順に形成される。そのために、基板１上におけるエピタキシャル成長が行われる。エピタキシャル成長は、たとえば、ＭＯＣＶＤ（Ｍｅｔａｌ−ＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法またはＭＢＥ（Ｍｏｌｅｃｕｌａｒ−ＢｅａｍＥｐｉｔａｘｙ）法により行い得る。各層の組成の調整は、たとえば、Ｉｎ_zＡｌ_xＧａ_1-x-zＮ（０＜ｘ≦１、０＜ｚ≦１）の原料ガスとなるトリメチルインジウム、トリメチルアンモニウム、トリメチルガリウム、およびアンモニアなどの、流量、圧力、および温度(成長条件)を調整することにより行い得る。

図９を参照して、バリア層４上から内部へのイオン注入と、活性化アニールとにより、第１のｎ型不純物領域７および第２のｎ型不純物領域８が形成される。イオン注入は、レジストパターンなどの注入マスクを用いて選択的に行われ、たとえば、注入ドーズ量１×１０¹³ｃｍ^-2〜１×１０¹⁶ｃｍ^-2、注入エネルギー１０ｋｅＶ〜１０００ｋｅＶの条件が用いられる。注入される不純物は、窒化物半導体に対してｎ型を付与するものであり、たとえばＳｉである。活性化アニールは、たとえば、ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）法を用いて８００℃〜１５００℃の温度で行われる。

図１０を参照して、第１のｎ型不純物領域７および第２のｎ型不純物領域８のそれぞれの上に、ソース電極５およびドレイン電極６が形成される。具体的には、金属膜の堆積と、そのパターニングとが行われる。堆積方法としては、たとえば、蒸着法またはスパッタ法が用いられる。金属膜は、たとえば、Ｔｉ、Ａｌ、Ｎｂ、Ｈｆ、Ｚｒ、Ｓｒ、Ｎｉ、Ｔａ、Ａｕ、ＭｏまたはＷから作られる。金属膜として、これらの金属の多層膜が用いられてもよい。パターニングは、たとえばリフトオフ法により行われる。

図１１を参照して、バリア層４上にアモルファス膜９が形成される。そのために、たとえば、触媒化学気相堆積法、プラズマ化学気相堆積法、原子層堆積法、ＭＯＣＶＤ法、ＭＢＥ法、またはスパッタ法による堆積が行われる。

図１２を参照して、トランジスタ素子が形成される領域以外の領域において、バリア層４を貫通してチャネル層３に至る素子分離領域１１が形成される。図中では、イオン注入法を用いた工程が示されている。なおこの工程に代わり、エッチング法を用いた工程が行われてもよい。また、本工程は、アモルファス膜９を形成する工程（図１１）の前に行われてもよい。

図１３を参照して、アモルファス膜９上にゲート電極１０が形成される。具体的には、導体膜の堆積と、そのパターニングとが行われる。堆積方法としては、たとえば、蒸着法またはスパッタ法が用いられる。導体膜は、たとえば、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、Ｎｉ、Ｐｄなどの金属、ＩｒＳｉ、ＰｔＳｉ、ＮｉＳｉ₂などのシリサイド、もしくはＴｉＮ、ＷＮなどの窒化物金属から作られる。導体膜として、これらの材料の多層膜が用いられてもよい。パターニングは、たとえばリフトオフ法により行われる。

以上により、ヘテロ接合電界効果型トランジスタ１０１（図１）が得られる。なお、典型的には、上述した構成に加えてさらに、保護膜、フィールドプレート電極、配線、エアブリッジ、バイアホールなどが形成される。また、上述した工程は、必ずしも上記説明の順に実施される必要はなく、順番が入れ替えられてもよい。

（第１の変形例）
上記製造方法において、第１のｎ型不純物領域７および第２のｎ型不純物領域８（図９）の形成のためのイオン注入に用いられるレジストパターンの形状を変えることにより、ヘテロ接合電界効果型トランジスタ２０１（図２）が得られる。

（第２の変形例）
上記製造方法において、アモルファス膜９の堆積（図１１）とゲート電極１０の形成（図１３）とが、第１のｎ型不純物領域７および第２のｎ型不純物領域８の形成（図９）の前に行われる。第１のｎ型不純物領域７および第２のｎ型不純物領域８の形成のためのイオン注入において、既に形成されているゲート電極１０をマスクとして用いることで、ヘテロ接合電界効果型トランジスタ２０２（図３）が得られる。

（第３の変形例）
図１４は、本変形例における一工程を概略的に示す断面図である。上記製造方法において、第１のｎ型不純物領域７および第２のｎ型不純物領域８（図９）の形成工程に代わり、第１のｎ型不純物領域７および高濃度部分８ａを形成する工程と、低濃度部分８ｂを形成する工程とが行われることで、ヘテロ接合電界効果型トランジスタ３０１（図４）が得られる。これらの工程の順番は特に限定されない。第１のｎ型不純物領域７および高濃度部分８ａは、一括して形成されることが好ましい。低濃度部分８ｂは、これらの不純物濃度よりも低いドーピング濃度で形成される必要があるので、別の工程を要する。第１のｎ型不純物領域７、高濃度部分８ａおよび低濃度部分８ｂの活性化熱処理は同時に行われ得る。

なお上記各実施の形態においては、バッファ層２が用いられる場合について説明したが、バッファ層２は省略できる場合がある。具体的には、基板１の材料として、チャネル層３と異なる種類の材料（ＳｉＣまたはＳｉ）が用いられる場合はバッファ層２が必要となるが、同じ種類の材料（たとえば、ＧａＮ、ＡｌＧａＮまたはＩｎＡｌＧａＮ）が用いられる場合はバッファ層２を省略し得る。逆に、上述されていない半導体層がさらに加えられてもよい。たとえば、チャネル層３の下側に、チャネル層３およびバリア層４の組成とは異なる組成を有する窒化物半導体層が設けられてもよい。

チャネル層３およびバリア層４は、ノンドープのものに限られるわけではなく、トランジスタ動作に支障がない量で、Ｓｉ、Ｍｇ、Ｆｅ、Ｃ、またはＧｅなどの不純物が含まれていてもよい。第１のｎ型不純物領域７および第２のｎ型不純物領域８を形成するためのｎ型不純物は、Ｓｉ、Ｇｅ、酸素、窒素空孔など、窒化物半導体においてｎ型のドーパントとして振舞う不純物であればよい。

素子分離領域１１は省略されてもよい。素子分離領域１１がなくても、ノーマリオフ型のヘテロ接合電界効果型トランジスタにおいては、隣接するトランジスタと絶縁された状態が得られる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１基板、２バッファ層、３チャネル層、４バリア層、５ソース電極、６ドレイン電極、７第１のｎ型不純物領域、８第２のｎ型不純物領域、８ａ高濃度部分、８ｂ低濃度部分、９アモルファス膜、１０ゲート電極、１１素子分離領域、１０１，２０１，２０２，３０１〜３０３，４０１ヘテロ接合電界効果型トランジスタ（半導体装置）。

Claims

Ａｌ_x1Ｉｎ_y1Ｇａ_1-x1-y1Ｎで表される第１の組成を有する単結晶からなるチャネル層と、
前記チャネル層上に設けられ、前記チャネル層のバンドギャップよりも大きなバンドギャップを有し、Ａｌ_x2Ｉｎ_y2Ｇａ_1-x2-y2Ｎで表される第２の組成を有する単結晶からなるバリア層と、
前記バリア層上に設けられ、前記第２の組成を有するアモルファス膜と、
前記アモルファス膜上に設けられたゲート電極と、
前記チャネル層と前記バリア層との界面に接し、前記バリア層の不純物濃度に比して高い不純物濃度を有する第１のｎ型不純物領域と、
前記チャネル層と前記バリア層との界面に接し、前記バリア層の不純物濃度に比して高い不純物濃度を有し、前記第１のｎ型不純物領域から離れて設けられた第２のｎ型不純物領域と、
前記第１のｎ型不純物領域上に設けられた第１の主電極と、
前記第２のｎ型不純物領域上に設けられた第２の主電極と、
を備え、前記アモルファス膜のうち前記ゲート電極が設けられた部分は、前記第１のｎ型不純物領域と前記第２のｎ型不純物領域との間をつないでいる、半導体装置。
前記第２のｎ型不純物領域は、第１の部分、および、前記第１の部分と前記第１のｎ型不純物領域との間に配置された第２の部分を有し、前記第２の部分の不純物濃度は、前記バリア層の不純物濃度よりも高くかつ前記第１の部分の不純物濃度よりも低い、請求項１に記載の半導体装置。
前記第１の組成はＡｌ_x1Ｇａ_1-x1Ｎで表される、請求項１または２に記載の半導体装置。
前記第１の組成はＧａＮで表される、請求項１または２に記載の半導体装置。
前記第２の組成はＡｌＮで表される、請求項１から４のいずれか１項に記載の半導体装置。
前記半導体装置はノーマリオフ型である、請求項１から５のいずれか１項に記載の半導体装置。