CN111477686B - 一种多开口式面板结构 - Google Patents

一种多开口式面板结构 Download PDF

Info

Publication number
CN111477686B
CN111477686B CN202010180384.5A CN202010180384A CN111477686B CN 111477686 B CN111477686 B CN 111477686B CN 202010180384 A CN202010180384 A CN 202010180384A CN 111477686 B CN111477686 B CN 111477686B
Authority
CN
China
Prior art keywords
opening
openings
layer
etching barrier
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010180384.5A
Other languages
English (en)
Other versions
CN111477686A (zh
Inventor
王宏煜
黄志杰
苏智昱
陈宇怀
阮桑桑
陈伟
潜垚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202010180384.5A priority Critical patent/CN111477686B/zh
Publication of CN111477686A publication Critical patent/CN111477686A/zh
Application granted granted Critical
Publication of CN111477686B publication Critical patent/CN111477686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明涉及面板显示技术领域，特别涉及一种多开口式面板结构，在第一半导体层上设置两个第一开口，在第一蚀刻阻挡层上设有两个第二开口，通过将第一开口与第二开口一一对应设置且相互连通，使得第一源极金属层填充在第一开口中，能够使第一源极金属层通过所设置的第一开口与第一半导体层搭接，通过对第一半导体层与第一蚀刻阻挡层的结构层的开口设置，通过用离子掺杂的方式消除部分第一半导体层与第一蚀刻阻挡层之间存在的不利缺陷，以达到改善膜层界面结构，从而达到提高电子迁移率和器件电学性能的目的。

Description

一种多开口式面板结构
技术领域
本发明涉及面板显示技术领域，特别涉及一种多开口式面板结构。
背景技术
目前的TFT器件通常包含栅极、半导体层、源极、漏极以及若干绝缘层，半导体层采用的是块状结构，其表面除了与源极和漏极金属导体接触外，两极之间的半导体层即沟道表面均与非金属绝缘层接触，通常半导体层表面的结构状态会显著影响其电学性能，从而决定器件的电子迁移率及亚阈值区间摆幅等主要参数。由于半导体层形成时其界面为两种晶体的交接处，其表面原子通常处于一种无序状态，同时存在大量原子空位和缺陷，在器件开启阶段通常会产生电子捕获及电荷耦合等行为，导致器件性能变差，难以达到预期的性能指标。
为了解决这些问题，通常会对膜层进行热处理或者使用离子进行修饰，以达到改善界面晶格缺陷的目的；然而由于半导体层具有较大的面积，位于底沟道的位置通常难以用离子充分处理；另一方面热处理方式对已固化的绝缘层和半导体层表面结构改善影响不大，因此以上常规处理方式很难达到大幅改善半导体层性能的目的。
发明内容
本发明所要解决的技术问题是：提供一种能够提高电子迁移率的多开口式面板结构。
为了解决上述技术问题，本发明采用的第一种技术方案为：
一种多开口式面板结构，包括第一区域结构，所述第一区域结构包括第一基板，在所述第一基板表面依次层叠设有第一栅极金属层、第一栅极绝缘层、第一半导体层和第一蚀刻阻挡层；
所述第一半导体层上设有两个第一开口，所述第一蚀刻阻挡层上设有两个第二开口，所述第一开口与所述第二开口一一对应设置且相通，在所述第一开口和第二开口中均填充有第一源极金属层，所述第一源极金属层上设有一个第三开口，在多开口式面板结构的水平方向上，所述第三开口位于两个所述第二开口之间，所述第三开口为通孔且所述第三开口中填充有第一钝化层，所述第三开口中填充的第一钝化层与所述第一蚀刻阻挡层远离所述第一基板的一侧面接触。
本发明采用的第二种技术方案为：
一种多开口式面板结构的制备方法，包括以下步骤：
S1、提供第一区域结构的第一基板，且在所述第一基板表面覆盖一第一栅极金属层；
S2、形成第一栅极绝缘层，且覆盖于所述第一栅极金属层表面；
S3、形成第一半导体层，且覆盖于所述第一栅极绝缘层表面；
S4、形成第一蚀刻阻挡层，且覆盖于所述第一半导体层表面；
S5、在所述第一半导体层中形成两个第一开口；在所述第一蚀刻阻挡层中形成两个第二开口，所述第二开口与所述第一开口一一对应设置且相通；
S6、分别在所述第一开口和第二开口中形成第一源极金属层；
S7、在所述第一源极金属层中形成一个第三开口；在多开口式面板结构的水平方向上，所述第三开口位于两个所述第二开口之间且所述第三开口为通孔；
S8、在所述第三开口中形成第一钝化层，所述第三开口中形成的第一钝化层与所述第一蚀刻阻挡层远离所述第一基板的一侧面接触。
本发明的有益效果在于：
在第一半导体层上设置两个第一开口，在第一蚀刻阻挡层上设有两个第二开口，通过将第一开口与第二开口一一对应设置且相互连通，使得第一源极金属层填充在第一开口中，能够使第一源极金属层通过所设置的第一开口与第一半导体层搭接，通过对第一半导体层与第一蚀刻阻挡层的结构层的开口设置，通过用离子掺 杂的方式消除部分第一半导体层与第一蚀刻阻挡层之间存在的不利缺陷，以达到改善膜层界面结构，从而达到提高电子迁移率和器件电学性能的目的。
附图说明
图1为根据本发明的一种多开口式面板结构的结构示意图；
图2为根据本发明的一种多开口式面板结构的实施例二的结构示意图；
图3为根据本发明的一种多开口式面板结构的实施例三的结构示意图；
图4为根据本发明的一种多开口式面板结构的实施例四的结构示意图；
图5为根据本发明的一种多开口式面板结构的实施例一的结构示意图；
图6为根据本发明的一种多开口式面板结构的实施例二的结构示意图；
图7为根据本发明的一种多开口式面板结构的实施例三的结构示意图；
图8为根据本发明的一种多开口式面板结构的实施例四的结构示意图；
图9为根据本发明的一种多开口式面板结构的制备方法的步骤流程图；
图10为根据本发明的一种多开口式面板结构的俯视方向的平面结构示意图；
标号说明：
1、第一区域结构；101、第一基板；102、第一栅极金属层；103、第一栅极绝缘层；104、第一半导体层；105、第一蚀刻阻挡层；106、第一源极金属层； 107、第一钝化层；
2、第二区域结构；201、第二基板；202、第二栅极金属层；203、第二栅极绝缘层；204、第二半导体层；205、第二蚀刻阻挡层；206、第二源极金属层； 207、第二钝化层。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
本发明最关键的构思在于：通过对第一半导体层与第一蚀刻阻挡层的结构层的开口设置，通过用离子掺 杂的方式消除部分第一半导体层与第一蚀刻阻挡层之间存在的不利缺陷，以达到改善膜层界面结构，从而达到提高电子迁移率和器件电学性能的目的。
请参照图1，本发明提供的一种技术方案：
一种多开口式面板结构，包括第一区域结构，所述第一区域结构包括第一基板，在所述第一基板表面依次层叠设有第一栅极金属层、第一栅极绝缘层、第一半导体层和第一蚀刻阻挡层；
所述第一半导体层上设有两个第一开口，所述第一蚀刻阻挡层上设有两个第二开口，所述第一开口与所述第二开口一一对应设置且相通，在所述第一开口和第二开口中均填充有第一源极金属层，所述第一源极金属层上设有一个第三开口，在多开口式面板结构的水平方向上，所述第三开口位于两个所述第二开口之间，所述第三开口为通孔且所述第三开口中填充有第一钝化层，所述第三开口中填充的第一钝化层与所述第一蚀刻阻挡层远离所述第一基板的一侧面接触。
从上述描述可知，本发明的有益效果在于：
在第一半导体层上设置两个第一开口，在第一蚀刻阻挡层上设有两个第二开口，通过将第一开口与第二开口一一对应设置且相互连通，使得第一源极金属层填充在第一开口中，能够使第一源极金属层通过所设置的第一开口与第一半导体层搭接，通过对第一半导体层与第一蚀刻阻挡层的结构层的开口设置，通过用离子掺 杂的方式消除部分第一半导体层与第一蚀刻阻挡层之间存在的不利缺陷，以达到改善膜层界面结构，从而达到提高电子迁移率和器件电学性能的目的。
进一步的，所述第一开口和第二开口均为通孔，所述第一开口中填充的第一源极金属层与所述第一栅极绝缘层远离第一基板的一侧面接触。
进一步的，所述第一开口为盲孔，所述第二开口为通孔。
由上述描述可知，第一开口为盲孔，使得第一源极金属层与第一半导体层的接触面积更大，能够进一步提高电子迁移率，使得器件的导电性能更佳。
进一步的，所述第一蚀刻阻挡层上还设有两个第四开口且分别设置在所述第一蚀刻阻挡层的边沿的相对两端，两个所述第四开口分别与对应的所述第二开口相通，两个所述第四开口中填充有第一源极金属层，所述第四开口为通孔，所述第四开口中的第一源极金属层与所述第一半导体层远离第一基板的一侧面接触。
由上述描述可知，在第一蚀刻阻挡层的边沿的相对两端上设置第四开口，第四开口为通孔，在两个第四开口中均填充第一源极金属层，使得第一源极金属层与第一半导体层的接触面积进一步增大，能够进一步提高电子迁移率，使得器件的导电性能更佳。
进一步的，还包括第二区域结构，所述第二区域结构包括第二基板，在所述第二基板表面依次层叠设有第二栅极金属层、第二栅极绝缘层、第二半导体层、第二蚀刻阻挡层和第二源极金属层，所述第二半导体层上设有一个第五开口，所述第二蚀刻阻挡层上设有一个第六开口，所述第二源极金属层上设有第七开口，所述第五开口、第六开口和第七开口相对设置且相通，所述第六开口和第七开口均为通孔，所述第五开口、第六开口和第七开口中均填充有第二钝化层。
由上述描述可知，在第二区域结构的第二半导体层设置一个第五开口，使得第二钝化层通过所设置的第五开口与第二半导体层搭接，保证器件导电性能的稳定性。
进一步的，所述第五开口为通孔，所述第五开口中填充的第二钝化层与所述第二栅极绝缘层远离所述第二基板的一侧面接触。
进一步的，所述第五开口为盲孔。
进一步的，所述第二蚀刻阻挡层上还设有两个第八开口且分别设置在所述第二蚀刻阻挡层的边沿的相对两端，所述第六开口设置在两个所述第八开口之间，两个所述第八开口中填充有第二源极金属层，所述第八开口为通孔，所述第八开口中填充的第二源极金属层与所述第二半导体层远离所述第二基板的一侧面接触。
请参照图9，本发明提供的另一种技术方案：
一种多开口式面板结构的制备方法，包括以下步骤：
S1、提供第一区域结构的第一基板，且在所述第一基板表面覆盖一第一栅极金属层；
S2、形成第一栅极绝缘层，且覆盖于所述第一栅极金属层表面；
S3、形成第一半导体层，且覆盖于所述第一栅极绝缘层表面；
S4、形成第一蚀刻阻挡层，且覆盖于所述第一半导体层表面；
S5、在所述第一半导体层中形成两个第一开口；在所述第一蚀刻阻挡层中形成两个第二开口，所述第二开口与所述第一开口一一对应设置且相通；
S6、分别在所述第一开口和第二开口中形成第一源极金属层；
S7、在所述第一源极金属层中形成一个第三开口；在多开口式面板结构的水平方向上，所述第三开口位于两个所述第二开口之间且所述第三开口为通孔；
S8、在所述第三开口中形成第一钝化层，所述第三开口中形成的第一钝化层与所述第一蚀刻阻挡层远离所述第一基板的一侧面接触。
从上述描述可知，本发明的有益效果在于：
在第一半导体层上设置两个第一开口，在第一蚀刻阻挡层上设有两个第二开口，通过将第一开口与第二开口一一对应设置且相互连通，使得第一源极金属层填充在第一开口中，能够使第一源极金属层通过所设置的第一开口与第一半导体层搭接，通过对第一半导体层与第一蚀刻阻挡层的结构层的开口设置，通过用离子掺 杂的方式消除部分第一半导体层与第一蚀刻阻挡层之间存在的不利缺陷，以达到改善膜层界面结构，从而达到提高电子迁移率和器件电学性能的目的。
请参照图1和图5，本发明的实施例一为：
请参照图1，一种多开口式面板结构，包括第一区域结构1，所述第一区域结构1包括第一基板101，在所述第一基板101表面依次层叠设有第一栅极金属层102、第一栅极绝缘层103、第一半导体层104和第一蚀刻阻挡层105；
所述第一半导体层104上设有两个第一开口，所述第一蚀刻阻挡层105上设有两个第二开口，所述第一开口与所述第二开口一一对应设置且相通，在所述第一开口和第二开口中均填充有第一源极金属层106，所述第一源极金属层 106上设有一个第三开口，在多开口式面板结构的水平方向上，所述第三开口位于两个所述第二开口之间，所述第三开口为通孔且所述第三开口中填充有第一钝化层107，所述第三开口中填充的第一钝化层107与所述第一蚀刻阻挡层105 远离所述第一基板101的一侧面接触。
所述第一半导体层104的厚度为5-100nm。
在多开口式面板结构的水平方向上，两个所述第一开口对应第一半导体层 104的中心位置设置。
所述第一开口的开口大小与所述第二开口的开口大小相等。
所述第三开口的轴中心与所述第一蚀刻阻挡层105的轴中心在同一直线上。
所述第一开口和第二开口均为通孔，所述第一开口中填充的第一源极金属层106与所述第一栅极绝缘层103远离第一基板101的一侧面接触。
请参照图5，还包括第二区域结构2，所述第二区域结构2包括第二基板201，在所述第二基板201表面依次层叠设有第二栅极金属层202、第二栅极绝缘层 203、第二半导体层204、第二蚀刻阻挡层205和第二源极金属层206，所述第二半导体层204上设有一个第五开口，所述第二蚀刻阻挡层205上设有一个第六开口，所述第二源极金属层206上设有第七开口，所述第五开口、第六开口和第七开口相对设置且相通，所述第六开口和第七开口均为通孔，所述第五开口、第六开口和第七开口中均填充有第二钝化层207。
所述第五开口为通孔，所述第五开口中填充的第二钝化层207与所述第二栅极绝缘层203远离所述第二基板201的一侧面接触。
请参照图2和图6，本发明的实施例二为：
实施例二与实施例一的区别在于：所述第一开口为盲孔，所述第二开口为通孔。
所述第五开口为盲孔。
请参照图3和图7，本发明的实施例三为：
实施例三与实施例一的区别在于：所述第一蚀刻阻挡层105上还设有两个第四开口且分别设置在所述第一蚀刻阻挡层105的边沿的相对两端，两个所述第四开口分别与对应的所述第二开口相通，两个所述第四开口中填充有第一源极金属层106，所述第四开口为通孔，所述第四开口中的第一源极金属层106与所述第一半导体层104远离第一基板101的一侧面接触。
所述第二蚀刻阻挡层205上还设有两个第八开口且分别设置在所述第二蚀刻阻挡层205的边沿的相对两端，所述第六开口设置在两个所述第八开口之间，两个所述第八开口中填充有第二源极金属层206，所述第八开口为通孔，所述第八开口中填充的第二源极金属层206与所述第二半导体层204远离所述第二基板201的一侧面接触。
请参照图4和图8，本发明的实施例四为：
实施例四与实施例一的区别在于：所述第一开口为盲孔，所述第二开口为通孔。
所述第五开口为盲孔。
所述第一蚀刻阻挡层105上还设有两个第四开口且分别设置在所述第一蚀刻阻挡层105的边沿的相对两端，两个所述第四开口分别与对应的所述第二开口相通，两个所述第四开口中填充有第一源极金属层106，所述第四开口为通孔，所述第四开口中的第一源极金属层106与所述第一半导体层104远离第一基板 101的一侧面接触。
所述第二蚀刻阻挡层205上还设有两个第八开口且分别设置在所述第二蚀刻阻挡层205的边沿的相对两端，所述第六开口设置在两个所述第八开口之间，两个所述第八开口中填充有第二源极金属层206，所述第八开口为通孔，所述第八开口中填充的第二源极金属层206与所述第二半导体层204远离所述第二基板201的一侧面接触。
上述的实施例中，第一区域结构1和第二区域结构2指的是在不同位置处沿竖直截面切开后所呈现的竖直截面结构。
请参照图10，为多开口式面板结构在俯视方向的平面图，第一区域结构1 是沿直线AA'方向处竖直切下的竖直截面结构，第二区域结构2是直线BB'方向处竖直切下的竖直截面结构。
上述提及的所有结构层，在实际工艺施作过程中，所述第一基板101和第二基板201为分布在不同区域的同一层基板，是同时制作形成的；
所述第一栅极金属层102和第二栅极金属层202为分布在不同区域的同一层栅极金属层，是同时制作形成的；
所述第一栅极绝缘层103和第二栅极绝缘层203为分布在不同区域的同一层栅极绝缘层，是同时制作形成的；
所述第一半导体层104和第二半导体层204为分布在不同区域的同一层半导体层，是同时制作形成的；
所述第一蚀刻阻挡层105和第二蚀刻阻挡层205为分布在不同区域的同一层蚀刻阻挡层，是同时制作形成的；
所述第一源极金属层106和第二源极金属层206为分布在不同区域的同一层源极金属层，是同时制作形成的；
所述第一钝化层107和第二钝化层207为分布在不同区域的同一层钝化层，是同时制作形成的。
请参照图9，本发明的实施例五为：
一种多开口式面板结构的制备方法，包括以下步骤：
S1、提供第一区域结构的第一基板，且在所述第一基板表面覆盖一第一栅极金属层；
S2、形成第一栅极绝缘层，且覆盖于所述第一栅极金属层表面；
S3、形成第一半导体层，且覆盖于所述第一栅极绝缘层表面；
S4、形成第一蚀刻阻挡层，且覆盖于所述第一半导体层表面；
S5、在所述第一半导体层中形成两个第一开口；在所述第一蚀刻阻挡层中形成两个第二开口，所述第二开口与所述第一开口一一对应设置且相通；
S6、分别在所述第一开口和第二开口中形成第一源极金属层；
S7、在所述第一源极金属层中形成一个第三开口；在多开口式面板结构的水平方向上，所述第三开口位于两个所述第二开口之间且所述第三开口为通孔；
S8、在所述第三开口中形成第一钝化层，所述第三开口中形成的第一钝化层与所述第一蚀刻阻挡层远离所述第一基板的一侧面接触。
综上所述，本发明提供的一种多开口式面板结构及其制备方法，在第一半导体层上设置两个第一开口，在第一蚀刻阻挡层上设有两个第二开口，通过将第一开口与第二开口一一对应设置且相互连通，使得第一源极金属层填充在第一开口中，能够使第一源极金属层通过所设置的第一开口与第一半导体层搭接，通过对第一半导体层与第一蚀刻阻挡层的结构层的开口设置，通过用离子掺 杂的方式消除部分第一半导体层与第一蚀刻阻挡层之间存在的不利缺陷，以达到改善膜层界面结构，从而达到提高电子迁移率和器件电学性能的目的。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种多开口式面板结构，其特征在于，包括第一区域结构，所述第一区域结构包括第一基板，在所述第一基板表面依次层叠设有第一栅极金属层、第一栅极绝缘层、第一半导体层和第一蚀刻阻挡层；
所述第一半导体层上设有两个第一开口，所述第一蚀刻阻挡层上设有两个第二开口，所述第一开口与所述第二开口一一对应设置且相通，在所述第一开口和第二开口中均填充有第一源极金属层，所述第一源极金属层上设有一个第三开口，在多开口式面板结构的水平方向上，所述第三开口位于两个所述第二开口之间，所述第三开口为通孔且所述第三开口中填充有第一钝化层，所述第三开口中填充的第一钝化层与所述第一蚀刻阻挡层远离所述第一基板的一侧面接触；
还包括第二区域结构，所述第二区域结构包括第二基板，在所述第二基板表面依次层叠设有第二栅极金属层、第二栅极绝缘层、第二半导体层、第二蚀刻阻挡层和第二源极金属层，所述第二半导体层上设有一个第五开口，所述第二蚀刻阻挡层上设有一个第六开口，所述第二源极金属层上设有第七开口，所述第五开口、第六开口和第七开口相对设置且相通，所述第六开口和第七开口均为通孔，所述第五开口、第六开口和第七开口中均填充有第二钝化层。
2.根据权利要求1所述的多开口式面板结构，其特征在于，所述第一开口和第二开口均为通孔，所述第一开口中填充的第一源极金属层与所述第一栅极绝缘层远离第一基板的一侧面接触。
3.根据权利要求1所述的多开口式面板结构，其特征在于，所述第一开口为盲孔，所述第二开口为通孔。
4.根据权利要求2或3中任意一项所述的多开口式面板结构，其特征在于，所述第一蚀刻阻挡层上还设有两个第四开口且分别设置在所述第一蚀刻阻挡层的边沿的相对两端，两个所述第四开口分别与对应的所述第二开口相通，两个所述第四开口中填充有第一源极金属层，所述第四开口为通孔，所述第四开口中的第一源极金属层与所述第一半导体层远离第一基板的一侧面接触。
5.根据权利要求1所述的多开口式面板结构，其特征在于，所述第五开口为通孔，所述第五开口中填充的第二钝化层与所述第二栅极绝缘层远离所述第二基板的一侧面接触。
6.根据权利要求1所述的多开口式面板结构，其特征在于，所述第五开口为盲孔。
7.根据权利要求5或6中任意一项所述的多开口式面板结构，其特征在于，所述第二蚀刻阻挡层上还设有两个第八开口且分别设置在所述第二蚀刻阻挡层的边沿的相对两端，所述第六开口设置在两个所述第八开口之间，两个所述第八开口中填充有第二源极金属层，所述第八开口为通孔，所述第八开口中填充的第二源极金属层与所述第二半导体层远离所述第二基板的一侧面接触。
8.一种权利要求1所述的多开口式面板结构的制备方法，其特征在于，包括以下步骤：
S1、提供第一区域结构的第一基板，且在所述第一基板表面覆盖一第一栅极金属层；
S2、形成第一栅极绝缘层，且覆盖于所述第一栅极金属层表面；
S3、形成第一半导体层，且覆盖于所述第一栅极绝缘层表面；
S4、形成第一蚀刻阻挡层，且覆盖于所述第一半导体层表面；
S5、在所述第一半导体层中形成两个第一开口；在所述第一蚀刻阻挡层中形成两个第二开口，所述第二开口与所述第一开口一一对应设置且相通；
S6、分别在所述第一开口和第二开口中形成第一源极金属层；
S7、在所述第一源极金属层中形成一个第三开口；在多开口式面板结构的水平方向上，所述第三开口位于两个所述第二开口之间且所述第三开口为通孔；
S8、在所述第三开口中形成第一钝化层，所述第三开口中形成的第一钝化层与所述第一蚀刻阻挡层远离所述第一基板的一侧面接触。
CN202010180384.5A 2020-03-16 2020-03-16 一种多开口式面板结构 Active CN111477686B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010180384.5A CN111477686B (zh) 2020-03-16 2020-03-16 一种多开口式面板结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010180384.5A CN111477686B (zh) 2020-03-16 2020-03-16 一种多开口式面板结构

Publications (2)

Publication Number Publication Date
CN111477686A CN111477686A (zh) 2020-07-31
CN111477686B true CN111477686B (zh) 2022-12-09

Family

ID=71748250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010180384.5A Active CN111477686B (zh) 2020-03-16 2020-03-16 一种多开口式面板结构

Country Status (1)

Country Link
CN (1) CN111477686B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103618004A (zh) * 2013-10-16 2014-03-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104037090A (zh) * 2014-06-19 2014-09-10 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构
CN104157695A (zh) * 2014-07-14 2014-11-19 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104409513A (zh) * 2014-11-05 2015-03-11 京东方科技集团股份有限公司 一种金属氧化物薄膜晶体管及其制备方法、阵列基板
CN104979380A (zh) * 2015-05-26 2015-10-14 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制造方法
CN105070722A (zh) * 2015-07-14 2015-11-18 深圳市华星光电技术有限公司 Tft基板结构及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103618004A (zh) * 2013-10-16 2014-03-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104037090A (zh) * 2014-06-19 2014-09-10 深圳市华星光电技术有限公司 氧化物薄膜晶体管结构的制作方法及氧化物薄膜晶体管结构
CN104157695A (zh) * 2014-07-14 2014-11-19 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104409513A (zh) * 2014-11-05 2015-03-11 京东方科技集团股份有限公司 一种金属氧化物薄膜晶体管及其制备方法、阵列基板
CN104979380A (zh) * 2015-05-26 2015-10-14 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制造方法
CN105070722A (zh) * 2015-07-14 2015-11-18 深圳市华星光电技术有限公司 Tft基板结构及其制作方法

Also Published As

Publication number Publication date
CN111477686A (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN103499906B (zh) 一种阵列基板、其制备方法及显示装置
TWI407548B (zh) 積體有感應電晶體的分立功率金屬氧化物半導體場效應電晶體
CN103730508B (zh) 显示面板的垂直式薄膜晶体管结构及其制作方法
CN104937720B (zh) 半导体装置及其制造方法
CN104538403B (zh) 阵列基板单元结构、阵列基板、显示装置以及制作方法
US20190280119A1 (en) Super junction power transistor and preparation method thereof
CN103943628B (zh) Tft阵列基板、制造方法及其显示面板
US9614073B2 (en) Semiconductor device, and manufacturing method for same
TW200525753A (en) Insulation gate type semiconductor device and its manufacture method
CN103915508A (zh) 一种底栅结构的氧化物薄膜晶体管及其制作方法
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
JP2010186760A (ja) 半導体装置および半導体装置の製造方法
US9673299B2 (en) Method for manufacturing split-gate power device
US8841729B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR102017228B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN107564922A (zh) 阵列基板及其制造方法、显示装置
CN111477686B (zh) 一种多开口式面板结构
CN107112365A (zh) 半导体装置
CN107221500A (zh) 双沟槽场效应管及其制备方法
WO2016155189A1 (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105633171A (zh) 一种薄膜晶体管及其制作方法、显示装置
CN112490275B (zh) 显示面板及其制作方法、显示装置
KR101950003B1 (ko) 반도체 소자 및 그 형성 방법
WO2024036766A1 (zh) 阵列基板及显示面板
WO2017206659A1 (zh) Tft阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant