CN103915508A - 一种底栅结构的氧化物薄膜晶体管及其制作方法 - Google Patents
一种底栅结构的氧化物薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN103915508A CN103915508A CN201310017619.9A CN201310017619A CN103915508A CN 103915508 A CN103915508 A CN 103915508A CN 201310017619 A CN201310017619 A CN 201310017619A CN 103915508 A CN103915508 A CN 103915508A
- Authority
- CN
- China
- Prior art keywords
- layer
- hydrogen
- region
- etching barrier
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 107
- 239000001257 hydrogen Substances 0.000 claims abstract description 107
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 99
- 230000004888 barrier function Effects 0.000 claims abstract description 75
- 238000005530 etching Methods 0.000 claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 41
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 51
- 238000009413 insulation Methods 0.000 claims description 39
- 238000002161 passivation Methods 0.000 claims description 34
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 23
- 238000009738 saturating Methods 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical group [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Abstract
本发明公开了一种底栅结构的氧化物薄膜晶体管及其制作方法，该方法包括：衬底；栅极，形成在所述衬底上；栅绝缘层，形成在所述栅极和所述衬底上，并覆盖所述栅极；有源层，由氧化物半导体形成在所述栅绝缘层上，包括源区、漏区和与所述栅极对应的沟道区，所述源区和所述漏区中掺杂氢离子；透氢层，形成在所述有源层上，用于控制所述源区和所述漏区中掺杂氢离子的量；刻蚀阻挡层，形成在所述透氢层上与所述栅极对应的位置，用于阻挡氢离子进入所述沟道区；源极和漏极，电连接到所述有源层。该方案中包括透氢层能够保证形成沟道区，从而保证TFT器件有效。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种底栅结构的氧化物薄膜晶体管及其制作方法。
背景技术
薄膜晶体管（Thin Film Transistor，TFT）是一种基本逻辑单元器件，在平板显示、传感器、存储卡、射频识别标签等领域有很好的应用前景，因此，TFT的研究与开发在国际上受到广泛关注。
现有的TFT的结构如图1所示，图1中所示的TFT为底栅底接触结构，最底层为衬底10，形成于衬底之上的为栅极11，形成于覆盖衬底10和栅极11的为栅绝缘层12，形成于栅绝缘层12之上的为有源层13，有源层的材料可以是氧化物半导体，形成于有源层13之上的为刻蚀阻挡层14，形成于栅绝缘层12、有源层13和刻蚀阻挡层14之上的为含氢钝化层15，含氢钝化层15中的氢离子进入有源层13没有被刻蚀阻挡层14覆盖的部分，有源层13中氢离子进入的部分变为导体，从而形成源区131和漏区133，有源层13中氢离子未进入的部分就成为沟道区132，形成于含氢钝化层15之上的为源极16和漏极17，源极16和漏极17通过含氢钝化层15上的过孔18分别与有源层13中的源区131和漏区133电连接。从图1中可以看出，含氢钝化层15直接接触有源层13，由于氢间隙位缺陷在氧化物半导体中的形成能非常低，这就使得氢离子很容易进入氧化物半导体层中，被刻蚀阻挡层覆盖的部分也可能有氢离子进入，这时，整个氧化物半导体层就变成导体，不能形成沟道区，TFT器件失效。
发明内容
本发明实施例提供了一种底栅结构的氧化物薄膜晶体管及其制作方法，用以解决现有技术中存在的含氢钝化层中的氢离子进入整个氧化物半导体层导致的不能形成沟道区、TFT器件失效的问题。
本发明实施例提供一种底栅结构的氧化物薄膜晶体管，包括：
衬底；
栅极，形成在所述衬底上；
栅绝缘层，形成在所述栅极和所述衬底上，并覆盖所述栅极；
有源层，由氧化物半导体形成在所述栅绝缘层上，包括源区、漏区和与所述栅极对应的沟道区，所述源区和所述漏区中掺杂氢离子；
透氢层，形成在所述有源层上，用于控制所述源区和所述漏区中掺杂氢离子的量；
刻蚀阻挡层，形成在所述透氢层上与所述栅极对应的位置，用于阻挡氢离子进入所述沟道区；
源极和漏极，电连接到所述有源层。
相应的，本发明实施例提供一种底栅结构的氧化物薄膜晶体管的制作方法，包括：
在衬底上形成栅极；
在所述衬底和所述栅极上形成栅绝缘层，以覆盖所述栅极；
在所述栅绝缘层上顺序形成氧化物半导体层、透氢层和刻蚀阻挡层，其中，所述刻蚀阻挡层与所述栅极对应；
通过所述透氢层和所述刻蚀阻挡层向所述氧化物半导体层掺杂氢离子，形成有源层，其中，所述有源层掺杂氢离子的区域为源区和漏区，所述有源层未掺杂氢离子的区域为沟道区，所述透氢层用于控制所述源区和所述漏区中掺杂氢离子的量，所述刻蚀阻挡层用于阻挡氢离子进入所述沟道区；
形成电连接到所述有源层的源极和漏极。
相应的，本发明实施例还提供一种底栅结构的氧化物薄膜晶体管的制作方法，包括：
在衬底上形成栅极；
在所述衬底和所述栅极上形成栅绝缘层，以覆盖所述栅极；
在所述栅绝缘层上顺序形成源极漏极、氧化物半导体层、透氢层和刻蚀阻挡层，其中，所述刻蚀阻挡层与所述栅极对应；
通过所述透氢层和所述刻蚀阻挡层向所述氧化物半导体层掺杂氢离子，形成有源层，其中，所述有源层掺杂氢离子的区域为源区和漏区，所述有源层未掺杂氢离子的区域为沟道区，所述透氢层用于控制所述源区和所述漏区中掺杂氢离子的量，所述刻蚀阻挡层用于阻挡氢离子进入所述沟道区，所述源极和所述漏极电连接到所述有源层。
本发明有益效果如下：
本发明实施例提供一种底栅结构的氧化物薄膜晶体管及其制作方法，该底栅结构的氧化物薄膜晶体管包括衬底；栅极，形成在所述衬底上；栅绝缘层，形成在所述栅极和所述衬底上，并覆盖所述栅极；有源层，由氧化物半导体形成在所述栅绝缘层上，包括源区、漏区和与所述栅极对应的沟道区，所述源区和所述漏区中掺杂氢离子；透氢层，形成在所述有源层上，用于控制所述源区和所述漏区中掺杂氢离子的量；刻蚀阻挡层，形成在所述透氢层上与所述栅极对应的位置，用于阻挡氢离子进入所述沟道区；源极和漏极，电连接到所述有源层。该方案的氧化物薄膜晶体管中包括透氢层，可以控制源区和漏区中掺杂氢离子的量，这样就可以保证氢离子不会进入氧化物半导体层中被刻蚀阻挡层覆盖的部分，这部分能够保证形成沟道区，从而保证TFT器件有效。
附图说明
图1为现有技术中的TFT的截面图；
图2为本发明实施例一中底栅底接触结构的氧化物TFT的结构示意图；
图3为本发明实施例一中包含含氢钝化层的底栅底接触结构的氧化物TFT的结构示意图；
图4为本发明实施例一中底栅底接触结构的氧化物TFT的制作方法流程图；
图5为本发明实施例一中形成栅极后的截面图；
图6为本发明实施例一中形成栅绝缘层后的截面图；
图7为本发明实施例一中形成氧化物半导体层、透氢层和刻蚀阻挡层后的截面图；
图8为本发明实施例一中形成有源层后的截面图；
图9为本发明实施例一中采用氢离子注入方式形成有源层的示意图；
图10为本发明实施例一中在图9的基础上形成过孔后的示意图；
图11为本发明实施例一中在图10的基础上形成导电层后的示意图；
图12为本发明实施例一中采用含氢钝化层形成有源层的示意图；
图13为本发明实施例一中在图12的基础上形成过孔后的示意图；
图14为本发明实施例一中在图13的基础上形成导电层后的示意图；
图15为本发明实施例二中底栅顶接触结构的氧化物TFT的结构示意图；
图16为本发明实施例二中包含含氢钝化层的底栅顶接触结构的氧化物TFT的结构示意图；
图17为本发明实施例二中底栅顶接触结构的氧化物TFT的制作方法流程图；
图18为本发明实施例二中采用氢离子注入方式形成有源层的示意图。
具体实施方式
针对现有技术中存在的含氢钝化层中的氢离子进入整个氧化物半导体层导致的不能形成沟道区、TFT器件失效的问题，本发明实施例提供一种底栅结构的氧化物TFT，包括：衬底；栅极，形成在衬底上；栅绝缘层，形成在栅极和衬底上，并覆盖栅极；有源层，由氧化物半导体形成在栅绝缘层上，包括源区、漏区和与栅极对应的沟道区，源区和漏区中掺杂氢离子；透氢层，形成在有源层上，用于控制源区和漏区中掺杂氢离子的量；刻蚀阻挡层，形成在透氢层上与栅极对应的位置，用于阻挡氢离子进入沟道区；源极和漏极，电连接到有源层。具体的，底栅结构的氧化物TFT可以分为两种，一种是底栅底接触结构的氧化物TFT，一种是底栅顶接触结构的氧化物TFT，下面分别介绍这两种TFT的结构及其制作方法。
实施例一
本发明实施例提供一种底栅底接触结构的氧化物TFT，该TFT的结构如图2所示，包括：衬底20；栅极21，形成在衬底20上；栅绝缘层22，形成在栅极21和衬底20上，并覆盖栅极21；有源层23，由氧化物半导体形成在栅绝缘层22上，包括源区231、漏区232和与栅极21对应的沟道区233，源区231和漏区232中掺杂氢离子；透氢层24，形成在有源层23上，用于控制源区231和漏区232中掺杂氢离子的量；刻蚀阻挡层25，形成在透氢层24上与栅极21对应的位置，用于阻挡氢离子进入沟道区233；源极26（也可以是漏极），形成在透氢层24上，并通过透氢层24上的过孔241电连接到源区231（也可以是漏区）；漏极27（对应地也可以是源极），形成在透氢层24上，并通过透氢层24上的过孔242电连接到漏区232（对应地也可以是源区）。
其中，衬底的材料为玻璃或塑料中的任一种，优选的，衬底的材料选用玻璃。
栅极包括三层，可以是钛Ti/铝Al/Ti，也可以是钼Mo/Al/Mo，当然栅极也可以只包括一层，例如Ti、Al、Mo等等，厚度为至这里仅仅是举例说明栅极的两种可能的情况，还有其它很多情况，这里不再一一说明。通常，栅极21的面积比沟道区233面积大，沟道区233位于栅极21的正上方。
栅绝缘层可采用氧化硅SiOx，也可以采用SiOx/氮化硅SiNx等等，厚度为至
有源层可以采用铟镓锌氧化物（InGaZnO，IGZO）等氧化物半导体，厚度为至当氧化物半导体掺杂一定量的氢离子后，会变成导体。
透氢层的材料为SiOx或SiNx。透氢层的厚度为至可以通过调整透氢层的厚度来控制源区和漏区中掺杂氢离子的量，当源区和漏区中需要掺杂氢离子的量较多时，可以形成厚度较小的透氢层；反之，可以形成厚度较大的透氢层。这样就可以保证氢离子不会进入氧化物半导体层中被刻蚀阻挡层覆盖的部分，这部分能够保证形成沟道区，从而保证TFT器件有效。
刻蚀阻挡层可以为氧化铝AlOx或氧化钛TiOx等等，厚度为至 通常，刻蚀阻挡层25的面积比沟道区233面积大，沟道区233位于刻蚀阻挡层25的正上方。
源极和漏极可以为Ti、Al、Mo等等，厚度为至
较佳的，如图3所示，底栅底接触结构的氧化物TFT在图2所示的结构的基础上可以做出一些改变，相同之处不再重复，该底栅底接触结构的氧化物TFT还包括：含氢钝化层28，形成在透氢层24和刻蚀阻挡层25上，并覆盖透氢层24和刻蚀阻挡层25，用于提供源区231和漏区232掺杂的氢离子。
其中，源极26，形成在含氢钝化层28上，并通过透氢层24和含氢钝化层28上的过孔243电连接到源区231；漏极27，形成在含氢钝化层28上，并通过透氢层24和含氢钝化层28上的过孔244电连接到漏区232。
含氢钝化层可以为含氢氮化硅（SiNx：H）等等，厚度为至
基于同一发明构思，本发明实施例提供一种底栅底接触结构的氧化物TFT的制作方法，该方法的流程如图4所示，包括：
S40：在衬底20上形成栅极21。
在衬底上形成栅极金属层，并对栅极金属层进行掩模、曝光、刻蚀得到栅极，优选地采用湿刻的方法。如图5所示为形成栅极后的截面图。
S41：在衬底20和栅极21上形成栅绝缘层22，以覆盖栅极21以及整个衬底20范围。
如图6所示为形成栅绝缘层后的截面图。
S42：在栅绝缘层22上顺序形成氧化物半导体层23、透氢层24和刻蚀阻挡层25，其中，刻蚀阻挡层25与栅极21对应。
在形成刻蚀阻挡层时，首先形成刻蚀阻挡层薄膜，然后对刻蚀阻挡层薄膜进行掩模、曝光、湿刻得到刻蚀阻挡层。形成氧化物半导体层、透氢层和刻蚀阻挡层的截面图如图7所示。
其中刻蚀阻挡层可以完全与栅极对应，也可以覆盖住栅极，图7中示出的是覆盖住栅极的情况。
S43：通过透氢层24和刻蚀阻挡层25向氧化物半导体层23掺杂氢离子，形成有源层23，其中，有源层23掺杂氢离子的区域为源区231和漏区232，有源层23未掺杂氢离子的区域为沟道区233，透氢层24用于控制源区231和漏区231中掺杂氢离子的量，刻蚀阻挡层25用于阻挡氢离子进入沟道区233。
如图8所示为形成有源层后的截面图。
S44：形成电连接到有源层23的源极26和漏极27。
如图2所示为形成源极和漏极后的截面图，至此，就形成了底栅底接触结构的氧化物TFT。
具体的，上述S42中的形成透氢层，具体包括：在氧化物半导体层上形成厚度为至的SiOx或SiNx，得到透氢层。
具体的，上述S43中的通过透氢层24和刻蚀阻挡层25向氧化物半导体层23掺杂氢离子，形成有源层23，具体包括两种方式：
第一种：如图9所示，采用氢离子注入方式通过透氢层24和刻蚀阻挡层25向氧化物半导体层23掺杂氢离子，形成有源层23。
具体的，上述S44中的形成电连接到有源层23的源极26和漏极27，具体包括：
S440：在透氢层24对应源区231和漏区232的位置形成过孔241、242，以暴露源区231和漏区232。
可以采用干刻的方法形成过孔，如图10所示为形成过孔后的截面图。
S441：在透氢层24和刻蚀阻挡层25上形成导电层29，以填充过孔241、242。
如图11所示为形成导电层后的截面图。
S442：将导电层29图案化，形成电连接到有源层23的源极26和漏极27，源极26与源区231电连接，漏极27与漏区232电连接。
可以采用湿刻的方法形成源极和漏极，如图2所示为形成源极和漏极后的截面图。
第二种：如图12所示，在透氢层24和刻蚀阻挡层25上形成含氢钝化层28，以覆盖透氢层24和刻蚀阻挡层25；含氢钝化层28中的氢离子通过透氢层24进入氧化物半导体层23中，形成有源层23。
具体的，上述S44中的形成电连接到有源层23的源极26和漏极27，具体包括：
S443：在透氢层24和含氢钝化层28对应源区和漏区的位置形成过孔243、244，以暴露源区231和漏区232。
可以采用干刻的方法形成过孔，如图13所示为形成过孔后的截面图。
S444：在含氢钝化层28上形成导电层29，以填充过孔243、244。
如图14所示为形成导电层后的截面图。
S445：将导电层29图案化，形成电连接到有源层23的源极26和漏极27，源极26与源区231电连接，漏极27与漏区232电连接。
如图3所示为形成源极和漏极后的截面图。
实施例二
本发明实施例提供一种底栅顶接触结构的氧化物TFT，该TFT的结构如图15所示，包括：衬底20；栅极21，形成在衬底20上；栅绝缘层22，形成在栅极21和衬底20上，并覆盖栅极21；有源层23，由氧化物半导体形成在栅绝缘层22上，包括源区231、漏区232和与栅极21对应的沟道区233，源区231和漏区232中掺杂氢离子；透氢层24，形成在有源层23上，用于控制源区231和漏区232中掺杂氢离子的量；刻蚀阻挡层25，形成在透氢层24上与栅极21对应的位置，用于阻挡氢离子进入沟道区233；源极26（也可以是漏极），形成在栅绝缘层22和有源层23之间，电连接到源区231（也可以是漏区）；漏极27（对应地也可以是源极），形成在栅绝缘层22和有源层23之间，电连接到漏区232（对应地也可以是源区）。
较佳的，如图16所示，底栅顶接触结构的氧化物TFT在图15所示的结构的基础上可以做出一些改变，相同之处不再重复，该底栅底接触结构的氧化物TFT还包括：含氢钝化层28，形成在透氢层24和刻蚀阻挡层25上，并覆盖透氢层24和刻蚀阻挡层25，用于提供源区231和漏区232掺杂的氢离子。
其中，源极26，形成在栅绝缘层22和有源层23之间，电连接到源区231；漏极27，形成在栅绝缘层22和有源层23之间，电连接到漏区232。
基于同一发明构思，本发明实施例提供一种底栅顶接触结构的氧化物TFT的制作方法，该方法的流程如图17所示，包括：
S170：在衬底20上形成栅极21。
如图5所示为形成栅极后的截面图。
S171：在衬底20和栅极21上形成栅绝缘层22，以覆盖栅极21以及整个衬底20范围。
如图6所示为形成栅绝缘层后的截面图。
S172：在栅绝缘层22上顺序形成源极26、漏极27、氧化物半导体层23、透氢层24和刻蚀阻挡层25，其中，刻蚀阻挡层25与栅极21对应。
形成源极漏极、氧化物半导体层、透氢层和刻蚀阻挡层的截面图如图15所示。
S173：通过透氢层24和刻蚀阻挡层25向氧化物半导体层23掺杂氢离子，形成有源层23，其中，有源层23掺杂氢离子的区域为源区231和漏区232，有源层23未掺杂氢离子的区域为沟道区233，透氢层24用于控制源区231和漏区232中掺杂氢离子的量，刻蚀阻挡层25用于阻挡氢离子进入沟道区233，源极26和漏极27电连接到有源层23。
具体的，上述S172中的形成透氢层，具体包括：在氧化物半导体层上形成厚度为至的SiOx或SiNx，得到透氢层。
具体的，上述S173中的通过透氢层和刻蚀阻挡层向氧化物半导体层掺杂氢离子，形成有源层，具体包括两种方式：
第一种方式，如图18所示，采用氢离子注入方式通过透氢层24和刻蚀阻挡层25向氧化物半导体层23掺杂氢离子，形成有源层23。
第二种方式，如图16所示，在透氢层24和刻蚀阻挡层25上形成含氢钝化层28，以覆盖透氢层24和刻蚀阻挡层25；含氢钝化层28中的氢离子通过透氢层24进入氧化物半导体层23中，形成有源层23。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种底栅结构的氧化物薄膜晶体管，其特征在于，包括：
衬底；
栅极，形成在所述衬底上；
栅绝缘层，形成在所述栅极和所述衬底上，并覆盖所述栅极；
有源层，由氧化物半导体形成在所述栅绝缘层上，包括源区、漏区和与所述栅极对应的沟道区，所述源区和所述漏区中掺杂氢离子；
透氢层，形成在所述有源层上，用于控制所述源区和所述漏区中掺杂氢离子的量；
刻蚀阻挡层，形成在所述透氢层上与所述栅极对应的位置，用于阻挡氢离子进入所述沟道区；
源极和漏极，电连接到所述有源层。
2.如权利要求1所述的薄膜晶体管，其特征在于，源极和漏极，电连接到所述有源层，具体包括：
所述源极，形成在所述透氢层上，并通过所述透氢层上的过孔电连接到所述源区；所述漏极，形成在所述透氢层上，并通过所述透氢层上的过孔电连接到所述漏区；或者
所述源极，形成在所述栅绝缘层和所述有源层之间，电连接到所述源区；所述漏极，形成在所述栅绝缘层和所述有源层之间，电连接到所述漏区。
3.如权利要求1所述的薄膜晶体管，其特征在于，还包括：
含氢钝化层，形成在所述透氢层和所述刻蚀阻挡层上，并覆盖所述透氢层和所述刻蚀阻挡层，用于提供所述源区和所述漏区掺杂的氢离子。
4.如权利要求3所述的薄膜晶体管，其特征在于，源极和漏极，电连接到所述有源层，具体包括：
所述源极，形成在所述含氢钝化层上，并通过所述透氢层和所述含氢钝化层上的过孔电连接到所述源区；所述漏极，形成在所述含氢钝化层上，并通过所述透氢层和所述含氢钝化层上的过孔电连接到所述漏区；或者
所述源极，形成在所述栅绝缘层和所述有源层之间，电连接到所述源区；所述漏极，形成在所述栅绝缘层和所述有源层之间，电连接到所述漏区。
5.如权利要求1-4任一所述的薄膜晶体管，其特征在于，所述透氢层的材料为氧化硅SiOx或氮化硅SiNx。
6.如权利要求1-4任一所述的薄膜晶体管，其特征在于，所述透氢层的厚度为至
7.一种底栅结构的氧化物薄膜晶体管的制作方法，其特征在于，包括：
在衬底上形成栅极；
在所述衬底和所述栅极上形成栅绝缘层，以覆盖所述栅极；
在所述栅绝缘层上顺序形成氧化物半导体层、透氢层和刻蚀阻挡层，其中，所述刻蚀阻挡层与所述栅极对应；
通过所述透氢层和所述刻蚀阻挡层向所述氧化物半导体层掺杂氢离子，形成有源层，其中，所述有源层掺杂氢离子的区域为源区和漏区，所述有源层未掺杂氢离子的区域为沟道区，所述透氢层用于控制所述源区和所述漏区中掺杂氢离子的量，所述刻蚀阻挡层用于阻挡氢离子进入所述沟道区；
形成电连接到所述有源层的源极和漏极。
8.如权利要求7所述的方法，其特征在于，形成所述透氢层，具体包括：
在所述氧化物半导体层上形成厚度为至的氧化硅SiOx或氮化硅SiNx，得到所述透氢层。
9.如权利要求7所述的方法，其特征在于，通过所述透氢层和所述刻蚀阻挡层向所述氧化物半导体层掺杂氢离子，形成有源层，具体包括：
采用氢离子注入方式通过所述透氢层和所述刻蚀阻挡层向所述氧化物半导体层掺杂氢离子，形成有源层。
10.如权利要求9所述的方法，其特征在于，形成电连接到所述有源层的源极和漏极，具体包括：
在所述透氢层对应所述源区和所述漏区的位置形成过孔，以暴露所述源区和所述漏区；
在所述透氢层和所述刻蚀阻挡层上形成导电层，以填充所述过孔；
将所述导电层图案化，形成电连接到所述有源层的源极和漏极，所述源极与所述源区电连接，所述漏极与所述漏区电连接。
11.如权利要求7所述的方法，其特征在于，通过所述透氢层和所述刻蚀阻挡层向所述氧化物半导体层掺杂氢离子，形成有源层，具体包括：
在所述透氢层和所述刻蚀阻挡层上形成含氢钝化层，以覆盖所述透氢层和所述刻蚀阻挡层；
所述含氢钝化层中的氢离子通过所述透氢层和所述刻蚀阻挡层进入所述氧化物半导体层中，形成有源层。
12.如权利要求11所述的方法，其特征在于，形成电连接到所述有源层的源极和漏极，具体包括：
在所述透氢层和所述含氢钝化层对应所述源区和所述漏区的位置形成过孔，以暴露所述源区和所述漏区；
在所述含氢钝化层上形成导电层，以填充所述过孔；
将所述导电层图案化，形成电连接到所述有源层的源极和漏极，所述源极与所述源区电连接，所述漏极与所述漏区电连接。
13.一种底栅结构的氧化物薄膜晶体管的制作方法，其特征在于，包括：
在衬底上形成栅极；
在所述衬底和所述栅极上形成栅绝缘层，以覆盖所述栅极；
在所述栅绝缘层上顺序形成源极漏极、氧化物半导体层、透氢层和刻蚀阻挡层，其中，所述刻蚀阻挡层与所述栅极对应；
通过所述透氢层和所述刻蚀阻挡层向所述氧化物半导体层掺杂氢离子，形成有源层，其中，所述有源层掺杂氢离子的区域为源区和漏区，所述有源层未掺杂氢离子的区域为沟道区，所述透氢层用于控制所述源区和所述漏区中掺杂氢离子的量，所述刻蚀阻挡层用于阻挡氢离子进入所述沟道区，所述源极和所述漏极电连接到所述有源层。
14.如权利要求13所述的方法，其特征在于，形成所述透氢层，具体包括：
在所述氧化物半导体层上形成厚度为至的氧化硅SiOx或氮化硅SiNx，得到所述透氢层。
15.如权利要求13所述的方法，其特征在于，通过所述透氢层和所述刻蚀阻挡层向所述氧化物半导体层掺杂氢离子，形成有源层，具体包括：
采用氢离子注入方式通过所述透氢层和所述刻蚀阻挡层向所述氧化物半导体层掺杂氢离子，形成有源层；或者
在所述透氢层和所述刻蚀阻挡层上形成含氢钝化层，以覆盖所述透氢层和所述刻蚀阻挡层；所述含氢钝化层中的氢离子通过所述透氢层进入所述氧化物半导体层中，形成有源层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310017619.9A CN103915508B (zh) | 2013-01-17 | 2013-01-17 | 一种底栅结构的氧化物薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310017619.9A CN103915508B (zh) | 2013-01-17 | 2013-01-17 | 一种底栅结构的氧化物薄膜晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103915508A true CN103915508A (zh) | 2014-07-09 |
| CN103915508B CN103915508B (zh) | 2017-05-17 |
Family
ID=51041043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310017619.9A Active CN103915508B (zh) | 2013-01-17 | 2013-01-17 | 一种底栅结构的氧化物薄膜晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103915508B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104134613A (zh) * | 2014-07-21 | 2014-11-05 | 福州华映视讯有限公司 | 一种薄膜晶体管及其制造方法 |
| CN104157610A (zh) * | 2014-08-20 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
| CN104952933A (zh) * | 2015-06-01 | 2015-09-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| US9614036B2 (en) | 2014-08-20 | 2017-04-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Manufacture method of TFT substrate and sturcture thereof |
| WO2017124594A1 (zh) * | 2016-01-22 | 2017-07-27 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 |
| WO2017193637A1 (zh) * | 2016-05-10 | 2017-11-16 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 |
| CN107910331A (zh) * | 2017-11-17 | 2018-04-13 | 南方科技大学 | 非易失存储器单元及其制备方法 |
| CN109148598A (zh) * | 2018-08-20 | 2019-01-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制备方法 |
| CN109638034A (zh) * | 2018-11-06 | 2019-04-16 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的制造方法 |
| CN111554736A (zh) * | 2019-02-11 | 2020-08-18 | 三星显示有限公司 | 显示装置 |
| CN112466931A (zh) * | 2020-11-27 | 2021-03-09 | Tcl华星光电技术有限公司 | 电极结构及其制备方法、薄膜晶体管 |
| CN113097289A (zh) * | 2021-03-30 | 2021-07-09 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1341956A (zh) * | 2000-09-04 | 2002-03-27 | 精工爱普生株式会社 | 场效应晶体管的制造方法 |
| CN101401213A (zh) * | 2006-03-17 | 2009-04-01 | 佳能株式会社 | 使用氧化物膜用于沟道的场效应晶体管及其制造方法 |
| CN101901839A (zh) * | 2009-05-29 | 2010-12-01 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN102257621A (zh) * | 2008-12-19 | 2011-11-23 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| CN102655173A (zh) * | 2011-03-02 | 2012-09-05 | 株式会社东芝 | 薄膜晶体管，薄膜晶体管的制造方法，以及显示装置 |
| CN202423298U (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种tft、阵列基板以及显示器件 |
| CN102668096A (zh) * | 2009-10-30 | 2012-09-12 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN102709187A (zh) * | 2011-03-25 | 2012-10-03 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
-
2013
- 2013-01-17 CN CN201310017619.9A patent/CN103915508B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1341956A (zh) * | 2000-09-04 | 2002-03-27 | 精工爱普生株式会社 | 场效应晶体管的制造方法 |
| CN101401213A (zh) * | 2006-03-17 | 2009-04-01 | 佳能株式会社 | 使用氧化物膜用于沟道的场效应晶体管及其制造方法 |
| CN102257621A (zh) * | 2008-12-19 | 2011-11-23 | 株式会社半导体能源研究所 | 晶体管的制造方法 |
| CN101901839A (zh) * | 2009-05-29 | 2010-12-01 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN102668096A (zh) * | 2009-10-30 | 2012-09-12 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
| CN102655173A (zh) * | 2011-03-02 | 2012-09-05 | 株式会社东芝 | 薄膜晶体管，薄膜晶体管的制造方法，以及显示装置 |
| CN102709187A (zh) * | 2011-03-25 | 2012-10-03 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| CN202423298U (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种tft、阵列基板以及显示器件 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104134613A (zh) * | 2014-07-21 | 2014-11-05 | 福州华映视讯有限公司 | 一种薄膜晶体管及其制造方法 |
| CN104134613B (zh) * | 2014-07-21 | 2018-12-11 | 福州华映视讯有限公司 | 一种薄膜晶体管及其制造方法 |
| CN104157610A (zh) * | 2014-08-20 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
| WO2016026178A1 (zh) * | 2014-08-20 | 2016-02-25 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
| US9614036B2 (en) | 2014-08-20 | 2017-04-04 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Manufacture method of TFT substrate and sturcture thereof |
| CN104952933A (zh) * | 2015-06-01 | 2015-09-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| US10115748B2 (en) | 2016-01-22 | 2018-10-30 | Shenzhen China Star Optoelectronics Co., Ltd | Thin film transistor array substrate and manufacture method of thin film transistor array substrate |
| WO2017124594A1 (zh) * | 2016-01-22 | 2017-07-27 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 |
| WO2017193637A1 (zh) * | 2016-05-10 | 2017-11-16 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置 |
| US10332987B2 (en) | 2016-05-10 | 2019-06-25 | Boe Technology Group Co., Ltd. | Thin film transistor, manufacturing method for array substrate, array substrate and display device |
| CN107910331A (zh) * | 2017-11-17 | 2018-04-13 | 南方科技大学 | 非易失存储器单元及其制备方法 |
| CN107910331B (zh) * | 2017-11-17 | 2020-07-28 | 南方科技大学 | 非易失存储器单元及其制备方法 |
| CN109148598A (zh) * | 2018-08-20 | 2019-01-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制备方法 |
| CN109638034A (zh) * | 2018-11-06 | 2019-04-16 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的制造方法 |
| CN111554736A (zh) * | 2019-02-11 | 2020-08-18 | 三星显示有限公司 | 显示装置 |
| CN112466931A (zh) * | 2020-11-27 | 2021-03-09 | Tcl华星光电技术有限公司 | 电极结构及其制备方法、薄膜晶体管 |
| US11757044B2 (en) | 2020-11-27 | 2023-09-12 | Tcl China Star Optoelectronics Technology Co., Ltd. | Electrode structure, manufacturing method thereof, and thin film transistor |
| CN113097289A (zh) * | 2021-03-30 | 2021-07-09 | 合肥维信诺科技有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103915508B (zh) | 2017-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915508A (zh) | 一种底栅结构的氧化物薄膜晶体管及其制作方法 | |
| CN103081079B (zh) | 半导体装置及其制造方法 | |
| US9570621B2 (en) | Display substrate, method of manufacturing the same | |
| CN103403873B (zh) | 偏移电极tft结构 | |
| US10644160B2 (en) | Thin film transistor and fabricating method thereof, array substrate and display device | |
| US20140009706A1 (en) | Display device | |
| CN103456740A (zh) | 像素单元及其制造方法、阵列基板和显示装置 | |
| TW201630192A (zh) | 半導體裝置及其製造方法 | |
| US10340392B2 (en) | Semiconductor device including mark portion and production method for same | |
| CN102629591A (zh) | 一种阵列基板的制造方法及阵列基板、显示器 | |
| US9159746B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| CN103579356A (zh) | 一种氧化物tft及其制备方法、显示面板和显示装置 | |
| KR20110069454A (ko) | 박막 트랜지스터 및 그 형성방법 | |
| CN106415801A (zh) | 半导体装置及其制造方法 | |
| WO2017008331A1 (zh) | Tft基板结构及其制作方法 | |
| WO2017071661A1 (zh) | 一种薄膜晶体管及制造方法和显示器面板 | |
| CN103456739A (zh) | 阵列基板及其制造方法和显示装置 | |
| US9917203B2 (en) | Thin film transistor, manufacturing method thereof, array substrate and display apparatus | |
| CN105914213B (zh) | 阵列基板及其制备方法 | |
| CN110707106A (zh) | 薄膜晶体管及制备方法、显示装置 | |
| US10037914B2 (en) | Semiconductor transistor device and fabrication method thereof | |
| CN103367456B (zh) | 薄膜晶体管及其制造方法 | |
| WO2016155189A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| KR101819214B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20130009144A1 (en) | Top-gate transistor array substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |