CN111128979A - 一种晶圆级的3d芯片制备方法 - Google Patents
一种晶圆级的3d芯片制备方法 Download PDFInfo
- Publication number
- CN111128979A CN111128979A CN201911155626.9A CN201911155626A CN111128979A CN 111128979 A CN111128979 A CN 111128979A CN 201911155626 A CN201911155626 A CN 201911155626A CN 111128979 A CN111128979 A CN 111128979A
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- chips
- independent
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 85
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 238000005520 cutting process Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 26
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 239000002313 adhesive film Substances 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 16
- 230000015654 memory Effects 0.000 claims description 16
- 238000009713 electroplating Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000010354 integration Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 239000003292 glue Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010892 electric spark Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明适用于芯片制备技术领域，提供了一种晶圆级的3D芯片制备方法，包括：提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上；提供临时载体晶圆和芯片底层晶圆；将所述两组以上的独立芯片贴装到所述临时载体晶圆上；在各独立芯片的焊盘上制备金属凸点；将所述芯片底层晶圆键合在所述金属凸点上；去除所述临时载体晶圆；根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。本发明实现了晶圆级的芯片堆叠制备，并且能够实现批量化制备，提高了生产效率，降低了3D集成芯片的制备成本。
Description
技术领域
本发明属于芯片制备技术领域，尤其涉及一种晶圆级的3D芯片制备方法。
背景技术
随着摩尔定律的不断延伸，芯片工艺器件的尺寸越来越小，集成电路芯片具有了更高的集成度。但当芯片器件的尺寸来到了深亚微米尺度时，进一步缩小的难度越来越大，芯片设计的研究开始朝着三维方向发展。
现有技术中存在以下芯片堆叠互联技术：
1)采用多个芯片之间胶粘垂直堆叠再通过引线键合实现芯片互联。该技术为传统技术，堆叠层数有限，由于采用键合方式实现垂直互联，引线引起的寄生和信号延迟响应明显，已经不适用于高频、高速电路芯片。
2)利用硅通孔(TSV)实现垂直互联，通过晶圆键合实现堆叠3D结构芯片，其中晶圆键合中主要采用电镀焊料凸点或铜柱表面电镀焊料层形成可焊凸点，再通过加热、加压方式形成堆叠垂直互联。该种方式在存储器应用最多，但硅通孔(TSV)工艺仅适用于硅基电路，在高频化合物半导体，如GaAs、GaN等芯片中无法应用。
可见，现有技术中的芯片堆叠互联制备技术存在着一定缺陷，应用范围存在限制，生产效率低。
发明内容
有鉴于此，本发明提供了一种晶圆级的3D芯片制备方法，以解决现有技术中的芯片堆叠互联制备技术存在着一定缺陷，导致应用范围存在限制、生产效率低的问题。
本发明实施例的第一方面提供了一种晶圆级的3D芯片制备方法，包括：
提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上；
提供临时载体晶圆和芯片底层晶圆；
将所述两组以上的独立芯片贴装到所述临时载体晶圆上；
在各独立芯片的焊盘上制备金属凸点；
将所述芯片底层晶圆键合在所述金属凸点上；
去除所述临时载体晶圆；
根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。
可选的，所述将所述两组以上的独立芯片贴装到所述临时载体晶圆上包括：在所述临时载体晶圆上粘贴临时键合胶膜；将各独立芯片的背面粘接至所述临时载体晶圆上的临时键合胶膜上。
可选的，粘接后各独立芯片的正面位于同一水平面。
可选的，所述在各独立芯片的焊盘上制备金属凸点包括：采用球焊方式或电镀方式在各独立芯片正面的焊盘上制备金属凸点。
可选的，所述将所述芯片底层晶圆键合在所述金属凸点上包括：在所述芯片底层晶圆上电镀金属或焊料层；在预设的环境中将所述电镀的金属或焊料层与所述金属凸点连接到一起。
可选的，所述去除所述临时载体晶圆包括：对所述临时载体晶圆上的临时键合胶膜进行解键合，使得所述临时载体晶圆与各独立芯片的背面脱离。
可选的，所述每组独立芯片包括不同材质和/或不同尺寸的独立芯片。
可选的，所述金属凸点为钉头凸点、双钉头凸点或柱状凸点。
本发明实施例的第二方面提供了一种晶圆级的3D芯片制备装置，包括：
贴装单元，用于将预先提供的两组以上的独立芯片贴装到预先提供的临时载体晶圆上，其中，每组独立芯片所包括的独立芯片数量为两个以上；
凸点单元，用于在各独立芯片的焊盘上制备金属凸点；
键合单元，用于将预先提供的芯片底层晶圆键合在所述金属凸点上；
去除单元，去除所述临时载体晶圆；
划片单元，用于根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。
本发明实施例的第三方面提供了一种终端上，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如任一项所述晶圆级的3D芯片制备方法的步骤。
本发明与现有技术相比存在的有益效果是：
本发明通过提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上；提供临时载体晶圆和芯片底层晶圆；将所述两组以上的独立芯片贴装到所述临时载体晶圆上；在各独立芯片的焊盘上制备金属凸点；将所述芯片底层晶圆键合在所述金属凸点上；去除所述临时载体晶圆；根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片；从而实现了晶圆级的芯片堆叠制备，并且能够实现批量化制备，提高了生产效率，降低了3D集成芯片的制备成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的晶圆级的3D芯片制备方法的实现流程图；
图2是本发明实施例提供的晶圆级的3D芯片制备装置的结构示意图；
图3是本发明实施例提供的分割划片得到3D芯片的示意图。
图4是本发明实施例提供的终端的示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
芯片的三维(3D)堆叠互联集成模式有三种：芯片与芯片的互联集成(Chip toChip)、芯片到晶圆的互联集成(Chip to Wafer)和晶圆到晶圆的互联集成(Wafer toWafer)。其中，Chip to Chip方式需要一个一个芯片进行堆叠，生产效率太低；Chip toWafer模式，需要将一个一个芯片焊接至底层晶圆，然后再分割底层晶圆形成独立的3D异构芯片，效率较低，而且限制了高温焊接工艺的使用；而Wafer to Wafer模式要求上、下芯片尺寸必须完全相同，也至多实现两种材质芯片的集成。无疑Wafer to Wafer模式有着最高的生产效率以及可期的最低成本和更高的集成度。本申请提出的晶圆级(即Wafer toWafer模式)异构芯片堆叠制备方法可突破现有技术的限制，可实现不同尺寸、多种材质芯片的集成。
异构芯片是指Si、GaAs、GaN、InP等不同外延或衬底的芯片。本申请所提供方案适用于异构芯片的集成，也同样适用于Si芯片之间、GaAs芯片或GaN芯片之间的三维堆叠。
参见图1，其示出了本发明实施例提供的晶圆级的3D芯片制备方法的实现流程图，详述如下：
在步骤101中、提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上。
在本发明实施例中，独立芯片是指用于集成为3D芯片的单独芯片，例如，两个独立芯片可集成为一个3D芯片，或者，三个独立芯片可集成为一个3D芯片。
芯片工艺中，同一芯片晶圆上可制备出多个独立芯片，本发明实施例中，可首先对制成的芯片晶圆进行测试，测试合格后利用砂轮或激光进行划片分割，以将芯片晶圆分割成独立芯片，例如，可以将同一芯片晶圆上的8个芯片通过划片分割，得到8个独立芯片。独立的实质含义是从同一晶圆上被分割独立开来。
在本发明实施例中，可以预先对待集成的多个独立芯片进行分组，以有利于后期的3D芯片的划片分割。例如，通过划分芯片晶圆A得到8个独立芯片A，通过划分芯片晶圆B得到8个独立芯片B；即可将这16个独立芯片分为8组，每组包含一个独立芯片A和一个独立芯片B，本申请即用于实现将每组所包含的独立芯片A、独立芯片B进行互联制备成一个3D芯片。
在步骤102中、提供临时载体晶圆和芯片底层晶圆。
在本发明实施例中，还提供有临时载体晶圆，临时载体晶圆可以是硅或玻璃材质，用于临时承载待集成的独立芯片；还提供有芯片底层晶圆，使之于临时载体晶圆上芯片键合以实现垂直互联，形成3D芯片。
在步骤103中、将所述两组以上的独立芯片贴装到所述临时载体晶圆上。
在本发明实施例中，首先将上述提供的两组以上的独立芯片均贴装到上述提供的临时载体晶圆上，在贴装时可以具有一定的顺序，该贴装顺序以有利于后续3D芯片的分割为宜。
可选的，上述步骤103可以包括：
在所述临时载体晶圆上粘贴临时键合胶膜；
将各独立芯片的背面粘接至所述临时载体晶圆上的临时键合胶膜上。
在本发明实施例中，临时键合胶膜是利用临时键合胶形成的一层薄膜，可以临时贴附在临时载体晶圆的上表面，并在临时键合胶膜上临时键合待集成的独立芯片。具体的，可以在临时载体晶圆的上表面贴附临时键合胶膜，采用高精度贴片机将各独立芯片按设定程序贴装到临时载体晶圆上的指定位置。在贴装时独立芯片的焊盘面朝上，背面与临时键合胶膜粘接，各独立芯片之间可留有微小间距，如20微米。另外，如果独立芯片之间的厚度存在差异，可以调整贴片机压力等工艺参数，以保障独立芯片在贴装后其焊盘表面(独立芯片的正面)处于同一平面。
在步骤104中、在各独立芯片的焊盘上制备金属凸点。
在本发明实施例中，在将各独立芯片临时键合在临时载体晶圆上的临时键合胶膜上之后，可以在各独立芯片的焊盘上制备金属凸点，所制备的金属凸点是用于键合芯片底层晶圆。
在本发明实施例中，由于临时键合在临时载体晶圆上的临时键合胶膜上的各独立芯片的焊盘表面处于同一平面，故可以使用金属凸点制备设备批量进行金属凸点的制备，提高制备效率。
可选的，上述步骤104可以包括：采用金丝球焊、铜丝球焊或电镀方式在各独立芯片正面的焊盘上制备金属凸点。
具体的，可以在各独立芯片的焊盘表面，采用金丝球焊的方式预置金属凸点，金属凸点直径可以大约在50～80um之间，金属凸点高度20～70um之间，可以通过丝径和工艺参数调整。
可选的，所述金属凸点可以为钉头凸点、双钉头凸点或柱状凸点。
在本发明实施例中，钉头凸点是指现有技术中常见的单钉头凸点，而为了制备较大高度的金属凸点，可以制备双钉头凸点，制备步骤如下：
提供金属丝，在金属丝的尾端熔出第一金属球。具体的，可以对金属丝的尾端进行电火花放电，以将金属丝的尾端熔为金属球。
将第一金属球焊接在载体上的预设位置，形成第一凸点。具体的，可以将熔出的金属球置于预设位置，并进行加热、加压和施加超声，以在热压超声键合作用下，将上述熔出的金属球(第一金属球)焊接在载体上的预设位置处，从而在所述预设位置上形成第一凸点。
在金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点。得到第一凸点之上具有第二凸点的双层凸点结构。具体的，可以在保持金属丝与第一凸点的连接的基础上，向金属丝与第一凸点的连接处进行电火花放电，以在该连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点，得到第一凸点之上具有第二凸点的双层凸点结构。
断开金属丝与所述第二凸点的连接，在所述载体上的预设位置处形成包含所述第一凸点和所述第二凸点的双钉头凸点。完成钉头凸点的制备。具体的，可以控制金属丝进行切向运动，以缩小所述金属丝与所述第二凸点的连接处的直径；之后控制所述金属丝向远离第二凸点的方向移动，以切断金属丝与所述第二凸点的连接。
另外，在另一种应用场景中，如果要制备更小尺寸凸点，可以采用电镀工艺，凸点尺寸可以最小达到10um。
在本发明实施例中，金属凸点的材质可以为金，也可以是铜，即上述金属丝相应的采用金丝或铜丝。
在步骤105中、将所述芯片底层晶圆键合在所述金属凸点上；
在本发明实施例中，制备金属凸点之后，可以将芯片底层晶圆键合在金属凸点上。
在一个可选实施例中，上述步骤105可以包括：在所述芯片底层晶圆上电镀金属或焊料层；在预设的环境中将所述电镀的金属或焊料层与所述金属凸点连接在一起。
在本发明实施例中，芯片底层晶圆的焊盘可以采用电镀工艺预置焊料(金属层)，可电镀的焊料包括：金-锡焊料、锡-银焊料、铟-锡焊料、铅-锡焊料以及其它各种可以通过单次电镀方式形成的两元或多元焊料，也可是多次单成分电镀形成多层结构焊料，原则上是可与凸点金属可以形成反应生成界面化合物以形成一定强度连接的焊料。
在本发明实施例中，上述预设的环境是指一定的真空条件、加热条件和加压条件。在该环境下实现晶圆键合(焊接)到一起。
需要说明的是，目前的金属凸点倒装方式，金属凸点直径小，互联密度大，高度低，超声热压倒装后之后会使芯片堆叠间距变得更小，适用于一般数字、模拟或光电芯片集成。但是对于高频、高速芯片堆叠结构，过小的堆叠间距将导致上、下层芯片之间信号串扰，或者形成小腔体谐振，故在高频、高速芯片3D堆叠集成方面难以应用，而本发明通过预置高金属凸点和晶圆级键合的制备方式，以较低成本的方式解决了这一问题。
在步骤106中、去除所述临时载体晶圆。
上述制备过程完成之后，可以进行临时载体晶圆的去除步骤。
在一个可选实施例中，上述临时载体晶圆的去除步骤可以包括：对所述临时载体晶圆上的临时键合胶膜进行解键合，使得所述临时载体晶圆与各独立芯片的背面脱离。
具体的，去除方式取决于所用临时键合胶的类型。对于使用热解型临时键合胶，可以采用加热方式使胶粘性去除。对于激光解胶型的临时键合胶则需要采用激光方式解胶，另外，激光解胶型的临时键合胶需要临时载体晶圆为玻璃，激光可以穿透玻璃作用于胶，实现解胶。当临时键合胶失去粘性，临时键合晶圆以及胶本身就会从芯片背面脱落。
在步骤107中、根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。
在本发明实施例中，具体可以通过激光或砂轮划片方式根据独立芯片的分组对所述芯片底层晶圆进行分割划片，得到与分组相应的3D芯片。
在本发明实施例中，每组独立芯片可以包括不同材质和/或不同尺寸的独立芯片。
由上可知，本发明通过提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上；提供临时载体晶圆和芯片底层晶圆；将所述两组以上的独立芯片贴装到所述临时载体晶圆上；在各独立芯片的焊盘上制备金属凸点；将所述芯片底层晶圆键合在所述金属凸点上；去除所述临时载体晶圆；根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片；从而实现了晶圆级的芯片堆叠制备，并且能够实现批量化制备，提高了生产效率，降低了3D集成芯片的制备成本。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
以下为本发明的装置实施例，对于其中未详尽描述的细节，可以参考上述对应的方法实施例。
图2示出了本发明实施例提供的晶圆级的3D芯片制备装置的结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下：
如图2所示，晶圆级的3D芯片制备装置2包括：贴装单元21，凸点单元22，键合单元23，去除单元24和划片单元25。
贴装单元21，用于将预先提供的两组以上的独立芯片贴装到预先提供的临时载体晶圆上，其中，每组独立芯片所包括的独立芯片数量为两个以上；
凸点单元22，用于在各独立芯片的焊盘上制备金属凸点；
键合单元23，用于将预先提供的芯片底层晶圆键合在所述金属凸点上；
去除单元24，去除所述临时载体晶圆；
划片单元25，用于根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。
可选的，晶圆级的3D芯片制备装置2还可以包括：
粘贴单元，用于在所述临时载体晶圆上粘贴临时键合胶膜；
相应的，贴装单元21具体用于将各独立芯片的背面粘接至所述临时载体晶圆上的临时键合胶膜上。
可选的，粘接后各独立芯片的正面位于同一水平面。
可选的，凸点单元22具体用于，采用金丝球焊或电镀方式在各独立芯片正面的焊盘上制备金属凸点。
可选的，键合单元23具体用于，在所述芯片底层晶圆上电镀金属层，在预设的环境中将所述电镀的金属层与所述金属凸点焊接。
可选的，去除单元24具体用于，对所述临时载体晶圆上的临时键合胶膜进行解键合，使得所述临时载体晶圆与各独立芯片的背面脱离。
可选的，所述每组独立芯片包括不同材质和/或不同尺寸的独立芯片。
可选的，所述金属凸点为双钉头凸点。
由上可知，本发明通过提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上；提供临时载体晶圆和芯片底层晶圆；将所述两组以上的独立芯片贴装到所述临时载体晶圆上；在各独立芯片的焊盘上制备金属凸点；将所述芯片底层晶圆键合在所述金属凸点上；去除所述临时载体晶圆；根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片；从而实现了晶圆级的芯片堆叠制备，并且能够实现批量化制备，提高了生产效率，降低了3D集成芯片的制备成本。
图3是本发明实施例提供的分割划片得到3D芯片的示意图。
如图3所示，去除临时载体晶圆后，芯片底层晶圆30上制备有3组独立芯片，每组包括两个独立芯片，可采用砂轮3进行划片分割，如椭圆形区域被分割划片后形成一3D芯片，该3D芯片包括底层301、独立芯片31和独立芯片32。其中间部分中，靠近芯片一侧的为制备的金属凸点，靠近底层一侧的为电镀的金属层，金属凸点和金属层键合形成集成有独立芯片31和独立芯片32的一个3D芯片。
图4是本发明一实施例提供的终端的示意图。如图4所示，该实施例的终端4包括：处理器40、存储器41以及存储在所述存储器41中并可在所述处理器40上运行的计算机程序42。所述处理器40执行所述计算机程序42时实现上述各个晶圆级的3D芯片制备方法实施例中的步骤，例如图1所示的步骤101至步骤107。或者，所述处理器40执行所述计算机程序42时实现上述各装置实施例中各模块/单元的功能，例如图2所示单元21至25的功能。
示例性的，所述计算机程序42可以被分割成一个或多个模块/单元，所述一个或者多个模块/单元被存储在所述存储器41中，并由所述处理器40执行，以完成本发明。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段，该指令段用于描述所述计算机程序42在所述终端4中的执行过程。
所述终端4可以是桌上型计算机、笔记本、掌上电脑及云端服务器等计算设备。所述终端可包括，但不仅限于，处理器40、存储器41。本领域技术人员可以理解，图4仅仅是终端4的示例，并不构成对终端4的限定，可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述终端还可以包括输入输出设备、网络接入设备、总线等。
所称处理器40可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器41可以是所述终端4的内部存储单元，例如终端4的硬盘或内存。所述存储器41也可以是所述终端4的外部存储设备，例如所述终端4上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器41还可以既包括所述终端4的内部存储单元也包括外部存储设备。所述存储器41用于存储所述计算机程序以及所述终端所需的其他程序和数据。所述存储器41还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置/终端和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种晶圆级的3D芯片制备方法，其特征在于，包括：
提供两组以上的独立芯片，其中，每组独立芯片所包括的独立芯片数量为两个以上；
提供临时载体晶圆和芯片底层晶圆；
将所述两组以上的独立芯片贴装到所述临时载体晶圆上；
在各独立芯片的焊盘上制备金属凸点；
将所述芯片底层晶圆键合在所述金属凸点上；
去除所述临时载体晶圆；
根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。
2.根据权利要求1所述的3D芯片制备方法，其特征在于，所述将所述两组以上的独立芯片贴装到所述临时载体晶圆上包括：
在所述临时载体晶圆上粘贴临时键合胶膜；
将各独立芯片的背面粘接至所述临时载体晶圆上的临时键合胶膜上。
3.根据权利要求2所述的3D芯片制备方法，其特征在于，粘接后各独立芯片的正面位于同一水平面。
4.根据权利要求3所述的3D芯片制备方法，其特征在于，所述在各独立芯片的焊盘上制备金属凸点包括：
采用球焊方式或电镀方式在各独立芯片正面的焊盘上制备金属凸点。
5.根据权利要求4所述的3D芯片制备方法，其特征在于，所述将所述芯片底层晶圆键合在所述金属凸点上包括：
在所述芯片底层晶圆上电镀金属或焊料层；
在预设的环境中将所述电镀的金属或焊料层与所述金属凸点连接到一起。
6.根据权利要求5所述的3D芯片制备方法，其特征在于，所述去除所述临时载体晶圆包括：
对所述临时载体晶圆上的临时键合胶膜进行解键合，使得所述临时载体晶圆与各独立芯片的背面脱离。
7.根据权利要求1至6任一项所述的3D芯片制备方法，其特征在于，所述每组独立芯片包括不同材质和/或不同尺寸的独立芯片。
8.根据权利要求4至6任一项所述的3D芯片制备方法，其特征在于，所述金属凸点包括钉头凸点、双钉头凸点或柱状凸点。
9.一种晶圆级的3D芯片制备装置，其特征在于，包括：
贴装单元，用于将预先提供的两组以上的独立芯片贴装到预先提供的临时载体晶圆上，其中，每组独立芯片所包括的独立芯片数量为两个以上；
凸点单元，用于在各独立芯片的焊盘上制备金属凸点；
键合单元，用于将预先提供的芯片底层晶圆键合在所述金属凸点上；
去除单元，去除所述临时载体晶圆；
划片单元，用于根据独立芯片的分组对所述芯片底层晶圆进行分割划片，获得两个以上的3D芯片。
10.一种终端，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如上的权利要求1至8中任一项所述晶圆级的3D芯片制备方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911155626.9A CN111128979B (zh) | 2019-11-22 | 2019-11-22 | 一种晶圆级的3d芯片制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911155626.9A CN111128979B (zh) | 2019-11-22 | 2019-11-22 | 一种晶圆级的3d芯片制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128979A true CN111128979A (zh) | 2020-05-08 |
| CN111128979B CN111128979B (zh) | 2022-08-16 |
Family
ID=70496407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911155626.9A Active CN111128979B (zh) | 2019-11-22 | 2019-11-22 | 一种晶圆级的3d芯片制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128979B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1242602A (zh) * | 1998-07-16 | 2000-01-26 | 日东电工株式会社 | 晶片规模封装结构及其内使用的电路板 |
| CN102263039A (zh) * | 2010-05-24 | 2011-11-30 | 日月光半导体制造股份有限公司 | 晶粒总成的制造方法 |
| CN103681639A (zh) * | 2012-09-25 | 2014-03-26 | 格科微电子（上海）有限公司 | 系统级封装结构及其封装方法 |
| CN106024766A (zh) * | 2016-07-18 | 2016-10-12 | 华进半导体封装先导技术研发中心有限公司 | 高堆叠晶圆系统级封装结构及制备方法 |
| CN106876333A (zh) * | 2017-03-28 | 2017-06-20 | 华进半导体封装先导技术研发中心有限公司 | 一种晶圆级封装结构的制备方法及晶圆级封装结构 |
| CN107785280A (zh) * | 2016-08-25 | 2018-03-09 | 鸿骐新技股份有限公司 | 重组式晶圆的对贴方法 |
| CN110310895A (zh) * | 2019-07-31 | 2019-10-08 | 中国电子科技集团公司第五十八研究所 | 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构 |
-
2019
- 2019-11-22 CN CN201911155626.9A patent/CN111128979B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1242602A (zh) * | 1998-07-16 | 2000-01-26 | 日东电工株式会社 | 晶片规模封装结构及其内使用的电路板 |
| CN102263039A (zh) * | 2010-05-24 | 2011-11-30 | 日月光半导体制造股份有限公司 | 晶粒总成的制造方法 |
| CN103681639A (zh) * | 2012-09-25 | 2014-03-26 | 格科微电子（上海）有限公司 | 系统级封装结构及其封装方法 |
| CN106024766A (zh) * | 2016-07-18 | 2016-10-12 | 华进半导体封装先导技术研发中心有限公司 | 高堆叠晶圆系统级封装结构及制备方法 |
| CN107785280A (zh) * | 2016-08-25 | 2018-03-09 | 鸿骐新技股份有限公司 | 重组式晶圆的对贴方法 |
| CN106876333A (zh) * | 2017-03-28 | 2017-06-20 | 华进半导体封装先导技术研发中心有限公司 | 一种晶圆级封装结构的制备方法及晶圆级封装结构 |
| CN110310895A (zh) * | 2019-07-31 | 2019-10-08 | 中国电子科技集团公司第五十八研究所 | 一种埋入tsv转接芯片硅基扇出型三维集成封装方法及结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128979B (zh) | 2022-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7115446B2 (en) | Flip chip bonding method for enhancing adhesion force in flip chip packaging process and metal layer-built structure of substrate for the same | |
| US9570429B2 (en) | Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package | |
| US7683459B2 (en) | Bonding method for through-silicon-via based 3D wafer stacking | |
| JP2000156461A (ja) | 高集積度チップ・オン・チップ実装 | |
| CN102148220A (zh) | 半导体装置 | |
| CN105575889B (zh) | 制造三维集成电路的方法 | |
| WO2009146587A1 (en) | Bongding method for through-silicon-via based 3d wafer stacking | |
| US20190326190A1 (en) | Wafer stacking for integrated circuit manufacturing | |
| TW201804578A (zh) | 被配置為於超過１ＧＨｚ操作的３Ｄ電子模組的集體製造的方法 | |
| CN112420679A (zh) | 一种射频模块三维堆叠结构及其制作方法 | |
| TWI548009B (zh) | 用於針對晶圓上晶片組件的暫時性晶圓模製的方法 | |
| CN103594447B (zh) | 封装密度大高频性能好的ic芯片堆叠封装件及制造方法 | |
| JPH06151701A (ja) | 半導体装置の製造方法 | |
| JP2015008210A (ja) | 半導体装置の製造方法 | |
| CN115763281A (zh) | 一种扇出式芯片封装方法及扇出式芯片封装结构 | |
| CN110349933A (zh) | 一种晶圆键合堆叠芯片的封装结构及制备方法 | |
| CN111128979B (zh) | 一种晶圆级的3d芯片制备方法 | |
| CN105161465A (zh) | 晶圆级芯片封装方法 | |
| KR20010019770A (ko) | 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지제조방법 | |
| CN114334905A (zh) | 一种系统级异质集成封装结构及其制备方法 | |
| CN111009520B (zh) | 一种3d集成芯片及其制备方法 | |
| CN210296298U (zh) | 一种2.5d硅基转接板封装结构 | |
| KR20190136459A (ko) | 반도체 다이들을 스택하는 방법 및 반도체 패키지 | |
| CN105261568A (zh) | 中介基板的制法 | |
| CN210136868U (zh) | 一种晶圆键合堆叠芯片的封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |