CN111009520B - 一种3d集成芯片及其制备方法 - Google Patents

一种3d集成芯片及其制备方法 Download PDF

Info

Publication number
CN111009520B
CN111009520B CN201911154973.XA CN201911154973A CN111009520B CN 111009520 B CN111009520 B CN 111009520B CN 201911154973 A CN201911154973 A CN 201911154973A CN 111009520 B CN111009520 B CN 111009520B
Authority
CN
China
Prior art keywords
chip
salient point
bump
rewiring
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911154973.XA
Other languages
English (en)
Other versions
CN111009520A (zh
Inventor
王磊
杨彦锋
徐达
常青松
祁广峰
张延青
要志宏
白银超
崔亮
刘飞飞
杨楠
高显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911154973.XA priority Critical patent/CN111009520B/zh
Publication of CN111009520A publication Critical patent/CN111009520A/zh
Application granted granted Critical
Publication of CN111009520B publication Critical patent/CN111009520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明适用于半导体芯片技术领域，提供了一种3D集成芯片及其制备方法。其中，所述3D集成芯片包括上下堆叠集成的第一芯片和第二芯片；所述第一芯片的焊盘上制备有焊料凸点；所述第二芯片的芯片表面设置有再布线有机介质层，所述再布线有机介质层上沉积有重布线金属层，所述重布线金属层上设置有外介质层，所述外介质层具有开孔，所述开孔处沉积电镀有新焊盘，所述第二焊盘通过所述重布线金属层与所述第二芯片的原焊盘连接；所述新焊盘与所述焊料凸点之间通过钉头凸点焊接固定。本发明能够有效缓解3D集成芯片堆叠结构的热应力，提升了3D集成芯片的可靠性。

Description

一种3D集成芯片及其制备方法
技术领域
本发明属于半导体芯片技术领域，尤其涉及一种3D集成芯片及其制备方法。
背景技术
随着摩尔定律的不断延伸，芯片工艺器件的尺寸越来越小，集成电路芯片具有了更高的集成度。但是，当器件的尺寸来到了深亚微米尺度，进一步缩小的难度越来越大，芯片设计的研究开始朝着三维方向发展，出现了芯片堆叠封装技术。
传统上，为了获得更高的功率容量和更低的噪声系数，一般用Ⅲ-Ⅴ族半导体(例如GaAs)来设计微波芯片。但其成品率低，流片价格昂贵。相比Ⅲ-Ⅴ族半导体，硅基半导体虽然在功率容量、噪声系数和线性度等指标上不能和其相比，然而却可以在低成本的前提下提供非常高的集成度。因此，目前的技术趋势都是利用Ⅲ-Ⅴ族半导体设计超低噪声放大、超大功率输出等射频部分，而剩下的控制电路部分都由低成本的硅基工艺来设计。
实现上述设计的一种方式是在二维平面上装配不同材料的芯片，再通过引线进行互连，但是其集成度差；另一种方式是采用3D芯片堆叠的方式进行互连，例如3D异构芯片，却又存在着由于不同材料之间的热膨胀系数不匹配而带来的长期可靠性差的难题。
为此，上世纪90年代，IBM公司提出使用底部填充胶的方式来缓解热应力；Unitive和FCT公司研发了更低成本的凸点下金属化层(UBM)以及重布线层(RDL)技术；Sandia Labs提出微型球栅阵列封装(mini BGA)，封装中采用了更大直径的焊球(直径250um)。但这些方式均不同程度存在一些缺陷，例如芯片之间的微小间隙对底部填充胶工艺的要求更高，生产过程要求严苛；单纯使用重布线的方式缓解热应力的能力有限；更大直径的焊球反而降低了互连的密度。
发明内容
有鉴于此，本发明提供了一种3D集成芯片及其制备方法，以解决现有技术中的3D集成芯片由于不同材料之间的热膨胀系数不匹配而带来的长期可靠性差的问题。
本发明实施例的第一方面提供了一种3D集成芯片，该3D集成芯片包括上下堆叠集成的第一芯片和第二芯片；
所述第一芯片的焊盘上制备有焊料凸点；
所述第二芯片的芯片表面设置有再布线有机介质层，所述再布线有机介质层上沉积有重布线金属层，所述重布线金属层上设置有外介质层，所述外介质层具有开孔，所述开孔处沉积电镀有新焊盘，所述新焊盘通过所述重布线金属层与所述第二芯片的原焊盘连接；
所述新焊盘与所述焊料凸点之间通过钉头凸点焊接固定。
可选的，所述钉头凸点为葫芦状凸点。
可选的，所述第一芯片的衬底材料与所述第二芯片的衬底材料不同。
可选的，所述第一芯片与所述第二芯片之间使用底部填充胶进行加固。
本发明实施例的第二方面提供了一种3D集成芯片的制备方法，该制备方法包括：
在第一芯片的焊盘上制备焊料凸点；
在第二芯片的芯片表面制作一层再布线有机介质层；
在所述再布线有机介质层上沉积重布线金属层；
在所述重布线金属层上制作外介质层；
在所述外介质层上开孔，并在所述开孔处沉积电镀出新焊盘，其中，所述新焊盘与所述原焊盘通过所述重布线金属层连接；
在所述新焊盘上制备钉头凸点；
将所述钉头凸点与所述焊料凸点焊接固定，使所述第一芯片倒装集成在所述第二芯片上形成3D集成芯片。
可选的，所述在所述新焊盘上制备钉头凸点包括：
在所述新焊盘上制备葫芦状凸点。
可选的，所述第一芯片的衬底材料与所述第二芯片的衬底材料不同。
可选的，在所述将所述第一芯片倒装集成在所述第二芯片上，使所述钉头凸点与所述焊料凸点焊接固定之后还包括：
使用底部填充胶在所述第一芯片与所述第二芯片的一侧进行点胶，通过毛细作用使胶液从一侧的缝隙流向另一侧的缝隙，直至将所述第一芯片与所述第二芯片之间的缝隙全部填满。
可选的，所述将所述钉头凸点与所述焊料凸点焊接固定，使所述第一芯片倒装集成在所述第二芯片上形成3D集成芯片包括：
采用凸点热压倒装焊方式所述钉头凸点与所述焊料凸点焊接固定，使所述第一芯片倒装集成在所述第二芯片上形成3D集成芯片。
可选的，所述再布线有机介质层的材质选用苯并环丁烯或聚酰亚胺。
本发明与现有技术相比存在的有益效果是：
本发明实施例提供的3D集成芯片包括上下堆叠集成的第一芯片和第二芯片，第二芯片的芯片表面通过布线增加了再布线有机介质层、重布线金属层和新焊盘，由于再布线有机介质层位于新焊盘下方且质地较软，可有效吸收部分热应力；另外，所采用的增加再布线有机介质层、重布线金属层和新焊盘，并将所述新焊盘与第一芯片的焊料凸点之间通过钉头凸点进行焊接固定，有效增加了第一芯片与第二芯片的堆叠间隙，进一步达到了缓解热应力的目的。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的3D集成芯片的结构示意图；
图2是本发明实施例提供的3D集成芯片的制备方法的实现流程图；
图3是本发明实施例提供的制备葫芦状凸点的实现流程图；
图4是本发明实施例提供的一种终端的示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
参见图1，为本发明实施例提供的一种3D集成芯片的结构示意图，该3D集成芯片包括上下堆叠集成的第一芯片和第二芯片；如图所示，第一芯片包括衬底10和介质层11，介质层11上开孔并在开孔处设置有焊盘12，焊盘12制备有焊料凸点13。
第二芯片的芯片表面进行了二次布线，如图1所示，第二芯片包括衬底20和原焊盘22，衬底20上设置有再布线有机介质层23，再布线有机介质层23上沉积有重布线金属层24，重布线金属层24上设置有外介质层21，外介质层21具有开孔，所述开孔处沉积电镀有新焊盘25，新焊盘25通过重布线金属层24与第二芯片的原焊盘22连接。
第二芯片的新焊盘25上制备有钉头凸点26，新焊盘25与第一芯片的焊料凸点13之间通过钉头凸点26焊接固定。
在一种可选实施例中，钉头凸点26可以为葫芦状凸点，以进一步增加第一芯片与第二芯片之间的堆叠间隙。
在一种可选实施例中，第一芯片的衬底10与第二芯片的衬底20所用的材料不同。也即第一芯片与第二芯片的集成芯片为异构芯片，例如，第一芯片的衬底材料可以为Ⅲ-Ⅴ族半导体(例如GaAs)，第二芯片的衬底材料可以为硅基材料。
在一种可选实施例中，如图1所示，第一芯片与第二芯片之间使用底部填充胶30进行加固。所填充的胶体加热固化后会完全粘固上下芯片表面以及钉头凸点，从而可以增加上下两芯片之间的剪切强度，也增加了抵抗上下两芯片之间热变形的能力。
由上可知，本发明实施例提供的3D集成芯片包括上下堆叠集成的第一芯片和第二芯片，第二芯片的芯片表面通过布线增加了再布线有机介质层、重布线金属层和新焊盘，由于再布线有机介质层位于新焊盘下方且质地较软，可有效吸收部分热应力；另外，所采用的增加再布线有机介质层、重布线金属层和新焊盘，并将所述新焊盘与第一芯片的焊料凸点之间通过钉头凸点进行焊接固定，有效增加了第一芯片与第二芯片的堆叠间隙，进一步达到了缓解热应力的目的。
如图2所示，其示出了本发明实施例提供的3D集成芯片的制备方法的实现流程图，详述如下：
在步骤201中、在第一芯片的焊盘上制备焊料凸点；
在本发明实施例中，在第一芯片的焊盘上可以电镀焊料镀层，形成焊料凸点。例如，电镀的焊料可以为金锡合金(AuSn)或者铟锡合金(InSn)等焊料。
在步骤202中、在第二芯片的芯片表面制作一层再布线有机介质层；
在步骤203中、在所述再布线有机介质层上沉积重布线金属层；
在步骤204中、在所述重布线金属层上制作外介质层；
在步骤205中、在所述外介质层上开孔，并在所述开孔处沉积电镀出新焊盘，其中，所述新焊盘与所述原焊盘通过所述重布线金属层连接；
在本发明实施例中，对第二芯片的芯片表面进行二次布线，通过二次布线增加再布线有机介质层、重布线金属层和新焊盘，增加的再布线有机介质层位于新焊盘下方且质地较软，可有效吸收部分热应力。
在步骤206中、在所述新焊盘上制备钉头凸点；
在本发明实施例中，在第二芯片的焊盘上可以制备钉头凸点，例如，采用金丝球焊或电焊方式制备钉头凸点，所制备的钉头凸点可以是金凸点，也可以是铜凸点；所制备的钉头凸点可以是包含单层凸点的钉头凸点，也可以是包含双层凸点的钉头凸点(即葫芦状凸点)。采用包含双层凸点的钉头凸点，可以进一步提高芯片之间的连接高度。
钉头凸点属于金属凸点的一种，与其他凸点制作方法相比，钉头凸点焊接具有无需在芯片电极区上制作凸点下金属化层，工艺简便成本低的优点。
在步骤207中、将所述钉头凸点与所述焊料凸点焊接固定，使所述第一芯片倒装集成在所述第二芯片上形成3D集成芯片。
在本发明实施例中，将所述钉头凸点与所述焊料凸点焊接固定，形成了第一芯片与第二芯片的倒装互连结构，实现了第一芯片与第二芯片的3D集成。
可选的，所述第一芯片的衬底材料与所述第二芯片的衬底材料不同。也即第一芯片与第二芯片的集成芯片为异构芯片，例如，第一芯片的衬底材料可以为Ⅲ-Ⅴ族半导体(例如GaAs)，第二芯片的衬底材料可以为硅基材料。
可选的，在上述步骤207之后还可以包括：使用底部填充胶在所述第一芯片与所述第二芯片的一侧进行点胶，通过毛细作用使胶液从一侧的缝隙流向另一侧的缝隙，直至将所述第一芯片与所述第二芯片之间的缝隙全部填满。
所填充的胶体加热固化后会完全粘固上下芯片表面以及钉头凸点，从而可以增加上下两芯片之间的剪切强度，也增加了抵抗上下两芯片之间热变形的能力。
可选的，上述步骤207可以包括：采用凸点热压倒装焊方式所述钉头凸点与所述焊料凸点焊接固定，使所述第一芯片倒装集成在所述第二芯片上形成3D集成芯片。
在本实施例中，采用凸点热压倒装焊方式所述钉头凸点与所述焊料凸点焊接固定，相比于传统的热压焊工艺或高温共晶焊工艺来说，工艺温度可以明显降低，从而可以减小倒装结构的残余热应力。
可选的，所述再布线有机介质层的材质选用苯并环丁烯或聚酰亚胺。
可选的，上述步骤206可以包括：在所述新焊盘上制备葫芦状凸点。具体的，如图3所示，其示出了本发明实施例提供的上述步骤206的一个实现流程图，详述如下：
在步骤301中、在金属丝的尾端熔出第一金属球；
在步骤302中、将所述第一金属球焊接在第二芯片的新焊盘上，形成第一凸点；
在步骤303中、在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点；
在步骤304中、断开所述金属丝与所述第二凸点的连接，在所述第二芯片的焊盘上形成包含所述第一凸点和所述第二凸点的葫芦状凸点。
在本发明实施例中，首先将金属丝的尾端熔为一个金属球。具体的，可以对金属丝的尾端进行电火花放电，以将金属丝的尾端熔为金属球。将金属丝的尾端熔为一个金属球之后，可以将熔出的金属球焊接在第二芯片的焊盘上，从而在第二芯片的焊盘上形成第一凸点。具体的，可以将熔出的金属球置于第二芯片的焊盘上，并进行加热、加压和施加超声，以在热压超声键合作用下，将上述熔出的金属球(第一金属球)焊接在第二芯片的焊盘上，从而在第二芯片的焊盘上形成第一凸点。
在形成第一凸点之后，保持金属丝与第一凸点的连接，在连接处熔出第二金属球，并将该第二金属球焊接在第一凸点之上，形成第一凸点之上具有第二凸点的双层凸点结构。
具体的，可以在保持金属丝与第一凸点的连接的基础上，向金属丝与第一凸点的连接处进行电火花放电，以在该连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点，得到第一凸点之上具有第二凸点的双层凸点结构。
在本发明实施例中，得到第一凸点之上具有第二凸点的双层凸点结构之后，可以断开金属丝与第二凸点的连接，完成钉头凸点的制备。具体的，可以控制所述金属丝进行切向运动，以缩小所述金属丝与所述第二凸点的连接处的直径；控制所述金属丝向远离所述第二凸点的方向移动，以切断所述金属丝与所述第二凸点的连接。
需要说明的是，上述制备过程中，若在第一凸点制备完成后切断金丝，再进行形成第二凸点的动作(金属丝熔球、焊接等动作)，会导致第一凸点边缘形成局部突起，该突起将会影响第二凸点与第一凸点之间焊接的质量稳定性和高度一致性。在本发明实施例中，可以保持载体以及载体上的第一凸点和第二凸点不动，通过先控制金属丝进行切向运动，拉伸颈缩作用来缩小金属丝与第二凸点的连接处的直径(切向运动的距离不宜过大，以免连接处直接断开)，再控制金属丝向远离第二凸点的方向移动(例如抬高金属丝)，利用拉伸颈缩作用断开金属丝与第二凸点的连接。通过这样的方式可以使制备的钉头凸点具备较好的连接形状，易于进行后续的芯片倒装。
由上可知，本发明实施例提供的3D集成芯片包括上下堆叠集成的第一芯片和第二芯片，第二芯片的芯片表面通过布线增加了再布线有机介质层、重布线金属层和新焊盘，由于再布线有机介质层位于新焊盘下方且质地较软，可有效吸收部分热应力；另外，所采用的增加再布线有机介质层、重布线金属层和新焊盘，并将所述新焊盘与第一芯片的焊料凸点之间通过钉头凸点进行焊接固定，有效增加了第一芯片与第二芯片的堆叠间隙，进一步达到了缓解热应力的目的。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
图4是本发明一实施例提供的终端的示意图。如图4所示，该实施例的终端4包括：处理器40、存储器41以及存储在所述存储器41中并可在所述处理器40上运行的计算机程序42。所述处理器40执行所述计算机程序42时实现上述各个3D集成芯片的制备方法实施例中的步骤，例如图2所示的步骤201至步骤207。
所述终端可包括，但不仅限于，处理器、存储器。本领域技术人员可以理解，该终端可以包括比其它更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述终端还可以包括线夹、劈刀、电火花塞及发热块等制备钉头凸点的设备部件。
所称处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器可以是所述终端的内部存储单元，例如终端的硬盘或内存。所述存储器也可以是所述终端的外部存储设备，例如所述终端上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器还可以既包括所述终端的内部存储单元也包括外部存储设备。所述存储器用于存储所述计算机程序以及所述终端所需的其他程序和数据。所述存储器还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置/终端和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (6)

1.一种3D集成芯片，其特征在于，所述3D集成芯片包括上下堆叠集成的第一芯片和第二芯片；
所述第一芯片的焊盘上制备有焊料凸点；
所述第二芯片的芯片表面设置有再布线有机介质层，所述再布线有机介质层上沉积有重布线金属层，所述重布线金属层上设置有外介质层，所述外介质层具有开孔，所述开孔处沉积电镀有新焊盘，所述新焊盘通过所述重布线金属层与所述第二芯片的原焊盘连接；其中，所述再布线有机介质层的材质选用苯并环丁烯或聚酰亚胺；
所述新焊盘与所述焊料凸点之间通过钉头凸点焊接固定；其中，采用凸点热压倒装焊方式所述钉头凸点与所述焊料凸点焊接固定；
所述钉头凸点为葫芦状凸点；
所述第一芯片与所述第二芯片之间使用底部填充胶进行加固；
制备所述钉头凸点包括：
在金属丝的尾端熔出第一金属球；
将所述第一金属球焊接在第二芯片的新焊盘上，形成第一凸点；
在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点；
断开所述金属丝与所述第二凸点的连接，在所述第二芯片的焊盘上形成包含所述第一凸点和所述第二凸点的葫芦状凸点；
其中，在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点，具体为：
在形成所述第一凸点之后，保持所述金属丝与所述第一凸点的连接，向金所述属丝与所述第一凸点的连接处进行电火花放电，以在该连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点，得到第一凸点之上具有第二凸点的双层凸点结构。
2.根据权利要求1所述的3D集成芯片，其特征在于，所述第一芯片的衬底材料与所述第二芯片的衬底材料不同。
3.一种3D集成芯片的制备方法，其特征在于，所述制备方法包括：
在第一芯片的焊盘上制备焊料凸点；
在第二芯片的芯片表面制作一层再布线有机介质层；
在所述再布线有机介质层上沉积重布线金属层；
在所述重布线金属层上制作外介质层；
在所述外介质层上开孔，并在所述开孔处沉积电镀出新焊盘，其中，所述新焊盘与原焊盘通过所述重布线金属层连接；
在所述新焊盘上制备钉头凸点；
将所述钉头凸点与所述焊料凸点焊接固定，使所述第一芯片倒装集成在所述第二芯片上形成3D集成芯片；
使用底部填充胶在所述第一芯片与所述第二芯片的一侧进行点胶，通过毛细作用使胶液从一侧的缝隙流向另一侧的缝隙，直至将所述第一芯片与所述第二芯片之间的缝隙全部填满；
所述在所述新焊盘上制备钉头凸点包括：
在金属丝的尾端熔出第一金属球；
将所述第一金属球焊接在第二芯片的新焊盘上，形成第一凸点；
在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点；
断开所述金属丝与所述第二凸点的连接，在所述第二芯片的焊盘上形成包含所述第一凸点和所述第二凸点的葫芦状凸点；
其中，在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点，具体为：
在形成所述第一凸点之后，保持所述金属丝与所述第一凸点的连接，向金所述属丝与所述第一凸点的连接处进行电火花放电，以在该连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点，得到第一凸点之上具有第二凸点的双层凸点结构。
4.根据权利要求3所述的3D集成芯片的制备方法，其特征在于，所述第一芯片的衬底材料与所述第二芯片的衬底材料不同。
5.根据权利要求3或4所述的3D集成芯片的制备方法，其特征在于，所述将所述钉头凸点与所述焊料凸点焊接固定，使所述第一芯片倒装集成在所述第二芯片上形成3D集成芯片包括：
采用凸点热压倒装焊方式所述钉头凸点与所述焊料凸点焊接固定，使所述第一芯片倒装集成在所述第二芯片上形成3D集成芯片。
6.根据权利要求3或4所述的3D集成芯片的制备方法，其特征在于，所述再布线有机介质层的材质选用苯并环丁烯或聚酰亚胺。
CN201911154973.XA 2019-11-22 2019-11-22 一种3d集成芯片及其制备方法 Active CN111009520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911154973.XA CN111009520B (zh) 2019-11-22 2019-11-22 一种3d集成芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911154973.XA CN111009520B (zh) 2019-11-22 2019-11-22 一种3d集成芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN111009520A CN111009520A (zh) 2020-04-14
CN111009520B true CN111009520B (zh) 2022-06-24

Family

ID=70113779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911154973.XA Active CN111009520B (zh) 2019-11-22 2019-11-22 一种3d集成芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN111009520B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951787A (zh) * 2021-01-27 2021-06-11 上海先方半导体有限公司 一种用于三维芯片堆叠的低应力表面钝化结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593734A (zh) * 2008-05-27 2009-12-02 联发科技股份有限公司 倒装芯片封装及半导体芯片封装
CN102214779A (zh) * 2011-06-02 2011-10-12 晶科电子（广州）有限公司 一种高可靠性的发光二极管及其制造方法
CN103137585A (zh) * 2011-11-22 2013-06-05 台湾积体电路制造股份有限公司 用于形成细间距铜凸块结构的机构
CN103168358A (zh) * 2010-07-20 2013-06-19 马维尔国际贸易有限公司 嵌入式结构及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604674B (zh) * 2009-06-26 2010-12-29 江阴长电先进封装有限公司 圆片级扇出芯片封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593734A (zh) * 2008-05-27 2009-12-02 联发科技股份有限公司 倒装芯片封装及半导体芯片封装
CN103168358A (zh) * 2010-07-20 2013-06-19 马维尔国际贸易有限公司 嵌入式结构及其制造方法
CN102214779A (zh) * 2011-06-02 2011-10-12 晶科电子（广州）有限公司 一种高可靠性的发光二极管及其制造方法
CN103137585A (zh) * 2011-11-22 2013-06-05 台湾积体电路制造股份有限公司 用于形成细间距铜凸块结构的机构

Also Published As

Publication number Publication date
CN111009520A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
US9385101B2 (en) Semiconductor device and method of forming bump-on-lead interconnection
KR100497974B1 (ko) 반도체 장치 및 그 제조 방법
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US6316838B1 (en) Semiconductor device
JP3689694B2 (ja) 半導体装置及びその製造方法
US8237273B2 (en) Metal post chip connecting device and method free to use soldering material
US8624377B2 (en) Method of stacking flip-chip on wire-bonded chip
US8420452B2 (en) Fabrication method of leadframe-based semiconductor package
JP2012109507A (ja) 半導体素子およびフリップチップ相互接続構造を形成する方法
KR100873881B1 (ko) 반도체 장치 및 그 제조 방법
US6489180B1 (en) Flip-chip packaging process utilizing no-flow underfill technique
CN111009520B (zh) 一种3d集成芯片及其制备方法
US20140008787A1 (en) Conductive bump structure and method of fabricating a semiconductor structure
CN216413054U (zh) 一种多芯片晶圆级扇出封装结构
US20090014896A1 (en) Flip-chip package structure, and the substrate and the chip thereof
CN111029267B (zh) 一种倒装互连结构及其制备方法
CN111029266B (zh) 一种制备钉头凸点的方法及钉头凸点
CN111128979B (zh) 一种晶圆级的3d芯片制备方法
CN100403504C (zh) 封装基板工艺和芯片封装体
US8703533B2 (en) Semiconductor package and method for manufacturing the same
JP3795644B2 (ja) 接合方法
JP3693633B2 (ja) 半導体装置の製造方法
Wai et al. Development of Flip-Chip Packaging for Monolithic Microwave Integrated Circuit
TW516199B (en) Chip scale package structure and the fabrication method thereof
JP2004304082A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant