CN111029266B - 一种制备钉头凸点的方法及钉头凸点 - Google Patents

一种制备钉头凸点的方法及钉头凸点 Download PDF

Info

Publication number
CN111029266B
CN111029266B CN201911154978.2A CN201911154978A CN111029266B CN 111029266 B CN111029266 B CN 111029266B CN 201911154978 A CN201911154978 A CN 201911154978A CN 111029266 B CN111029266 B CN 111029266B
Authority
CN
China
Prior art keywords
salient point
bump
metal
metal ball
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911154978.2A
Other languages
English (en)
Other versions
CN111029266A (zh
Inventor
杨彦锋
王磊
徐达
张延青
张卫青
赵瑞华
刘帅
王凯
冯涛
陈然
韩玉鹏
刘乐乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911154978.2A priority Critical patent/CN111029266B/zh
Publication of CN111029266A publication Critical patent/CN111029266A/zh
Application granted granted Critical
Publication of CN111029266B publication Critical patent/CN111029266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/11015—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for aligning the bump connector, e.g. marks, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明适用于倒装芯片技术领域，提供了一种制备钉头凸点的方法及钉头凸点。其中，所述方法包括：在金属丝的尾端熔出第一金属球；将所述第一金属球焊接在载体上的预设位置，形成第一凸点；在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点；断开所述金属丝与所述第二凸点的连接，在所述载体上的预设位置处形成包含所述第一凸点和所述第二凸点的钉头凸点。通过本发明所提供的方法制备的钉头凸点具备一定的高度，使得钉头凸点在高频芯片3D堆叠集成方面也可以得到较好的应用，从而扩展了钉头凸点的应用范围。

Description

一种制备钉头凸点的方法及钉头凸点
技术领域
本发明属于倒装芯片技术领域，尤其涉及一种制备钉头凸点的方法及钉头凸点。
背景技术
随着摩尔定律的不断延伸，芯片工艺器件的尺寸越来越小，集成电路芯片具有了更高的集成度。但是，当器件的尺寸来到了深亚微米尺度，进一步缩小的难度越来越大，芯片设计的研究开始朝着三维方向发展，出现了芯片堆叠封装技术。
传统的芯片堆叠互联技术，多数采用引线键合、焊料凸点倒装焊、金属凸点倒装键合等，其中金属凸点(例如钉头凸点)倒装键合由于其凸点直径小、工艺条件简单，越来越被广泛的采用。
然而，金属凸点虽然直径小，互联密度大，但是其高度低，超声热压倒装后之后芯片堆叠间距变得更小，可能会导致上、下层信号串扰，或形成小腔体谐振，使得金属凸点在高频芯片3D堆叠集成方面难以应用。
发明内容
有鉴于此，本发明提供了一种制备钉头凸点的方法及钉头凸点，以解决现有方法制备的钉头凸点由于高度低使其应用范围窄的问题。
本发明实施例的第一方面提供了一种制备钉头凸点的方法，包括：
在金属丝的尾端熔出第一金属球；
将所述第一金属球焊接在载体上的预设位置，形成第一凸点；
在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点；
断开所述金属丝与所述第二凸点的连接，在所述载体上的预设位置处形成包含所述第一凸点和所述第二凸点的钉头凸点。
可选的，所述在金属丝的尾端熔出第一金属球包括：向所述金属丝的尾端进行电火花放电，以在所述金属丝的尾端熔出第一金属球。
可选的，所述将所述第一金属球焊接在载体上的预设位置，形成第一凸点包括：通过热压超声键合将所述第一金属球焊接在载体上的预设位置，在所述预设位置上形成第一凸点。
可选的，所述在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点包括：向所述金属丝与所述第一凸点的连接处进行电火花放电，以在所述连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点。
可选的，所述断开所述金属丝与所述第二凸点的连接包括：控制所述金属丝进行切向运动，以缩小所述金属丝与所述第二凸点的连接处的直径；控制所述金属丝向远离所述第二凸点的方向移动，以切断所述金属丝与所述第二凸点的连接。
可选的，所述在金属丝的尾端熔出第一金属球之前还包括：在载体上的预设位置处电镀金属层形成可焊凸点；
相应的，所述将所述第一金属球焊接在载体上的预设位置，形成第一凸点包括：将所述第一金属球焊接到所述载体上的所述电镀金属层上。
可选的，所述金属丝为金丝或者铜丝。
本发明实施例的第二方面提供了一种钉头凸点，所述钉头凸点采用如上述本发明实施例的第一方面任一项所述的制备钉头凸点的方法制备得到。
本发明实施例的第三方面提供了一种倒装芯片，所述倒装芯片上制备有如上本发明实施例的第二方面所述的钉头凸点。
本发明实施例的第四方面提供了一种用于安装倒装芯片的基板，所述基板上制备有如上本发明实施例的第二方面所述的钉头凸点。
本发明与现有技术相比存在的有益效果是：
本发明提供的制备钉头凸点的方法所制备的钉头凸点，由于包含第一凸点和第二凸点，且，第二凸点焊接于第一凸点的上方，从而有效增加了钉头凸点的高度，例如，实际上现有技术中仅包括一层凸点的钉头凸点高度为40微米左右，而本发明实施例制备的钉头凸点高度可以增加到70微米左右。另外，由于第二凸点对第一凸点的压力，一定程度上增加了第一凸点的键合强度(第一凸点的剪切力相对于现有技术中的40g增加到50g左右)，并且，第二凸点与第一凸点之间的键合强度也能达到现有技术中的单层凸点的40g的水平。因此，应用本发明提供的方法制备钉头凸点进行芯片的3D倒装集成，可以增加芯片的堆叠间距，减小上、下层芯片间的信号串扰，使得钉头凸点在芯片3D堆叠集成方面也可以得到较好的应用，从而扩展了钉头凸点的应用范围。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的制备钉头凸点的方法的一个实现流程图；
图2是本发明实施例提供的钉头凸点的边缘形成的快速突起的示意图；
图3是本发明实施例提供的制备钉头凸点的过程的一个示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
钉头凸点属于金属凸点的一种，与其他凸点制作方法相比，钉头凸点焊接具有无需在芯片电极区上制作凸点下金属化层，工艺简便成本低的优点。
参见图1，其示出了本发明实施例提供的制备钉头凸点的方法的一个实现流程图，详述如下：
在步骤101中、在金属丝的尾端熔出第一金属球。
在本发明实施例中，首先将金属丝的尾端熔为一个金属球。具体的，可以对金属丝的尾端进行电火花放电，以将金属丝的尾端熔为金属球。
在步骤102中、将所述第一金属球焊接在载体上的预设位置，形成第一凸点。
在本发明实施例中，将金属丝的尾端熔为一个金属球之后，可以将熔出的金属球焊接在载体上的预设位置处，从而在该预设位置处形成第一凸点。
具体的，可以将熔出的金属球置于所述预设位置，并进行加热、加压和施加超声，以在热压超声键合作用下，将上述熔出的金属球(第一金属球)焊接在载体上的预设位置处，从而在所述预设位置上形成第一凸点。
在步骤103中、在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点。
在本发明实施例中，在形成第一凸点之后，保持金属丝与第一凸点的连接，在连接处熔出第二金属球，并将该第二金属球焊接在第一凸点之上，形成第一凸点之上具有第二凸点的双层凸点结构。
具体的，可以在保持金属丝与第一凸点的连接的基础上，向金属丝与第一凸点的连接处进行电火花放电，以在该连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点，得到第一凸点之上具有第二凸点的双层凸点结构。
在步骤104中、断开所述金属丝与所述第二凸点的连接，在所述载体上的预设位置处形成包含所述第一凸点和所述第二凸点的钉头凸点。
在本发明实施例中，得到第一凸点之上具有第二凸点的双层凸点结构之后，可以断开金属丝与第二凸点的连接，完成钉头凸点的制备。
可选的，上述步骤104可以包括：控制所述金属丝进行切向运动，以缩小所述金属丝与所述第二凸点的连接处的直径；控制所述金属丝向远离所述第二凸点的方向移动，以切断所述金属丝与所述第二凸点的连接。
在本发明实施例中，可以保持载体以及载体上的第一凸点和第二凸点不动，通过先控制金属丝进行切向运动，拉伸颈缩作用来缩小金属丝与第二凸点的连接处的直径(切向运动的距离不宜过大，以免连接处直接断开)，再控制金属丝向远离第二凸点的方向移动(例如抬高金属丝)，利用拉伸颈缩作用断开金属丝与第二凸点的连接。通过这样的方式可以使制备的钉头凸点具备较好的连接形状，易于进行后续的芯片倒装。
需要说明的是，上述制备过程中，若在第一凸点制备完成后切断金丝，再进行形成第二凸点的动作(金属丝熔球、焊接等动作)，会导致第一凸点边缘形成局部突起(如图2所示，边缘处较亮部分为形成的局部突起)，该突起将会影响第二凸点与第一凸点之间焊接的质量稳定性和高度一致性。
本发明通过不断丝的方式制备双层凸点(第一凸点和第二凸点)，提高了钉头凸点的高度。并且，通过连续打两个凸点的方式进行制备，有效保证了第二凸点与第一凸点的键合质量以及第二凸点与第一凸点的的对准精度。
可选的，在上述步骤101之前还可以包括：在载体上的预设位置处电镀金属层；相应的，所述将所述第一金属球焊接在载体上的预设位置，形成第一凸点包括：将所述第一金属球焊接到所述载体上的所述电镀金属层上。
在本实施例中，通过在形成钉头凸点的预设位置上电镀金属层，并在电镀金属层上制备本发明实施例提供的钉头凸点，可以提高钉头凸点与载体之间的键合质量，该电镀金属层可以为电镀的金层或者铝层。
在本发明实施例中，上述金属丝可以为金丝，则制备的钉头凸点为钉头金凸点；上述金属丝还可以为铜丝，则制备的钉头凸点为钉头铜凸点。
由上可知，本发明提供的制备钉头凸点的方法所制备的钉头凸点，由于包含第一凸点和第二凸点，且，第二凸点焊接于第一凸点的上方，从而有效增加了钉头凸点的高度，例如，实际上现有技术中仅包括一层凸点的钉头凸点高度为40微米左右，而本发明实施例制备的钉头凸点高度可以增加到70微米左右。另外，由于第二凸点对第一凸点的压力，一定程度上增加了第一凸点的键合强度(第一凸点的剪切力相对于现有技术中的40g增加到50g左右)，并且，第二凸点与第一凸点之间的键合强度也能达到现有技术中的单层凸点的40g的水平。因此，应用本发明提供的方法制备钉头凸点进行芯片的3D倒装集成，可以增加芯片的堆叠间距，减小上、下层芯片间的信号串扰，使得钉头凸点在芯片3D堆叠集成方面也可以得到较好的应用，从而扩展了钉头凸点的应用范围。
图3是本发明实施例提供的制备钉头凸点的过程的一个示意图，图3中1至9依次展示了通过金丝球焊的方式制备钉头凸点的具体过程，采用的设备可以为焊线机，焊线机上可以配置有线夹、劈刀、电火花塞及发热块。以下以采用金丝制备钉头金凸点为例进行详细说明。
在本实施例中，劈刀在进行整个制备过程中的键合动作时都需要用到，电火花塞用于将金丝熔出金球，其熔出的金球为无空气球；发热块可以为整个键合过程提供热量，线夹位于劈刀的上方，用于对金丝的夹紧与放开。
参考图3-1中所示，在准备阶段，可以打开线夹，使金丝穿过劈刀并在劈刀下端部(劈刀嘴)露出金丝的尾端，移动劈刀，使劈刀嘴一端的金丝尾部靠近电火花塞。控制电火花塞开始工作，在极短的时间内释放一定量的电流，使露出劈刀嘴的一小段金丝在电流的作用下熔成金球。
参考图3-2中所示，接下来劈刀继续下移，使金球与载体上的预设位置处接触(该预设位置处可以预先电镀形成可焊凸点，也叫电镀凸点)，之后进行加热、加压和超声作用，使金球在在加热、加压和超声共同作用下，焊接在电镀凸点上，形成牢固的连接，形成第一凸点。
参考图3-3中所示，控制劈刀提起，并打开线夹送出一段金丝。
参考图3-4中所示，再次使用电火花放电的方法在金丝尾端(第一凸点上方与金丝连接处)熔成金球。
参考图3-5中所示，然后再次在加热、加压和超声共同作用下，将第二个金球焊接到第一凸点上。
参考图3-6中所示，接着劈刀再提起，打开线夹再送出一小段尾丝(金丝的尾端)。
参考图3-7中所示，关闭线夹，控制劈刀进行切向运动，切掉部分尾丝的连接(减小尾丝与第二凸点的连接处的直径)。
参考图3-8中所示，控制劈刀向上运动。
参考图3-9中所示，通过拉伸颈缩作用以切断金丝与第二凸点的连接，完成整个钉头凸点的制作，形成具有第一凸点和第二凸点的双层结构的钉头凸点。
综上所示，本发明通过不断丝的方式制备双层凸点(第一凸点和第二凸点)，提高了钉头凸点的高度。并且，通过连续打两个凸点的方式进行制备，有效保证了第二凸点与第一凸点的键合质量以及第二凸点与第一凸点的的对准精度。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
本发明实施例还提供了一种钉头凸点，该钉头凸点包括第一凸点和第二凸点，第二凸点层叠焊接于第一凸点的上方，该钉头凸点采用如上述的制备钉头凸点的方法制备得到。
本发明实施例所制备的钉头凸点，由于包含第一凸点和第二凸点，且，第二凸点焊接于第一凸点的上方，从而有效增加了钉头凸点的高度，例如，实际上现有技术中仅包括一层凸点的钉头凸点高度为40微米左右，而本发明实施例制备的钉头凸点高度可以增加到70微米左右。另外，由于第二凸点对第一凸点的压力，一定程度上增加了第一凸点的键合强度(第一凸点的剪切力相对于现有技术中的40g增加到50g左右)，并且，第二凸点与第一凸点之间的键合强度也能达到现有技术中的单层凸点的40g的水平。因此，应用本发明提供的方法制备钉头凸点进行芯片的3D倒装集成，可以增加芯片的堆叠间距，减小上、下层芯片间的信号串扰，使得钉头凸点在芯片3D堆叠集成方面也可以得到较好的应用，从而扩展了钉头凸点的应用范围。
本发明实施例还提供了一种倒装芯片，该倒装芯片上制备有如上所述的钉头凸点。
另外，本发明实施例还提供了一种用于安装倒装芯片的基板，其特征在于，该用于安装倒装芯片的基板上制备有如上所述的钉头凸点。
本发明实施例还提供一种用于制备钉头凸点的终端，该实施例的终端包括：处理器、存储器以及存储在所述存储器中并可在所述处理器上运行的计算机程序。所述处理器执行所述计算机程序时实现上述各个制备钉头凸点的方法实施例中的步骤，例如图1所示的步骤101至步骤104。
所述终端可包括，但不仅限于，处理器、存储器。本领域技术人员可以理解，该终端可以包括比其它更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述终端还可以包括线夹、劈刀、电火花塞及发热块等。
所称处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器可以是所述终端的内部存储单元，例如终端的硬盘或内存。所述存储器也可以是所述终端的外部存储设备，例如所述终端上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD)卡，闪存卡(Flash Card)等。进一步地，所述存储器还可以既包括所述终端的内部存储单元也包括外部存储设备。所述存储器用于存储所述计算机程序以及所述终端所需的其他程序和数据。所述存储器还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置/终端和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种制备钉头凸点的方法，其特征在于，包括：
在金属丝的尾端熔出第一金属球；
将所述第一金属球焊接在载体上的预设位置，形成第一凸点；
在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点；
断开所述金属丝与所述第二凸点的连接，在所述载体上的预设位置处形成包含所述第一凸点和所述第二凸点的钉头凸点；
所述在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点，具体为：
在形成第一凸点之后，保持金属丝与第一凸点的连接，向金属丝与第一凸点的连接处进行电火花放电，以在该连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点，得到第一凸点之上具有第二凸点的双层凸点结构。
2.根据权利要求1所述的制备钉头凸点的方法，其特征在于，所述在金属丝的尾端熔出第一金属球包括：
向所述金属丝的尾端进行电火花放电，以在所述金属丝的尾端熔出第一金属球。
3.根据权利要求1所述的制备钉头凸点的方法，其特征在于，所述将所述第一金属球焊接在载体上的预设位置，形成第一凸点包括：
通过热压超声键合将所述第一金属球焊接在载体上的预设位置，在所述预设位置上形成第一凸点。
4.根据权利要求1所述的制备钉头凸点的方法，其特征在于，所述在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点包括：
向所述金属丝与所述第一凸点的连接处进行电火花放电，以在所述连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点。
5.根据权利要求1所述的制备钉头凸点的方法，其特征在于，所述断开所述金属丝与所述第二凸点的连接包括：
控制所述金属丝进行切向运动，以缩小所述金属丝与所述第二凸点的连接处的直径；
控制所述金属丝向远离所述第二凸点的方向移动，以切断所述金属丝与所述第二凸点的连接。
6.根据权利要求1至5中任一项所述的制备钉头凸点的方法，其特征在于，所述在金属丝的尾端熔出第一金属球之前还包括：
在载体上的预设位置处电镀金属层；
相应的，所述将所述第一金属球焊接在载体上的预设位置，形成第一凸点包括：
将所述第一金属球焊接到所述载体上的所述电镀金属层上。
7.根据权利要求1至5中任一项所述的制备钉头凸点的方法，其特征在于，所述金属丝为金丝或者铜丝。
8.一种钉头凸点，其特征在于，所述钉头凸点采用如权利要求1至7中任一项所述的制备钉头凸点的方法制备得到。
9.一种倒装芯片，其特征在于，所述倒装芯片上制备有如权利要求8所述的钉头凸点。
10.一种用于安装倒装芯片的基板，其特征在于，所述基板上制备有如权利要求8所述的钉头凸点。
CN201911154978.2A 2019-11-22 2019-11-22 一种制备钉头凸点的方法及钉头凸点 Active CN111029266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911154978.2A CN111029266B (zh) 2019-11-22 2019-11-22 一种制备钉头凸点的方法及钉头凸点

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911154978.2A CN111029266B (zh) 2019-11-22 2019-11-22 一种制备钉头凸点的方法及钉头凸点

Publications (2)

Publication Number Publication Date
CN111029266A CN111029266A (zh) 2020-04-17
CN111029266B true CN111029266B (zh) 2021-10-15

Family

ID=70202243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911154978.2A Active CN111029266B (zh) 2019-11-22 2019-11-22 一种制备钉头凸点的方法及钉头凸点

Country Status (1)

Country Link
CN (1) CN111029266B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202084577U (zh) * 2011-06-02 2011-12-21 晶科电子（广州）有限公司 一种高可靠性的发光二极管
CN110444522A (zh) * 2019-08-16 2019-11-12 四川九洲电器集团有限责任公司 一种芯片的制备方法及芯片

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407275B2 (ja) * 1998-10-28 2003-05-19 インターナショナル・ビジネス・マシーンズ・コーポレーション バンプ及びその形成方法
TWI284376B (en) * 2002-02-21 2007-07-21 Advanced Semiconductor Eng Bump manufacturing method
US20070200234A1 (en) * 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
KR100932680B1 (ko) * 2007-02-21 2009-12-21 가부시키가이샤 신가와 반도체 장치 및 와이어 본딩 방법
US7521284B2 (en) * 2007-03-05 2009-04-21 Texas Instruments Incorporated System and method for increased stand-off height in stud bumping process
US8080884B2 (en) * 2008-06-27 2011-12-20 Panasonic Corporation Mounting structure and mounting method
MY152355A (en) * 2011-04-11 2014-09-15 Carsem M Sdn Bhd Short and low loop wire bonding
US9437566B2 (en) * 2014-05-12 2016-09-06 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202084577U (zh) * 2011-06-02 2011-12-21 晶科电子（广州）有限公司 一种高可靠性的发光二极管
CN110444522A (zh) * 2019-08-16 2019-11-12 四川九洲电器集团有限责任公司 一种芯片的制备方法及芯片

Also Published As

Publication number Publication date
CN111029266A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
CN104885208B (zh) 半导体装置的制造方法
KR20050050155A (ko) 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합방법과 이를 위한 기판의 금속 적층구조
CN107170691B (zh) 一种微焊盘上叠加或并排进行自动楔焊的方法
WO2008109524A2 (en) System and method for increased stand-off height in stud bumping process
WO2007112393A2 (en) Semiconductor device with solderable loop contacts
CN104813455A (zh) 引线接合装置以及半导体装置的制造方法
JPS59110128A (ja) 半導体装置にリ−ドを接続する方法
TWI246731B (en) Wirebonding insulated wire
CN111029266B (zh) 一种制备钉头凸点的方法及钉头凸点
WO2006112393A1 (ja) 半導体装置及び半導体装置の製造方法
CN105070666B (zh) 芯片、用于芯片封装的引线键合方法、装置及分离装置
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN114050136A (zh) 一种芯片焊盘植球整平及二次焊接的方法
CN101404274B (zh) 三引脚电子器件封装用引线框架、封装结构及其封装方法
CN111029267B (zh) 一种倒装互连结构及其制备方法
JPH10512399A (ja) 半導体チップを少なくとも１つの接触面と電気的に接続する方法
CN111009520B (zh) 一种3d集成芯片及其制备方法
WO2016107298A1 (zh) 一种微型模塑封装手机智能卡以及封装方法
CN207924719U (zh) 一种双界面芯片及其双界面模块和双界面卡
WO2011134787A1 (fr) Procede de connexion d'un composant electronique par boucle en fil soude et dispositif obtenu
US20100126763A1 (en) Wire bonding method, electronic apparatus, and method of manufacturing same
JP3965354B2 (ja) 素子パッケージ及びその製造方法
CN105845655A (zh) 微焊盘上叠加进行球形焊接的方法及微焊盘叠加键合结构
CN207690790U (zh) 一种用于qfn封装的引线框架
JP2000260933A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant