CN110444522A - 一种芯片的制备方法及芯片 - Google Patents
一种芯片的制备方法及芯片 Download PDFInfo
- Publication number
- CN110444522A CN110444522A CN201910758669.XA CN201910758669A CN110444522A CN 110444522 A CN110444522 A CN 110444522A CN 201910758669 A CN201910758669 A CN 201910758669A CN 110444522 A CN110444522 A CN 110444522A
- Authority
- CN
- China
- Prior art keywords
- bump
- coplanar
- flat
- layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/038—Post-treatment of the bonding area
- H01L2224/0383—Reworking, e.g. shaping
- H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/81201—Compression bonding
- H01L2224/81205—Ultrasonic bonding
- H01L2224/81207—Thermosonic bonding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Abstract
本申请实施例中提供了一种芯片的制备方法及芯片。制备方法包括形成平顶共面金凸点的步骤;形成平顶共面金凸点的步骤具体包括:形成位于同一层的多个金凸点;将同一层的各个所述金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述金凸点的顶端尾丝,形成同一层顶端为平顶且共面的平顶共面金凸点。芯片为所述制备方法制备出的芯片。本申请实施例解决了因芯片的多个金凸点的顶端不在同一平面导致芯片和载体基板键合后连接不实的技术问题。
Description
技术领域
本申请涉及芯片技术领域,具体地,涉及一种芯片的制备方法及芯片。
背景技术
电子产品小型化、高密度化、高集成度化是发展趋势。倒装芯片技术在微波射频领域、相控阵领域,能够将有源无源电路集成在一起,形成可靠性较高,体积较小和高集成度化的产品。因此,倒装芯片技术越来越受到重视。
而倒装芯片最重要及最关键的环节,就在于芯片的金凸点的制备及其倒装方式。目前芯片倒装方式多采用半导体裸芯片面朝下,芯片的金凸点朝下直接和载体基板进行键合的方式实现芯片倒装。
芯片的金凸点的制备以合金焊料进行回流或以各类金属凸点进行植球焊接为主。芯片上的多个金凸点的高度不易控制到同一高度,芯片上的多个金凸点的顶端不在同一平面,导致芯片的金凸点和载体基板键合后连接不实的问题。
因此,芯片的多个金凸点的顶端不在同一平面,导致芯片和载体基板键合后连接不实是本领域技术人员急需要解决的技术问题。
在背景技术中公开的上述信息仅用于加强对本申请的背景的理解,因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
发明内容
本申请实施例中提供了一种芯片的制备方法,以解决芯片的多个金凸点的高度不一致导致芯片和载体基板键合后连接不实的技术问题。
本申请实施例提供了一种芯片的制备方法,包括形成平顶共面金凸点的步骤;形成平顶共面金凸点的步骤具体包括:
形成位于同一层的多个金凸点;
将同一层的各个所述金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述金凸点的顶端尾丝,形成同一层顶端为平顶且共面的平顶共面金凸点。
本申请实施例还提供一种芯片,所述芯片是上述芯片的制备方法制备出的芯片。
本申请实施例由于采用以上技术方案,具有以下技术效果:
形成平顶共面金凸点的步骤中具有整体拍平的步骤,即将同一层的各个所述金凸点的顶端作为一个整体进行整体拍平,以拍平各个金凸点的顶端尾丝。在此整体拍平步骤中对金凸点的拍平不是针对一个一个金凸点单独进行的,而是整体拍平将同一层的所有金凸点的顶端进行拍平。因此,同一层平顶共面金凸点的平顶是共面,是经过整体拍平的步骤保证的,可靠性高,一致性好;同一层平顶共面金凸点的平顶的平整度是由进行拍平的设备的平整度决定的。由于同一层的平顶共面金凸点的平整度高且共面,使得芯片的平顶共面金凸点和载体基板键合后连接牢固。本申请实施例的制备方法,通过整体拍平步骤就实现了同一层平顶共面金凸点的平顶共面,步骤简单,便于操作。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为本申请实施例的芯片的制备方法的流程图;
图2为图1所示的芯片的制备方法的形成平顶共面金凸点的流程图;
图3为图2所示的形成两层的平顶共面金凸点的流程图;
图4为图1所示的芯片的制备方法的芯片倒装的流程图;
图5为本申请实施例的芯片的制备方法中的裸芯片的示意图;
图6为在图5所示的裸芯片形成第一层金凸点的示意图;
图7为形成第一层平顶共面金凸点的示意图;
图8为形成第二层金凸点的示意图;
图9为形成第二层平顶共面金凸点的示意图;
图10为图9示意图的主视图;
图11为本申请实施例的芯片的制备方法中的载体基板的示意图;
图12为将芯片倒扣载体基板上的示意图。
附图标记说明:
100裸芯片,110键合区域,
211第一层金凸点,212第一层平顶共面金凸点,
221第二层金凸点,222第二层平顶共面金凸点,
300载体基板,310镀金可焊区。
具体实施方式
为了使本申请实施例中的技术方案及优点更加清楚明白,以下结合附图对本申请的示例性实施例进行进一步详细的说明,显然,所描述的实施例仅是本申请的一部分实施例,而不是所有实施例的穷举。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
实施例一
图1为本申请实施例的芯片的制备方法的流程图;图2为图1所示的芯片的制备方法的形成平顶共面金凸点的流程图。
如图1所示,本申请实施例的芯片的制备方法,包括形成平顶共面金凸点的步骤S100;形成平顶共面金凸点的步骤具体包括,如图2所示:
步骤S110:形成位于同一层的多个金凸点;
步骤S120:将同一层的各个所述金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述金凸点的顶端尾丝,形成同一层顶端为平顶且共面的平顶共面金凸点。
本申请实施例的芯片的制备方法中形成平顶共面金凸点的步骤中具有整体拍平的步骤,即将同一层的各个所述金凸点的顶端作为一个整体进行整体拍平,以拍平各个金凸点的顶端尾丝。在此整体拍平步骤中对金凸点的拍平不是针对一个一个金凸点单独进行的,而是整体拍平将同一层的所有金凸点的顶端进行拍平。因此,同一层平顶共面金凸点的平顶是共面,是经过整体拍平的步骤保证的,可靠性高,一致性好;同一层平顶共面金凸点的平顶的平整度是由进行拍平的设备的平整度决定的。由于同一层的平顶共面金凸点的平整度高且共面,使得芯片的平顶共面金凸点和载体基板键合后连接牢固。本申请实施例的制备方法,通过整体拍平步骤就实现了同一层平顶共面金凸点的平顶共面,步骤简单,便于操作。
实施中,图3为图2所示的形成两层的平顶共面金凸点的流程图,图5为本申请实施例的芯片的制备方法中的裸芯片的示意图;图6为在图5所示的裸芯片形成第一层金凸点的示意图;图7为形成第一层平顶共面金凸点的示意图。如图3所示,形成平顶共面金凸点的步骤包括形成第一层平顶共面金凸点的步骤;形成第一层平顶共面金凸点的步骤具体包括:
步骤S111:如图5和图6所示,在裸芯片100的每个键合区域110,键合形成一个第一层金凸点211;其中,所述裸芯片包括多个键合区域;具体的,第一层金凸点的制作是利用半自动植球键合机在裸芯片的键合区域键合进行的,以便后续进行倒装;
步骤S121:如图7所示,将各个所述第一层金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述第一层金凸点的顶端尾丝,形成顶端为平顶且共面的第一层平顶共面金凸点212。
第一层平顶共面金凸点是位于裸芯片之上的,且是键合形成的。
更进一步的,在形成第一层平顶共面金凸点的步骤中,裸芯片可以采用如图5所示的裸芯片100。如图5所示,裸芯片是GaAs裸芯片(砷化镓裸芯片),芯片型号为HMC240放大器芯片,尺寸为0.66mm×0.6mm×0.18mm,图5中标记为1-9的位置为键合区域110,键合区域110为正方形和长方形,正方向的边长为100μm,长方形的宽为100μm;其中,mm为毫米,μm为微米。
更进一步的,在裸芯片的每个键合区域,键合形成一个第一层金凸点之前还包括如下步骤,将裸芯片用等离子清洗机进行清洗,保证裸芯片表面洁净度,确保能键合。
实施中,如果仅有第一层平顶共面金凸点这一层,散热不足。因此,如图3所示,形成平顶共面金凸点的步骤还包括形成第二层平顶共面金凸点的步骤;形成第二层平顶共面金凸点的步骤具体包括:
步骤S112:如图8所示,在各个所述第一层平顶共面金凸点的平顶之上,键合形成一颗第二层金凸点221;
步骤S122:如图9和图10所示,将各个所述第二层金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述第二层金凸点的顶端尾丝,形成顶端共面的第二层平顶共面金凸点222。
这样,就形成了两层的平顶共面金凸点,第二层平顶共面金凸点位于第一层平顶共面金凸点之上,两层叠起来,作为散热面的侧面的面积较大,散热较好。第一层平顶共面金凸点是被整体拍平后,在其比顶端形成第二层平顶共面金凸点,连接的面积较大,有利于在第一层平顶共面金凸点之上形成第二层平顶共面金凸点,形成稳固的金-金接触。
平顶共面金凸点的层数,可能是一层,也可能是两层,三层,……。因此,实施中,形成平顶共面金凸点的步骤包括形成n层平顶共面金凸点的步骤,依次为形成所述第一层平顶共面金凸点的步骤,形成第二层平顶共面金凸点的步骤,……,形成第n层平顶共面金凸点的步骤;其中,n为预设层数且大于等于2;
形成第k层平顶共面金凸点的步骤具体包括:
在各个所述第k-1层平顶共面金凸点的平顶之上,形成一颗第k层金凸点;
将各个所述第k层金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述第k层金凸点的顶端尾丝,形成顶端共面的第k层平顶共面金凸点;
其中,k的取值从2遍取至n;所述第一层平顶共面金凸点,所述第二层平顶共面金凸点,……,第n层平顶共面金凸点形成叠层平顶共面金凸点。
叠层平顶共面金凸点的层数能够根据实际需要进行选择,可以是两层的叠层平顶共面金凸点,也可以是三层以及以上层数的叠层平顶共面金凸点。每一层的平顶共面金凸点都是被拍平后的,这样,层与层之间的平顶共面金凸点连接牢固,可靠性高,进而使得叠层平顶共面金凸点的顶端是共面的,且可靠性高,散热好。
在每次进行整体拍平后,对被拍平的平顶共面金凸点进行平整度检测,保证同一层的每颗平顶共面金凸点是平顶的,也是共面的。
实施中,形成位于同一层的多个金凸点的步骤,具体包括:
对金丝进行高温电火花加热,形成一颗金球;即植球;
将所述金球键合在预设位置,形成键合金球;即键合金球;
将所述键合金球的顶端尾丝切断,形成所述金凸点;即切断尾丝。
这样,切断尾丝的步骤,一方面,能够减少金凸点的顶端尾丝;另一方面,也缩短了形成金凸点的时间。通过植球,键合和切断尾丝,就形成了金凸点。
上述植球的步骤具体包括:
准备金丝一卷,采用型号为westbond 7700E的半自动球键合机对芯片进行植金球,利用陶瓷空心劈刀进行键合,键合参数设置:wire Bond(金丝焊点数)设置为1,为了在第一点键合成功断丝,形成金球;wire Tail(尾丝长度)设置为90,Loop Height(弓弧高度)设置为20,Ultrasonic Time(超声功率的延迟时间)设置为60,Ultrasonic Power(超声功率)设置为130,Lift Before Torch(打火前抬高高度)设置为220。参数设完进行植球,在植球过程中手动控制打火杆压下,将陶瓷劈刀嘴的金丝进行高温电火花快速加热,形成一颗金球;
上述键合金球的步骤具体包括:
用热压超声方法将金球键合在芯片的键合区域,形成键合金球;
上述切断尾丝的步骤具体包括:
使用陶瓷劈刀将所述键合金球的顶端尾丝切断,形成所述金凸点,金凸点高度为60μm。
实施中,所述裸芯片的每个键合区域是边长为100微米的正方形或宽为100微米的长方形,所述金丝的直径大于等于20微米小于等于30微米。
这样,金丝在高温火花加热时,形成的金球不超过键合区域。
实施中,所述金凸点的横向直径大于等于45微米小于等于55微米,所述金凸点的纵向高度大于等于65微米小于等于75微米。
这样,金凸点的横向尺寸能够保证实现稳固的连接,同时,金凸点的侧面较大,散热较好。
实施中,所述平顶共面金凸点的纵向高度为大于等于45微米小于等于55微米。
平顶共面金凸点是金凸点被拍平后的形状,控制纵向高度的范围,就实现了叠层平顶共面金凸点的高度和共面度。
在一个具体的实施例中,所述金丝的直径为25微米,所述金凸点的横向直径为50微米,纵向高度为70微米;平顶共面金凸点的纵向高度为大于等于50微米。
以上,就完成了叠层平顶共面金凸点的制备。
实施中,图4为图1所示的芯片的制备方法的芯片倒装的流程图。如图1所示,芯片的制备方法还包括芯片倒装步骤S200,所述芯片倒装步骤S200具体包括::
步骤S210:如图11和图12所示,将所述芯片倒扣在载体基板300之上,使得所述叠层平顶共面金凸点朝下;
步骤S220:将各个所述叠层平顶共面金凸点与载体基板的镀金可焊区310一一相对设置;
步骤S230:对所述载体基板加热,并将超声振动施加在所述芯片的背面,将所述叠层平顶共面金凸点和所述陶瓷基板键合在一起;键合时采用半自动键合机键合;
这样,就把叠层平顶共面金凸点以倒装的方式,通过热压超声键合的方法与载体基板键合在一起,每个叠层平顶共面金凸点受力均匀,同时保证了高共面行和高可靠性的倒装键合。
上述芯片倒装的方式,有利于缩小产品体积,有利于小型化、高集成度、叠层芯片的开发。
载体基板可以是陶瓷薄膜基板,尺寸大于芯片尺寸,也可与芯片尺寸一致。如图5和图11所示,陶瓷薄膜基板为了方便芯片倒装键合试验,在其薄膜正面形成与芯片的键合区域110镜像的镀金可焊区310,镀金可焊区尺寸为面积与芯片的键合区域一致,使之与芯片倒扣后的键合区域能精准对位。
各个所述叠层平顶共面金凸点与载体基板的镀金可焊区一一相对设置,即各个所述叠层平顶共面金凸点与载体基板的镀金可焊区重合设置,重合的部分超过叠层平顶共面金凸点的80%。
芯片的制备方法中形成叠层平顶共面金凸点和芯片倒装的都是采用键合方式实现的,全过程无钎焊、助焊剂等污染方法,使得芯片的制备方法污染小,更加环保。
实施例二
本申请实施例的芯片,是实施例一所述的芯片的制备方法制备出的芯片。
在本申请及其实施例的描述中,需要理解的是,术语“顶”、“底”、“高度”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请及其实施例中,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请及其实施例中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
上文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,上文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (13)
1.一种芯片的制备方法,其特征在于,包括形成平顶共面金凸点的步骤;形成平顶共面金凸点的步骤具体包括:
形成位于同一层的多个金凸点;
将同一层的各个所述金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述金凸点的顶端尾丝,形成同一层顶端为平顶且共面的平顶共面金凸点。
2.根据权利要求1所述的芯片的制备方法,其特征在于,形成平顶共面金凸点的步骤包括形成第一层平顶共面金凸点的步骤;形成第一层平顶共面金凸点的步骤具体包括:
在裸芯片的每个键合区域,键合形成一个第一层金凸点;其中,所述裸芯片包括多个键合区域;
将各个所述第一层金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述第一层金凸点的顶端尾丝,形成顶端为平顶且共面的第一层平顶共面金凸点。
3.根据权利要求2所述的芯片的制备方法,其特征在于,形成平顶共面金凸点的步骤还包括形成第二层平顶共面金凸点的步骤;形成第二层平顶共面金凸点的步骤具体包括:
在各个所述第一层平顶共面金凸点的平顶之上,键合形成一颗第二层金凸点;
将各个所述第二层金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述第二层金凸点的顶端尾丝,形成顶端为平顶且共面的第二层平顶共面金凸点。
4.根据权利要求2所述的芯片的制备方法,其特征在于,形成平顶共面金凸点的步骤包括形成n层平顶共面金凸点的步骤,依次为形成所述第一层平顶共面金凸点的步骤,形成第二层平顶共面金凸点的步骤,……,形成第n层平顶共面金凸点的步骤;其中,n为预设层数且大于等于2;
形成第k层平顶共面金凸点的步骤具体包括:
在各个所述第k-1层平顶共面金凸点的平顶之上,形成一颗第k层金凸点;
将各个所述第k层金凸点的顶端作为一个整体进行整体拍平,以拍平各个所述第k层金凸点的顶端尾丝,形成顶端为平顶且共面的第k层平顶共面金凸点;
其中,k的取值从2遍取至n,所述第一层平顶共面金凸点,所述第二层平顶共面金凸点,……,第n层平顶共面金凸点形成叠层平顶共面金凸点。
5.根据权利要求4所述的芯片的制备方法,其特征在于,还包括芯片倒装步骤,所述芯片倒装步骤具体包括:
将所述芯片倒扣在载体基板之上,使得所述叠层平顶共面金凸点朝下;
将各个所述叠层平顶共面金凸点与载体基板的镀金可焊区一一相对设置;
对所述载体基板加热,并将超声振动施加在所述芯片的背面,将所述叠层平顶共面金凸点和所述陶瓷基板键合在一起。
6.根据权利要求1所述的芯片的制备方法,其特征在于,形成位于同一层的多个金凸点的步骤,具体包括:
对金丝进行高温电火花加热,形成一颗金球;
将所述金球键合在预设位置,形成键合金球;
将所述键合金球的顶端尾丝切断,形成所述金凸点。
7.根据权利要求6所述的芯片的制备方法,其特征在于,所述裸芯片的每个键合区域是边长为100微米的正方形或宽为100微米的长方形,所述金丝的直径大于等于20微米小于等于30微米。
8.根据权利要求7所述的芯片的制备方法,其特征在于,所述金凸点的横向直径大于等于45微米小于等于55微米,所述金凸点的纵向高度大于等于65微米小于等于75微米。
9.根据权利要求8所述的芯片的制备方法,其特征在于,所述平顶共面金凸点的纵向高度为大于等于45微米小于等于55微米。
10.根据权利要求6所述的芯片的制备方法,其特征在于,所述裸芯片的每个键合区域是边长为100微米的正方形或宽为100微米的长方形,所述金丝的直径为25微米。
11.根据权利要求10所述的芯片的制备方法,其特征在于,所述金凸点的横向直径为50微米,所述金凸点的纵向高度为70微米。
12.根据权利要求11所述的芯片的制备方法,其特征在于,所述平顶共面金凸点的纵向高度为50微米。
13.一种芯片,其特征在于,所述芯片是权利要求1至12任一所述的芯片的制备方法制备出的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910758669.XA CN110444522B (zh) | 2019-08-16 | 2019-08-16 | 一种芯片的制备方法及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910758669.XA CN110444522B (zh) | 2019-08-16 | 2019-08-16 | 一种芯片的制备方法及芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110444522A true CN110444522A (zh) | 2019-11-12 |
CN110444522B CN110444522B (zh) | 2022-03-18 |
Family
ID=68436148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910758669.XA Active CN110444522B (zh) | 2019-08-16 | 2019-08-16 | 一种芯片的制备方法及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110444522B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111029266A (zh) * | 2019-11-22 | 2020-04-17 | 中国电子科技集团公司第十三研究所 | 一种制备钉头凸点的方法及钉头凸点 |
CN113130336A (zh) * | 2021-04-16 | 2021-07-16 | 中国电子科技集团公司第二十四研究所 | 一种基板预植Au凸点的倒装焊工艺方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1519892A (zh) * | 2003-01-21 | 2004-08-11 | 颀邦科技股份有限公司 | 消除晶圆及晶粒上金属凸块的高度差异的方法 |
CN101055846A (zh) * | 2006-04-12 | 2007-10-17 | 中南大学 | 热超声倒装芯片键合机 |
CN102013405A (zh) * | 2009-09-04 | 2011-04-13 | 日月光封装测试(上海)有限公司 | 芯片打线接合装置的焊针加热构造及其方法 |
CN102931110A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的封装方法 |
CN106206521A (zh) * | 2015-02-12 | 2016-12-07 | 南亚科技股份有限公司 | 打线接合的方法以及封装结构 |
CN106847772A (zh) * | 2016-12-20 | 2017-06-13 | 中国电子科技集团公司第五十八研究所 | 用于陶瓷外壳的无助焊剂倒装焊方法 |
-
2019
- 2019-08-16 CN CN201910758669.XA patent/CN110444522B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1519892A (zh) * | 2003-01-21 | 2004-08-11 | 颀邦科技股份有限公司 | 消除晶圆及晶粒上金属凸块的高度差异的方法 |
CN101055846A (zh) * | 2006-04-12 | 2007-10-17 | 中南大学 | 热超声倒装芯片键合机 |
CN102013405A (zh) * | 2009-09-04 | 2011-04-13 | 日月光封装测试(上海)有限公司 | 芯片打线接合装置的焊针加热构造及其方法 |
CN102931110A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的封装方法 |
CN106206521A (zh) * | 2015-02-12 | 2016-12-07 | 南亚科技股份有限公司 | 打线接合的方法以及封装结构 |
CN106847772A (zh) * | 2016-12-20 | 2017-06-13 | 中国电子科技集团公司第五十八研究所 | 用于陶瓷外壳的无助焊剂倒装焊方法 |
Non-Patent Citations (2)
Title |
---|
JAE-WOONG NAH: "Flip chip assembly on PCB substrates with coined solder bumps", 《2003 ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE》 * |
中国电子学会生产技术学分会丛书编委会: "《微电子封装技术》", 30 April 2003 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111029266A (zh) * | 2019-11-22 | 2020-04-17 | 中国电子科技集团公司第十三研究所 | 一种制备钉头凸点的方法及钉头凸点 |
CN111029266B (zh) * | 2019-11-22 | 2021-10-15 | 中国电子科技集团公司第十三研究所 | 一种制备钉头凸点的方法及钉头凸点 |
CN113130336A (zh) * | 2021-04-16 | 2021-07-16 | 中国电子科技集团公司第二十四研究所 | 一种基板预植Au凸点的倒装焊工艺方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110444522B (zh) | 2022-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6040630A (en) | Integrated circuit package for flip chip with alignment preform feature and method of forming same | |
US7432114B2 (en) | Semiconductor device manufacturing method | |
JP2019015899A (ja) | 表示装置の製造方法、チップ部品の転写方法、および転写部材 | |
JP3830125B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
CN110444522A (zh) | 一种芯片的制备方法及芯片 | |
TWI485829B (zh) | Lead frame and wafer flip chip package using this lead frame | |
CN110473796A (zh) | 用于倒装芯片封装件的多个底部填充剂 | |
CN101261932A (zh) | 一种低温圆片键合方法 | |
TWI764127B (zh) | 發光二極體晶片初始結構、影像顯示裝置與晶片分類系統 | |
WO2007023747A1 (ja) | 半導体チップおよびその製造方法ならびに半導体装置 | |
CN104900624A (zh) | 一种系统级mems双载体芯片封装件及其生产方法 | |
US11145617B2 (en) | Semiconductor structure | |
JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
CN108538737A (zh) | 载板的压合方法 | |
WO2014125536A1 (ja) | 半導体モジュールおよび半導体チップ実装方法 | |
CN206672917U (zh) | 一种电力电子器件的板级埋入封装结构 | |
JP2005079211A (ja) | 超音波フリップチップ実装方法 | |
TW201209380A (en) | Miniature infrared sensor and manufacturing method thereof | |
JP4318893B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN113497168B (zh) | 发光二极管芯片初始结构、图像显示设备与芯片分类系统 | |
JPH06151437A (ja) | 半導体装置の電極構造とその形成方法ならびに実装体 | |
WO2005067044A1 (en) | A method for connecting a die assembly to a substrate in an integrated circuit and a semiconductor device comprising a die assembly | |
CN107170878A (zh) | 一种纳米Ag复合焊膏LED光源的陶瓷基板及制备方法 | |
TWI280508B (en) | Module for a data carrier with improved bump counterparts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information | ||
CB03 | Change of inventor or designer information |
Inventor after: Deng Xiaofeng Inventor after: Wang Bingbing Inventor after: Cheng Qi Inventor before: Deng Xiaofeng Inventor before: Wang Bingbing |
|
GR01 | Patent grant | ||
GR01 | Patent grant |