CN206672917U - 一种电力电子器件的板级埋入封装结构 - Google Patents

一种电力电子器件的板级埋入封装结构 Download PDF

Info

Publication number
CN206672917U
CN206672917U CN201720335685.4U CN201720335685U CN206672917U CN 206672917 U CN206672917 U CN 206672917U CN 201720335685 U CN201720335685 U CN 201720335685U CN 206672917 U CN206672917 U CN 206672917U
Authority
CN
China
Prior art keywords
chip
prepreg
encapsulating structure
carrier
power electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201720335685.4U
Other languages
English (en)
Inventor
侯峰泽
郭学平
周云燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201720335685.4U priority Critical patent/CN206672917U/zh
Application granted granted Critical
Publication of CN206672917U publication Critical patent/CN206672917U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型实施例公开了一种电力电子器件的板级埋入封装结构，包括：芯片载体和芯片，所述芯片的背面与所述芯片载体的表面键合，芯片载体的表面上还压合有第一半固化片，第一半固化片与芯片对应位置具有第一开孔以露出所述芯片；第一半固化片上压合有芯板，芯板与芯片对应位置具有第二开孔以露出所述芯片，芯片和芯板上压合有第二半固化片，第二半固化片的对应所述电极的区域具有第三开孔以露出所述芯片的电极；所述芯片上依次形成有再布线层和阻焊层。本实用新型使得大功率电力电子器件在高开关频率下的损耗降低，散热性能更好。

Description

一种电力电子器件的板级埋入封装结构
技术领域
本实用新型涉及封装技术领域，具体涉及一种电力电子器件的板级埋入封装结构。
背景技术
随着半导体制造工艺的进步，对电力电子设备容量增大的需求以及对电力电子器件的性能和功率要求也越来越高，由此产生了耐高压、大功率的电力电子器件。大功率电力电子器件具有耐压高、电流大、开关频率高、动态压降小等优越性能，越来越多地被应用到各类大中功率电力变换装置中，成为现代电力电子技术的主导器件。
大功率电力电子器件也在致力于高可靠性、高效率和低功耗，其中，大功率电力电子器件低功耗的方向之一是减少由于芯片封装所带来的开关损耗。对于大功率电力电子器件，目前采用的封装方法包括双侧引脚扁平封装(Dual Flat Package，DFP)、双列直插式封装(Dual In-line Package，DIP)或者四侧引脚扁平封装(Quad Flat Package withBumper，BQFP)等，并采用传统的引线键合方式，即使用细金属线，利用热、压力、超声波能量为使金属引线与基板焊盘紧密焊合，实现芯片与基板间的电气互连和芯片间的信息互通。
但是随着大功率电力电子器件芯片耐压和功率增大，要求引脚间所能承受的耐压越来越高，采用传统封装方法的大功率电力电子器件，在高开关频率下其集成参数较大，所带来的功耗问题也越来越显著。此外，芯片产生的热量很难从封装结构中传导出去，其散热问题也亟待解决。
实用新型内容
有鉴于此，本实用新型实施例提供一种电力电子器件的板级埋入封装结构，以解决现有技术中大功率电力电子器件在高开关频率下的损耗和散热问题。
本实用新型实施例提供了一种电力电子器件的板级埋入封装结构，包括：芯片载体和芯片，芯片的背面与芯片载体的表面键合，芯片的正面具有至少两个电极；
芯片载体的表面上还压合有第一半固化片，第一半固化片与芯片对应位置具有第一开孔以露出芯片；
第一半固化片上压合有芯板，芯板与芯片对应位置具有第二开孔以露出芯片；
芯片和芯板上压合有第二半固化片，第二半固化片的对应电极的区域具有第三开孔以露出芯片的电极；
芯片上依次形成有再布线层和阻焊层。
可选地，芯片的背面与芯片载体键合的方式包括共晶焊、烧结银或高导热胶涂覆。
可选地，芯片和芯板之间的空隙内填充有第二半固化片。
可选地，芯片载体包括金属载体、陶瓷载体和高导热复合载体。
可选地，芯片为平面型电力电子器件。
本实用新型实施例提供的电力电子器件的板级埋入封装结构，包括芯片载体的表面上还压合有第一半固化片，第一半固化片与芯片对应位置具有第一开孔以露出芯片；第一半固化片上压合有芯板，芯板与芯片对应位置具有第二开孔以露出芯片；芯片和芯板上压合有第二半固化片，第二半固化片的对应电极的区域具有第三开孔以露出芯片的电极；芯片上依次形成有再布线层和阻焊层。该封装结构可以直接贴合在电路基板上，露出的芯片电极与基板焊盘连接以实现该封装结构与电路基板的电气互连，因此降低了封装结构的功率损耗，尤其是对于大功率电力电子器件来说，本实用新型提供的无引线的电力电子器件的板级埋入封装结构降低了大功率电力电子器件在高开关频率下的损耗问题；此外，本实用新型提供的封装结构中，芯片载体有利于将芯片产生的热量传导出去，而且封装结构的芯片电极直接与电路基板的焊盘连接，使得芯片产生的热量通过焊盘传导出去，解决了封装结构的散热问题。
附图说明
图1为本实用新型实施例提供的一种电力电子器件的板级埋入封装方法的工艺流程图；
图2a为本实用新型实施例提供的电力电子器件的板级埋入封装方法中芯片载体的俯视示意图；
图2b为图2a沿虚线A-A'的剖面结构示意图；
图2c为本实用新型实施例提供的电力电子器件的板级埋入封装方法中第一半固化层的俯视图；
图2d为本实用新型实施例提供的电力电子器件的板级埋入封装方法中压合第一半固化片的剖面结构示意图；
图2e为本实用新型实施例提供的电力电子器件的板级埋入封装方法中芯板的俯视图；
图2f为本实用新型实施例提供的电力电子器件的板级埋入封装方法中压合芯板的剖面结构示意图；
图2g为本实用新型实施例提供的电力电子器件的板级埋入封装方法中压合第二半固化片的剖面结构示意图；
图2h为本实用新型实施例提供的电力电子器件的板级埋入封装方法中第二半固化片开孔的剖面结构示意图；
图2i为本实用新型实施例提供的电力电子器件的板级埋入封装方法中形成再布线层的剖面结构示意图；
图2j为本实用新型实施例提供的电力电子器件的板级埋入封装方法中形成阻焊层的剖面结构示意图；
图3为本实用新型实施例提供的一种电力电子器件的板级埋入封装结构的示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部。
图1为本实用新型实施例提供的一种电力电子器件的板级埋入封装方法的工艺流程图。如图1所示，本实施例提供的电力电子器件的板级埋入封装方法包括：
S110、提供一芯片载体和多个芯片，芯片的背面与芯片载体键合，并在芯片载体上形成芯片阵列，每个芯片的正面具有至少两个电极。
S120、将具有第一开孔图案的第一半固化片压合到芯片载体上，第一半固化片的第一开孔图案与芯片阵列对应以露出芯片阵列。
S130、将具有第二开孔图案的芯板压合到第一半固化片上，芯板的第二开孔图案与芯片阵列对应以露出芯片阵列。
S140、在芯片阵列和芯板上压合第二半固化片，并在第二半固化片的对应电极的区域制作第三开孔图案以露出芯片的电极。
S150、在芯片阵列上依次形成再布线层和阻焊层。
S160、切割以形成多个无引线的板级埋入封装结构。
本实用新型实施例提供的电力电子器件的板级埋入封装方法，实现了电力电子器件的无引线封装，使得封装结构可以直接贴合在电路基板上，露出的芯片电极与基板焊盘连接以实现该封装结构与电路基板的电气互连，从而降低了封装结构的功率损耗，尤其是对于大功率电力电子器件来说，本实施例提供的无引线的板级埋入封装方法降低了大功率电力电子器件在高开关频率下的损耗问题，而且本实施例提供的封装方法中，芯片载体有利于将芯片产生的热量传导出去，而且封装结构的电极直接与电路基板的焊盘连接，使得芯片产生的热量通过焊盘传导出去，解决了封装结构的散热问题。
图2a至图2j为依据本实用新型实施例提供的电力电子器件的板级埋入封装方法的各个工艺步骤中所形成的结构示意图。下面结合图2a至图2j来具体阐述本实用新型实施例提供的电力电子器件的板级埋入封装方法。
首先，提供一芯片载体210和多个芯片220，芯片220的背面与芯片载体210键合，并在芯片载体210上形成芯片阵列，如图2a所示，图2a为本实用新型实施例提供的电力电子器件的板级埋入封装方法中芯片载体的俯视示意图。本实用新型实施例提供的电力电子器件的板级埋入封装方法对多个芯片组成的芯片阵列进行封装，按照本实施例提供的芯片封装方法封装完成后对该芯片阵列进行切割以形成单个无引线的板级埋入封装结构。本实用新型以下实施例以单颗芯片的封装过程为例进行说明。
图2b为图2a沿虚线A-A'的剖面结构示意图。如图2b所示，芯片220的背面与芯片载体210键合，芯片220的正面具有至少两个电极221。芯片的正面可以具有至少两个电极，一般为两个或者三个电极，本实施例中以芯片正面具有三个电极为例进行说明。
可选地，芯片的背面通过共晶焊、烧结银或高导热胶涂覆与芯片载体键合。共晶焊是指在相对较低的温度下共晶焊料发生共晶物熔合的现象，共晶合金直接从固态变到液态，而不经过塑性阶段，以实现芯片与芯片载体的键合连接。烧结银是指通过烧结银浆实现芯片与芯片载体的键合连接。或者可以通过涂覆高导热胶实现芯片与芯片载体的键合连接。图2b中230可以为共晶焊料、烧结银浆或者高导热胶，还可以是其他可以实现芯片与芯片载体键合连接的材料。
可选地，芯片载体包括金属载体、陶瓷载体和高导热复合载体。金属载体具有较高的导热率，可以将芯片产生的热量快速地传导出去，其材料可以是铜或者钼。芯片载体还可以是其他导热率高的材料，例如陶瓷载体和高导热复合载体，也能够将芯片产生的热量快速地传导出去，解决现有技术的散热问题。
可选地，本实施例中的芯片为平面型电力电子器件，平面型电力电子器件的电极在同一平面上。本实施例提供的板级埋入封装方法可以应用于第三代半导体材料，例如碳化硅基和氮化镓基功率电力电子器件，其本身具有耐高压、耐大电流的优点，采用本实施例提供的板级埋入封装方法后，同时具有高开关频率下损耗低以及散热好的优点。
图2c为本实用新型实施例提供的电力电子器件的板级埋入封装方法中第一半固化层的俯视图，如图2c所示，第一半固化层240上具有多个第一开孔241，多个第一开孔241形成第一开孔图案，第一开孔图案与芯片载体上的芯片阵列相对应，即第一半固化片上的每个第一开孔位置与芯片载体上的每个芯片位置对应。
图2d为本实用新型实施例提供的电力电子器件的板级埋入封装方法中压合第一半固化片的剖面结构示意图，将开过孔的，具有第一开孔图案的第一半固化片240压合到芯片载体210上，第一半固化片240的第一开孔图案与芯片阵列对应以露出芯片阵列。图2d为单颗芯片压合第一半固化片的剖面示意图，即为第一半固化片240压合到芯片载体210上，第一半固化片240上的第一开孔与芯片220对应，以露出芯片220。
图2e为本实用新型实施例提供的电力电子器件的板级埋入封装方法中芯板的俯视图，如图2e所示，芯板250上具有多个第二开孔251，多个第二开孔251形成第二开孔图案，第二开孔图案与芯片载体上的芯片阵列相对应，即芯板上的每个第二开孔位置与芯片载体上的每个芯片位置对应。
图2f为本实用新型实施例提供的电力电子器件的板级埋入封装方法中压合芯板的剖面结构示意图，将开过孔的，具有第二开孔图案的芯板250压合到芯片载体210上，芯板250的第二开孔图案与芯片阵列对应以露出芯片阵列。图2d为单颗芯片压合芯板的剖面示意图，即为芯板250压合到芯片载体210上，芯板250上的第二开孔与芯片220对应，以露出芯片220。
图2g为本实用新型实施例提供的电力电子器件的板级埋入封装方法中压合第二半固化片的剖面结构示意图。在芯片阵列和芯板上压合第二半固化片，在图2g中具体为在芯片220和芯板250上压合第二半固化片260。第二半固化片260主要由树脂和增强材料组成，一般为胶状，其在加热加压下会软化，冷却后会反应固化。可选地，本实施例中第二半固化片260在加热加压下软化流动，可以填充满芯片220与芯板250之间的空隙，使芯片220与芯板250压合在一起。
图2h为本实用新型实施例提供的电力电子器件的板级埋入封装方法中第二半固化片开孔的剖面结构示意图。在第二半固化片260的对应电极221的区域制作第三开孔261以露出芯片的电极221，多个第三开孔261形成第三开孔图案以露出芯片阵列的电极。
最后，如图2i和图2j所示，在芯片阵列上依次形成再布线层270和阻焊层280。图2i为本实用新型实施例提供的电力电子器件的板级埋入封装方法中形成再布线层的剖面结构示意图，通过电镀工艺，在第二半固化片260上制作再布线层270，再布线层270与电极221接触。
图2j为本实用新型实施例提供的电力电子器件的板级埋入封装方法中形成阻焊层的剖面结构示意图，在第二半固化片260和再布线层270的表面上层压一层阻焊层280，通过光刻，显影技术露出再布线层270，形成封装结构的焊盘290。
对于多个芯片的封装，在芯片载体上键合芯片阵列之后的工艺步骤与上述封装步骤相同，封装完成后需要切割以形成多个无引线的板级埋入封装结构。可选地，每个板级埋入封装结构内可以包含一个芯片，即将芯片阵列切割成具有单颗芯片的封装结构；或者，每个板级埋入封装结构内可以包含多个芯片，即根据实际需求将芯片阵列切割成具有多颗芯片的封装结构。按照上述封装方法形成无引线的封装结构，可以将该封装结构直接贴合在电路基板上，露出的封装焊盘直接与基板焊盘连接，因此降低了封装结构的功率损耗，尤其是对于大功率电力电子器件来说，降低了其在高开关频率下的损耗问题；此外，本实用新型提供的封装结构中，芯片载体有利于将芯片产生的热量传导出去，而且封装结构的封装焊盘直接与电路基板的焊盘连接，使得芯片产生的热量通过焊盘传导出去，解决了封装结构的散热问题。
图3为本实用新型实施例提供的一种电力电子器件的板级埋入封装结构的示意图，本实施例提供的封装结构按照上述封装方法封装而成，该封装结构包括：
芯片载体310和芯片320，芯片320的背面与芯片载体310的表面键合，芯片320的正面具有至少两个电极321；
芯片载体310的表面上还压合有第一半固化片340，第一半固化片340与芯片320对应位置具有第一开孔以露出芯片320；
第一半固化片340上压合有芯板350，芯板350与芯片320对应位置具有第二开孔以露出芯片320；
芯片320和芯板350上压合有第二半固化片360，第二半固化片360的对应电极321的区域具有第三开孔以露出芯片320的电极321；
芯片320上依次形成有再布线层370和阻焊层380。
可选地，芯片320的背面与芯片载体310键合的方式包括共晶焊、烧结银或高导热胶涂覆。
可选地，芯片320和芯板350之间的空隙内填充有第二半固化片360。
可选地，芯片载体310包括金属载体、陶瓷载体和高导热复合载体。
可选地，芯片320为平面型电力电子器件。
上述封装结构可执行本实用新型任意实施例所提供的方法，该封装结构具有与上述电力电子器件的板级埋入封装方法相同的有益效果，该封装结构为无引线的封装结构，可以直接贴合在电路基板上，露出的芯片电极与基板焊盘连接以实现该封装结构与电路基板的电气互连，因此降低了封装结构的功率损耗，尤其是对于大功率电力电子器件来说，降低了大功率电力电子芯片在高开关频率下的损耗问题；此外，本实用新型提供的板级埋入封装结构中，芯片载体有利于将芯片产生的热量传导出去，而且封装结构的芯片电极直接与电路基板的焊盘连接，使得芯片产生的热量通过焊盘传导出去，解决了封装结构的散热问题。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (5)

1.一种电力电子器件的板级埋入封装结构，其特征在于，包括：
芯片载体和芯片，所述芯片的背面与所述芯片载体的表面键合，所述芯片的正面具有至少两个电极；
所述芯片载体的表面上还压合有第一半固化片，所述第一半固化片与所述芯片对应位置具有第一开孔以露出所述芯片；
所述第一半固化片上压合有芯板，所述芯板与所述芯片对应位置具有第二开孔以露出所述芯片；
所述芯片和所述芯板上压合有第二半固化片，所述第二半固化片的对应所述电极的区域具有第三开孔以露出所述芯片的电极；
所述芯片上依次形成有再布线层和阻焊层。
2.根据权利要求1所述的封装结构，其特征在于，所述芯片的背面与所述芯片载体的表面键合的方式包括共晶焊、烧结银或高导热胶涂覆。
3.根据权利要求1所述的封装结构，其特征在于，所述芯片和所述芯板之间的空隙内填充有所述第二半固化片。
4.根据权利要求1所述的封装结构，其特征在于，所述芯片载体包括金属载体、陶瓷载体和高导热复合载体。
5.根据权利要求1所述的封装结构，其特征在于，所述芯片为平面型电力电子器件。
CN201720335685.4U 2017-03-31 2017-03-31 一种电力电子器件的板级埋入封装结构 Active CN206672917U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201720335685.4U CN206672917U (zh) 2017-03-31 2017-03-31 一种电力电子器件的板级埋入封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201720335685.4U CN206672917U (zh) 2017-03-31 2017-03-31 一种电力电子器件的板级埋入封装结构

Publications (1)

Publication Number Publication Date
CN206672917U true CN206672917U (zh) 2017-11-24

Family

ID=60366609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201720335685.4U Active CN206672917U (zh) 2017-03-31 2017-03-31 一种电力电子器件的板级埋入封装结构

Country Status (1)

Country Link
CN (1) CN206672917U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876345A (zh) * 2017-03-31 2017-06-20 华进半导体封装先导技术研发中心有限公司 一种电力电子器件的板级埋入封装结构及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876345A (zh) * 2017-03-31 2017-06-20 华进半导体封装先导技术研发中心有限公司 一种电力电子器件的板级埋入封装结构及封装方法

Similar Documents

Publication Publication Date Title
US7196403B2 (en) Semiconductor package with heat spreader
CN102779808B (zh) 集成电路封装和封装方法
CN108321134A (zh) 高功率密度塑封式ipm模块的封装结构及加工工艺
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN108878297A (zh) 芯片封装结构及其制备方法
JP4075204B2 (ja) 積層型半導体装置
CN105789154A (zh) 一种倒装芯片模组
CN218730911U (zh) 一种内绝缘的双面散热封装结构
CN201946588U (zh) 一种功率半导体器件的封装结构
CN114792680A (zh) 电源管理芯片封装结构及封装结构的制作方法
TWI220782B (en) Cavity-down ball grid array package with heat spreader
WO2022127060A1 (zh) 一种功率器件封装结构及电力电子设备
CN206672917U (zh) 一种电力电子器件的板级埋入封装结构
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
CN202034361U (zh) 一种半导体封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN206774529U (zh) 双基岛封装电路
CN108878391A (zh) 智能功率模块结构及其制造方法
CN204792892U (zh) 一种倒扣式小尺寸大功率led封装结构
CN106876345A (zh) 一种电力电子器件的板级埋入封装结构及封装方法
CN209496814U (zh) 一种封装载板、封装体
CN209544338U (zh) 一种封装载板及封装体
CN208207884U (zh) 一种电子标签
CN104883133A (zh) 一种基于PCB工艺的GaAs和LDMOS/GaN混合集成微波放大器
CN105355567A (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant