CN114792680A - 电源管理芯片封装结构及封装结构的制作方法 - Google Patents

电源管理芯片封装结构及封装结构的制作方法 Download PDF

Info

Publication number
CN114792680A
CN114792680A CN202210418056.3A CN202210418056A CN114792680A CN 114792680 A CN114792680 A CN 114792680A CN 202210418056 A CN202210418056 A CN 202210418056A CN 114792680 A CN114792680 A CN 114792680A
Authority
CN
China
Prior art keywords
inductor
substrate
chip
layer
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210418056.3A
Other languages
English (en)
Inventor
张江华
杨先方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202210418056.3A priority Critical patent/CN114792680A/zh
Publication of CN114792680A publication Critical patent/CN114792680A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明揭示了一种电源管理芯片封装结构及封装结构的制作方法，所述封装结构包括：一基板；至少一电源芯片，设置于所述基板上表面，与所述基板电性连接；至少一个导电连接件，与所述基板电性连接；至少一电感，所述电感设置于所述电源芯片上方，通过所述导电连接件电性连接于所述基板；塑封体，覆盖所述基板、电源芯片和导电连接件，并暴露所述电感以及电源芯片和导电连接件上表面；以及散热片，所述散热片至少部分包覆所述电感外表面。芯片和电感工作产生的热量可通过散热片传递给外空间进行散热；所述塑封体暴露所述电感设置，在所述电感外表面包覆散热片，更有利于电感的散热以及进一步提高封装结构的散热性能。

Description

电源管理芯片封装结构及封装结构的制作方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种电源管理芯片封装结构及封装结构的制作方法。
背景技术
电源管理芯片在电子设备系统中担负起对电能的变换、分配、检测及其他电能管理的职责。电源管理芯片对电子系统而言是不可或缺的，其性能的优劣对整机的性能也有着直接的影响。
传统的电源管理芯片，采用芯片ECP(Electrochemical Plating，电化学镀层)的封装方式，在基板上贴有电感，现有技术中，带有电感的芯片封装结构，在长时间的使用中，电感和芯片工作产生的热能较大，由于封装塑封体的本身特性，其散热性能差，散热的速度低，很容易造成芯片损坏或老化的问题，大大降低芯片的使用寿命。
发明内容
本发明的目的在于提供一种电源管理芯片封装结构及封装结构的制作方法。
为实现上述发明目的之一，本发明一实施方式提供一种电源管理芯片封装结构，所述封装结构包括：
一基板，具有上表面及与上表面相背的下表面；
至少一电源芯片，设置于所述基板上表面，与所述基板电性连接；
至少一个导电连接件，与所述基板电性连接；
至少一电感，所述电感设置于所述电源芯片上方，通过所述导电连接件电性连接于所述基板；
塑封体，覆盖所述基板、电源芯片和导电连接件，并暴露所述电感；
以及散热片，所述散热片至少部分包覆所述电感外表面。
作为本发明的进一步改进，所述散热片包括层间散热片和外表面散热片，所述层间散热片设置于所述电源芯片和所述电感之间，所述外表面散热片至少部分覆盖所述电感侧面和顶面。
作为本发明的进一步改进，所述外表面散热片包覆所述电感所有侧面和顶面，所述电感还包括电连接部，所述电连接部电性连接于所述导电连接件，所述外表面散热片以及所述层间散热片与所述电连接部绝缘设置。
作为本发明的进一步改进，所述导电连接件为铜柱，所述封装结构包括两个铜柱，所述铜柱设置于所述电源芯片两侧，所述塑封体暴露所述铜柱上表面，所述铜柱上表面设置有第一溅射焊盘，所述电感通过所述电连接部电性连接于所述第一溅射焊盘。
作为本发明的进一步改进，所述电源芯片具有设置有焊盘的功能面以及与所述功能面相对的非功能面，所述电源芯片功能面朝向所述基板设置，通过所述焊盘电性连接于所述基板，所述塑封体暴露所述芯片非功能面。
作为本发明的进一步改进，所述芯片非功能面上设置有导热层，所述导热层完全覆盖所述电源芯片上表面，所述层间散热层通过焊料层焊接连接于所述导热层。
作为本发明的进一步改进，所述导热层为第二溅射焊盘，所述第一溅射焊盘和第二溅射焊盘材料为不锈钢和/或铜。
作为本发明的进一步改进，所述导热层为背金层，所述背金层为金层、银层、钛钨铜层中的一种或多种材料复合层。
作为本发明的进一步改进，所述封装结构还包括至少一被动器件，所述被动器件电性连接于所述基板。
本发明一实施方式还提供一种电源管理芯片封装结构的制作方法，包括步骤：
提供一基板和电源芯片，所述电源芯片具有设置有焊盘的功能面以及与所述功能面相对的非功能面，将所述电源芯片的功能面倒装设置于所述基板上，并与所述基板电性连接；
在所述基板上表面侧贴装至少一个导电连接件，并与所述基板电性连接；
提供至少一电感，至少在所述电感部分表面覆盖散热片，将所述电感贴装在所述电源芯片上方，通过所述导电连接件电性连接于所述基板；
塑封所述基板、电源芯片和导电连接件，并暴露所述电感。
作为本发明的进一步改进，所述至少在所述电感部分表面覆盖散热片，具体包括：
在所述电感底面设置层间散热片；
在所述电感所有侧面和顶面设置外表面散热片。
作为本发明的进一步改进，所述在所述基板上表面侧贴装至少一个导电连接件，并与所述基板电性连接，具体包括：
在所述电源芯片两侧分别贴装一铜柱。
作为本发明的进一步改进，还包括步骤：
在所述导电连接件上表面溅射形成第一溅射焊盘；
在所述电源芯片非功能面上设置一导热层，所述导热层完全覆盖所述电源芯片上表面，
所述层间散热层通过焊料层焊接连接于所述导热层。
作为本发明的进一步改进，所述在所述电源芯片非功能面上设置一导热层，具体包括：
在所述电源芯片非功能面上溅射形成第二溅射焊盘。
作为本发明的进一步改进，所述第一溅射焊盘和第二溅射焊盘材料为不锈钢和/或铜。
作为本发明的进一步改进，所述导热层为背金层，所述背金层为金层、银层、钛钨铜层中的一种或多种材料复合层。
作为本发明的进一步改进，还包括步骤：
提供至少一被动器件，与所述基板电性连接。
本发明的有益效果在于：通过在所述电感和电源芯片之间设置层间散热片，将所述层间散热片贴装在所述电感底部，可以有效将电源芯片工作产生的热量通过层间散热片更快的散发出去，延长封装结构中电源芯片的使用寿命；同时，所述塑封体暴露所述电感设置，在所述电感外表面包覆设置有外表面散热片，电感产生的热量大部分可通过外表面散热片传至外空间进行散热，相比现有技术中将电感整体塑封的结构，更有利于电感的散热以及进一步提高封装结构的散热性能。
附图说明
图1为本发明一实施方式中的电源管理芯片封装结构示意图。
图2为本发明一实施方式中的电源管理芯片封装结构制作方法的流程示意图。
图3至图8为本发明一实施方式中的电源管理芯片封装结构制作方法的各步骤示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示，本发明提供一种电源管理芯片封装结构，包括基板1、至少一电源芯片2、至少一个导电连接件3、至少一电感4、塑封体5和散热片6。
基板1具有上表面及与上表面相背的下表面。
示例性的，在本实施方式中，设置有一个所述电源芯片2，所述电源芯片2设置于所述基板1上表面，与所述基板1电性连接，具体的，所述电源芯片2具有设置有焊盘21的功能面以及与所述功能面相对的非功能面，所述电源芯片2功能面朝向所述基板1设置，通过所述焊盘21电性连接于所述基板1。在本发明其他实施方式中，也可在基板1上表面设置两个或是多个电源芯片，实现对应于产品的不同要求。
所述导电连接件3设置于所述基板1上表面，与所述基板1电性连接。
所述电感4设置于所述电源芯片2上方，通过所述导电连接件3电性连接于所述基板1。所述电感4底部设置有电连接部41，所述电感4通过电连接部41电性连接于所述导电连接件3。
具体的，在本实施方式中，所述导电连接件3为铜柱，所述封装结构包括两个铜柱，于所述电源芯片2两侧设置，电性连接于所述基板1上表面。所述电连接部41为设置于电感两相对侧边并延伸至其底面的铜结构件。
在本发明的其他实施方式中，所述导电连接件3也可能为其他立体导电结构件，并且，根据电感的尺寸大小和数量也可以调整导电连接件的数量及分布位置等，只要使导电连接件能够对电感起到结构支撑和电传输的作用即可。
进一步的，在所述铜柱上表面设置有第一溅射焊盘71，所述电感4可通过所述电连接部41电性连接于所述第一溅射焊盘71，所述第一溅射焊盘71的面积大于所述铜柱上表面的面积，所述电连接部41和第一溅射焊盘71之间可通过锡膏焊接。
具体的，所述第一溅射焊盘71的材料为不锈钢和/或铜。
所述塑封体5以环氧树脂为基体，添加有固化剂、偶联剂等添加剂，其覆盖所述基板1、电源芯片2和导电连接部3，填充其内部空隙，从而对封装结构起到机械支持和密封保护的作用。
进一步的，由于塑封体5材料的密封性，其散热性能较差，所以塑封体5暴露所述电感4、以及暴露所述电源芯片2和导电连接部3的上表面，以便于电源芯片2和电感4在工作中产生的热量散出，加强整体封装结构的散热性能。
所述散热片6至少部分包覆所述电感4外表面。
进一步的，所述散热片6包括层间散热片61和外表面散热片62，所述层间散热片61设置于所述电源芯片2和所述电感4之间。所述层间散热片61的面积可以根据实际的电源芯片和电感工作产生的热量情况设计。
具体的，在本实施方式中，所述层间散热片61的面积大于所述电源芯片2上表面面积设置，以保证最大程度地将所述电源芯片2上产生的热量传递到所述层间散热片61上。
所述外表面散热片62至少部分覆盖所述电感4侧面和顶面，所述电感4工作产生的热量大部分可传递给所述外表面散热片62，再由外表面散热片62将热量传导到周围的空间，电感4工作产生的小部分热量也可传递给层间散热片61进行散热，进一步提升所述封装结构的散热性能。在本发明的具体实施方式中，所述外表面散热片62完全包覆所述电感4所有侧面和顶面，从而最大化起到散热作用，并且全覆盖的散热片能够一定程度上起到保护电感的作用。
具体的，散热片6材质为金属材料，最优选为铜材镀锡散热片，通过可焊性材料与所述电感4焊接。当所述散热片6为金属材料时，所述层间散热片61和外表面散热片62与电感底部的电连接部41绝缘设置。
在本发明的其他实施方式中，所述散热片6也可以为其他具有优良导热性能的导热材料，如非金属类材料的硅胶片、石墨片等等，在此实施方式中就不需要考虑层间散热片61和外表面散热片62是否需要与电感底部的电连接部41绝缘设置的问题。
当然，外表面散热片62也可以仅仅是设置于所述电感4的顶面或者是设置于所述电感4的一个侧面或多个侧面，可以根据电源芯片封装结构的实际封装需求来决定。
在本发明的一些实施方式中，根据封装结构尺寸等限制，也可仅设置层间散热片61或外表面散热片62，一样能很好地达到散热效果。
进一步的，所述电源芯片2非功能面上还设置有导热层8，所述导热层8完全覆盖所述电源芯片2上表面，所述层间散热片61通过焊料连接于所述导热层8，所述导热层8可更有助于芯片和电感的散热，能够更快将电源芯片2产生的热量向外传输并辅助层间散热片61将电感产生的热量传导至外空间进行散热。所述层间散热片61通过锡膏焊接于所述导热层8。
具体的，在本发明一实施方式中，所述导热层8为溅射形成的第二溅射焊盘72，与所述第一溅射焊盘材料相同，为不锈钢和/或铜。在实际设计的电源芯片封装结构中，由于电感底部的层间散热片61和电源芯片2上表面的面积和位置很难做到完全相同，在本实施方式中，利用不锈钢和/铜溅射形成的第二溅射焊盘72进行导热，不用要求电源芯片2上表面的面积和位置与所述层间散热片61的面积和位置相同，也能有很好的传递效果，大大减少了设计难度，并且用锡膏焊接层间散热片61和第二溅射焊盘72能够进一步提高散热效果。
进一步的，在此实施方式中，第二溅射焊盘72可以根据实际需求自定义焊盘尺寸，可以增大散热面积，也可以减小电源芯片2到层间散热片61之间的导热距离，最快地将芯片产生的热量传递到层间散热片61上。
在本发明的另一实施方式中，所述导热层8为背金层，目的是起焊接作用，便于后续用锡焊接所述层间散热片61，具体的，所述背金层可以为金层、银层、钛钨铜层中的一种或多种材料复合层。在此实施方式中，要求电源芯片2和电感底部的层间散热片61位置相对应设置。
具体的，电源芯片2在工作过程中产生的热量可通过导热层8传递给层间散热片61进行散热，电感4在长时间工作中产生的热量可通过外表面散热片62进行散热，相比现有技术中将电感包裹于塑封体内的方案，本发明中提出的封装结构能够进一步提高其散热性能，且外表面散热片62完全包覆于所述电感4侧面和顶面，保证电感散热效果的同时，也同样能起到保护电感、固定电感的作用。
进一步的，所述封装结构还包括至少一被动器件9，所述被动器件9电性连接于所述基板1，这里，所述被动器件9可以为电阻、电容等。
如图2所示，本发明还提供一种电源管理芯片封装结构的制作方法，包括步骤：
S1：如图3所示，提供一基板和电源芯片，所述电源芯片具有设置有焊盘的功能面以及与所述功能面相对的非功能面，将所述电源芯片的功能面倒装设置于所述基板上，并与所述基板电性连接。
S2：如图4所示，在所述基板上表面侧贴装至少一个导电连接件，并与所述基板电性连接。
具体的，在本实施方式中，所述导电连接件3为铜柱，在所述电源芯片2两侧分别贴装一铜柱，电性连接于所述基板1上表面。
S3：如图5所示，提供至少一电感，至少在所述电感部分表面覆盖散热片，将所述电感贴装在所述电源芯片上方，通过所述导电连接件电性连接于所述基板。
具体的，所述电感4底部设置有电连接部41，所述电连接部41为设置于电感两相对侧边并延伸至其底面的铜结构件，所述电感4通过电连接部41利用锡膏焊接电性连接于所述导电连接件3。
在本发明一实施方式中，在所述电感4底面设置层间散热片61，所述层间散热片61的面积可以根据实际的电源芯片和电感工作产生的热量情况设计，在本实施方式中，所述层间散热片61的面积大于所述电源芯片2上表面面积，以保证最大程度地将所述电源芯片2上产生的热量传递到所述层间散热片61上。
进一步的，至少在所述电感4部分外表面贴装外表面散热片62，在本发明的具体实施方式中，在所述电感4所有侧面和顶面全部贴装外表面散热片62。
具体的，散热片6材质为金属材料，最优选为铜材镀锡散热片，通过可焊性材料与所述电感4焊接。当所述散热片6为金属材料时，所述层间散热片61和外表面散热片62与电感底部的电连接部41绝缘设置。
在本发明的其他实施方式中，所述散热片6也可以为其他具有优良导热性能的导热材料，如非金属类材料的硅胶片、石墨片等等，在此实施方式中就不需要考虑层间散热片61和外表面散热片62是否需要与电感底部的电连接部41绝缘设置的问题。
当然，外表面散热片62也可以仅仅是设置于所述电感4的顶面或者是设置于所述电感4的一个侧面或多个侧面，可以根据电源芯片封装结构的实际封装需求来决定。
在本发明的一些实施方式中，根据封装结构尺寸等限制，也可仅设置层间散热片61或外表面散热片62，一样能很好地达到散热效果。
S4：如图6所示，塑封所述基板、电源芯片和导电连接件，并暴露所述电感、以及暴露所述电源芯片和导电连接件上表面。
所述塑封体5以环氧树脂为基体，添加有固化剂、偶联剂等添加剂，使其覆盖所述基板1、电源芯片2和导电连接部3。
在本发明的其他实施方式中，也可先进行塑封基板、电源芯片和导电连接件，再进行提供电感、贴装散热片的步骤，只需能达到实现本发明的目的即可。
进一步的，所述封装结构的制作方法还包括步骤：在所述导电连接件上表面溅射形成第一溅射焊盘71，以及在所述电源芯片2非功能面上设置一导热层8，如图7所示。
具体的，在所述铜柱上表面溅射形成第一溅射焊盘71，所述第一溅射焊盘71的面积大于所述铜柱上表面的面积，所述第一溅射焊盘71的材料为不锈钢和/或铜。所述导热层8完全覆盖所述电源芯片2上表面。将所述层间散热片61通过焊料层焊接连接于所述导热层8，所述电感底部的电连接部41同样通过焊料层焊接连接于所述第一溅射焊盘71，就可制作形成如图8所示的封装结构，这里，所述焊料层材料为锡膏。
在本发明一实施方式中，所述在所述电源芯片非功能面上设置一导热层8，具体为在所述电源芯片2非功能面上溅射形成第二溅射焊盘72，与所述第一溅射焊盘材料相同，为不锈钢和/或铜。在实际制作电源芯片封装结构中，由于电感底部的层间散热片61和电源芯片2上表面的面积和位置很难做到完全相同，在本实施方式中，利用不锈钢和/铜溅射形成的第二溅射焊盘72进行导热，不用要求电源芯片2上表面的面积和位置与所述层间散热片61的面积和位置相同，也能有很好的传递效果，大大减少了设计难度，并且用锡膏焊接层间散热片61和第二溅射焊盘72能够进一步提高散热效果。
在此实施方式中，第二溅射焊盘72可以根据实际需求自定义焊盘尺寸，可以增大散热面积，也可以减小电源芯片2到层间散热片61之间的导热距离，最快地将芯片产生的热量传递到层间散热片61上。
在本发明的另一实施方式中，所述在所述电源芯片非功能面上设置一导热层8，具体为在所述电源芯片2非功能面上形成一层背金层，具体的，所述背金层可以为金层、银层、钛钨铜层中的一种或多种材料复合层。在此实施方式中，要求电源芯片2和电感底部的层间散热片61位置相对应设置。
进一步的，所述封装结构的制作方法还包括提供至少一被动器件，所述被动器件9可以为电阻、电容等，将其通过焊接层焊接在所述基板1上表面，与所述基板1电性连接。
综上所述，本发明通过在所述电感和电源芯片之间设置层间散热片，将所述层间散热片贴装在所述电感底部，可以有效将电源芯片和电感工作产生的热量通过层间散热片更快的散发出去，延长封装结构中电源芯片的使用寿命；另外，在所述电源芯片上表面溅射形成不锈钢和/或铜的溅射焊盘，通过锡膏焊接到层间散热片，即使在层间散热片和电源芯片上表面的面积和位置并不是完全相同的情况下，也可以有很好的散热效果，并且减小了封装结构的设计难度；同时，所述塑封体暴露所述电感设置，在所述电感外表面包覆设置有外表面散热片，电感工作所产生的大部分热量可通过外表面散热片传至外空间，相比现有技术中将电感整体塑封的结构，更有利于电感的散热以及进一步提高封装结构的散热性能。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (17)

1.一种电源管理芯片封装结构，其特征在于，所述封装结构包括：
一基板，具有上表面及与上表面相背的下表面；
至少一电源芯片，设置于所述基板上表面，与所述基板电性连接；
至少一个导电连接件，与所述基板电性连接；
至少一电感，所述电感设置于所述电源芯片上方，通过所述导电连接件电性连接于所述基板；
塑封体，覆盖所述基板、电源芯片和导电连接件，并暴露所述电感；
以及散热片，所述散热片至少部分包覆所述电感外表面。
2.根据权利要求1所述的电源管理芯片封装结构，其特征在于，所述散热片包括层间散热片和外表面散热片，所述层间散热片设置于所述电源芯片和所述电感之间，所述外表面散热片至少部分覆盖所述电感侧面和顶面。
3.根据权利要求2所述的电源管理芯片封装结构，其特征在于，所述外表面散热片包覆所述电感所有侧面和顶面，所述电感还包括电连接部，所述电连接部电性连接于所述导电连接件，所述外表面散热片以及所述层间散热片与所述电连接部绝缘设置。
4.根据权利要求3所述的电源管理芯片封装结构，其特征在于，所述导电连接件为铜柱，所述封装结构包括两个铜柱，所述铜柱于所述电源芯片两侧设置，所述塑封体暴露所述铜柱上表面，所述铜柱上表面设置有第一溅射焊盘，所述电感通过所述电连接部电性连接于所述第一溅射焊盘。
5.根据权利要求4所述的电源管理芯片封装结构，其特征在于，所述电源芯片具有设置有焊盘的功能面以及与所述功能面相对的非功能面，所述电源芯片功能面朝向所述基板设置，通过所述焊盘电性连接于所述基板，所述塑封体暴露所述芯片非功能面。
6.根据权利要求5所述的电源管理芯片封装结构，其特征在于，所述芯片非功能面上设置有导热层，所述导热层完全覆盖所述电源芯片上表面，所述层间散热片通过焊料层焊接连接于所述导热层。
7.根据权利要求6所述的电源管理芯片封装结构，其特征在于，所述导热层为第二溅射焊盘，所述第一溅射焊盘和第二溅射焊盘材料为不锈钢和/或铜。
8.根据权利要求6所述的电源管理芯片封装结构，其特征在于，所述导热层为背金层，所述背金层为金层、银层、钛钨铜层中的一种或多种材料复合层。
9.根据权利要求1所述的电源管理芯片封装结构，其特征在于，所述封装结构还包括至少一被动器件，所述被动器件电性连接于所述基板。
10.一种电源管理芯片封装结构的制作方法，其特征在于，包括步骤：
提供一基板和电源芯片，所述电源芯片具有设置有焊盘的功能面以及与所述功能面相对的非功能面，将所述电源芯片的功能面倒装设置于所述基板上，并与所述基板电性连接；
在所述基板上表面侧贴装至少一个导电连接件，并与所述基板电性连接；
提供至少一电感，至少在所述电感部分表面覆盖散热片，将所述电感贴装在所述电源芯片上方，通过所述导电连接件电性连接于所述基板；
塑封所述基板、电源芯片和导电连接件，并暴露所述电感。
11.根据权利要求10所述的电源管理芯片封装结构的制作方法，其特征在于，所述至少在所述电感部分表面覆盖散热片，具体包括：
在所述电感底面设置层间散热片；
在所述电感所有侧面和顶面设置外表面散热片。
12.根据权利要求11所述的电源管理芯片封装结构的制作方法，其特征在于，所述在所述基板上表面侧贴装至少一个导电连接件，并与所述基板电性连接，具体包括：
在所述电源芯片两侧分别贴装一铜柱。
13.根据权利要求12所述的电源管理芯片封装结构的制作方法，其特征在于，还包括步骤：
在所述铜柱上表面溅射形成第一溅射焊盘；
在所述电源芯片非功能面上设置一导热层，所述导热层完全覆盖所述电源芯片上表面；
所述层间散热层通过焊料层焊接连接于所述导热层。
14.根据权利要求13所述的电源管理芯片封装结构的制作方法，其特征在于，所述在所述电源芯片非功能面上设置一导热层，具体包括：
在所述电源芯片非功能面上溅射形成第二溅射焊盘。
15.根据权利要求14所述的电源管理芯片封装结构的制作方法，其特征在于，所述第一溅射焊盘和第二溅射焊盘材料为不锈钢和/或铜。
16.根据权利要求13所述的电源管理芯片封装结构的制作方法，其特征在于，所述导热层为背金层，所述背金层为金层、银层、钛钨铜层中的一种或多种材料复合层。
17.根据权利要求10所述的电源管理芯片封装结构的制作方法，其特征在于，还包括步骤：
提供至少一被动器件，与所述基板电性连接。
CN202210418056.3A 2022-04-20 2022-04-20 电源管理芯片封装结构及封装结构的制作方法 Pending CN114792680A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210418056.3A CN114792680A (zh) 2022-04-20 2022-04-20 电源管理芯片封装结构及封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210418056.3A CN114792680A (zh) 2022-04-20 2022-04-20 电源管理芯片封装结构及封装结构的制作方法

Publications (1)

Publication Number Publication Date
CN114792680A true CN114792680A (zh) 2022-07-26

Family

ID=82462347

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210418056.3A Pending CN114792680A (zh) 2022-04-20 2022-04-20 电源管理芯片封装结构及封装结构的制作方法

Country Status (1)

Country Link
CN (1) CN114792680A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249679A (zh) * 2022-09-22 2022-10-28 江苏长电科技股份有限公司 芯片封装结构及其制作方法
CN115513160A (zh) * 2022-11-04 2022-12-23 江苏长电科技股份有限公司 焊接结构及具有其的封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115249679A (zh) * 2022-09-22 2022-10-28 江苏长电科技股份有限公司 芯片封装结构及其制作方法
CN115249679B (zh) * 2022-09-22 2023-01-31 江苏长电科技股份有限公司 芯片封装结构及其制作方法
CN115513160A (zh) * 2022-11-04 2022-12-23 江苏长电科技股份有限公司 焊接结构及具有其的封装结构

Similar Documents

Publication Publication Date Title
US8884426B2 (en) Semiconductor device including cooler
CN114792680A (zh) 电源管理芯片封装结构及封装结构的制作方法
KR101013001B1 (ko) 효과적인 열 방출을 위한 선이 없는 반도체 패키지
JP2014036085A (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
CN201946588U (zh) 一种功率半导体器件的封装结构
CN209787545U (zh) 印制电路板
CN217214695U (zh) 芯片封装结构
CN201000882Y (zh) 内嵌导热绝缘体具散热片的新型半导体器件封装结构
JP3841007B2 (ja) 半導体装置
JP3164067U (ja) 回路板
CN211700253U (zh) 表面贴装用dfn器件封装结构
CN108496248A (zh) 具有改进的热阻的电子芯片器件和相关制造工艺
CN206672917U (zh) 一种电力电子器件的板级埋入封装结构
CN105744724A (zh) 电子器件的散热结构、穿戴式电子设备及其散热方法
EP3723121A1 (en) Wafer package device
CN210984717U (zh) 散热封装结构
CN211700244U (zh) Dfn功率集成半导体器件
CN217217231U (zh) 一种散热装置
CN110379784A (zh) 一种半导体封装结构
CN218602422U (zh) 超大功率器件铜基带焊接结构
WO2018018849A1 (zh) 一种智能功率模块及其制造方法
CN220274131U (zh) 一种电路板的散热装置以及储能电池
CN220208957U (zh) 功率模块及电子设备
CN221149993U (zh) 半导体封装和供电模块
CN211428144U (zh) 一种封装体散热结构及功率半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination