CN115249679B - 芯片封装结构及其制作方法 - Google Patents

芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN115249679B
CN115249679B CN202211154544.4A CN202211154544A CN115249679B CN 115249679 B CN115249679 B CN 115249679B CN 202211154544 A CN202211154544 A CN 202211154544A CN 115249679 B CN115249679 B CN 115249679B
Authority
CN
China
Prior art keywords
conductive connecting
hole
connecting piece
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211154544.4A
Other languages
English (en)
Other versions
CN115249679A (zh
Inventor
杨先方
张江华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN202211154544.4A priority Critical patent/CN115249679B/zh
Publication of CN115249679A publication Critical patent/CN115249679A/zh
Application granted granted Critical
Publication of CN115249679B publication Critical patent/CN115249679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/1607—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明揭示了一种芯片封装结构及其制作方法，封装结构包括基板、至少一芯片、多个导电连接件和至少一电感，芯片设置于基板上表面并与基板电性连接，电感设置于芯片上方，导电连接件通过焊接层固定连接于基板，电感通过导电连接件与基板电性连接，其中，导电连接件内部设置一通孔，通孔连通导电连接件的上表面和下表面。本发明能够减小在回流焊工艺中导电连接件和基板接触面之间焊接层形成的空洞面积，以及形成的空洞内气体也可通过通孔顺利从导电连接件上表面排出，防止在后期工艺制作中空洞内气体受热膨胀，出现推动导电连接件上移的问题，提高导电连接件与基板之间、电感与基板之间的焊接质量。

Description

芯片封装结构及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种芯片封装结构及其制作方法。
背景技术
常用技术中芯片与电感之间的封装结构，由于产品性能设计要求，必须采用大铜柱连接塑封体和大电感，具体为芯片倒装设置于基板上表面，塑封料覆盖基板上表面及铜柱和芯片侧表面，并暴露出铜柱和芯片上表面，芯片上方设置电感，铜柱与电感周边的引脚电连接。
但是，对于现有这种封装结构中，铜柱底部与基板上表面接触面上通常会刷大量锡膏，使得铜柱焊接固定到基板上，在回流焊工艺中，铜柱底部的锡膏会出现大面积的锡珠，铜柱底部部分区域易形成空洞，回流焊工艺之后的封装产品在塑封过程中受热，铜柱底部的空洞气体膨胀推动铜柱上移，引起铜柱上表面和塑封料上表面不共面的问题，且随着铜柱向上移动，铜柱与基板之间、铜柱与电感之间的焊接质量很难保证。
发明内容
本发明的目的在于提供一种芯片封装结构及其制作方法，以提高导电连接件与基板之间、电感与基板之间的焊接质量。
为实现上述发明目的之一，本发明一实施方式提供一种芯片封装结构，包括基板、至少一芯片、多个导电连接件和至少一电感，所述芯片设置于所述基板上表面并与所述基板电性连接，所述电感设置于所述芯片上方，所述导电连接件通过一焊接层固定连接于所述基板，所述电感通过所述导电连接件与所述基板电性连接，其中，所述导电连接件内部设置一通孔，所述通孔连通所述导电连接件的上表面和下表面。
作为本发明一实施方式中的进一步改进，所述导电连接件下表面连接所述通孔的部分区域朝内凹陷形成至少一条第一沟槽，所述第一沟槽至少将所述导电连接件下表面分成两个焊接区域，所述焊接层设置于所述焊接区域与所述基板之间。
作为本发明一实施方式中的进一步改进，所述导电连接件下表面连接所述通孔的部分区域朝内凹陷形成两条第一沟槽，所述两条第一沟槽相交呈十字型，将所述导电连接件下表面分成四个焊接区域，所述通孔连接于所述两条第一沟槽相交处，所述焊接层设置于所述焊接区域与所述基板之间。
作为本发明一实施方式中的进一步改进，所述导电连接件上表面连接所述通孔的部分区域朝内凹陷形成至少一条第二沟槽，所述电感周侧还设置电连接部，所述电感通过所述电连接部电性连接于所述导电连接件，所述电连接部与所述导电连接件之间还设置一导电胶层，所述导电胶层不完全覆盖所述第二沟槽。
作为本发明一实施方式中的进一步改进，所述导电连接件为铜柱。
本发明一实施方式提供一种芯片封装结构的制作方法，包括步骤：
提供一基板和至少一芯片，将所述芯片贴装于所述基板上表面，并与所述基板电性连接；
提供多个导电连接件，在所述导电连接件内部形成一通孔，所述通孔连通所述导电连接件的上表面和下表面，将所述导电连接件通过一焊接层贴装于所述基板上表面；
提供至少一电感，将所述电感贴装于所述芯片上方，通过所述导电连接件与所述基板电性连接。
作为本发明一实施方式中的进一步改进，所述提供多个导电连接件，在所述导电连接件内部形成一通孔，所述通孔连通所述导电连接件的上表面和下表面，具体包括：
提供多个铜柱，在所述铜柱内部形成一通孔，所述通孔连通所述铜柱的上表面和下表面。
作为本发明一实施方式中的进一步改进，所述提供多个导电连接件，在所述导电连接件内部形成一通孔，所述通孔连通所述导电连接件的上表面和下表面，具体还包括：
在所述导电连接件的下表面连接所述通孔的部分区域处朝内凹陷形成至少一条第一沟槽，所述第一沟槽至少将所述导电连接件下表面分成两个焊接区域；
将所述焊接层设置于所述焊接区域处。
作为本发明一实施方式中的进一步改进，所述在所述导电连接件的下表面连接所述通孔的部分区域处朝内凹陷形成至少一条第一沟槽，具体包括：
在所述导电连接件下表面连接所述通孔的部分区域朝内凹陷形成两条第一沟槽，所述两条第一沟槽相交呈十字型，将所述导电连接件下表面分成四个焊接区域，所述通孔连接于所述两条第一沟槽相交处；
将所述焊接层设置于所述焊接区域处。
作为本发明一实施方式中的进一步改进，所述提供多个导电连接件，在所述导电连接件内部形成一通孔，所述通孔连通所述导电连接件的上表面和下表面，具体还包括：
在所述导电连接件上表面连接所述通孔的部分区域处朝内凹陷形成至少一条第二沟槽；
在所述电感周侧还设置有电连接部，将所述电感通过电连接部电性连接于所述导电连接件，在所述电连接部与所述导电连接件之间部分区域还设置有一导电胶层，使得所述导电胶层不完全覆盖所述第二沟槽。
本发明的有益效果在于：在导电连接件内部设置一连通其上表面和下表面的通孔，能够减小在回流焊工艺中导电连接件和基板接触面之间焊接层形成的空洞面积，以及形成的空洞内气体也可通过通孔顺利从导电连接件上表面排出，防止在后期工艺制作中空洞内气体受热膨胀，出现推动导电连接件上移的问题，提高导电连接件与基板之间、电感与基板之间的焊接质量。
附图说明
图1为本发明一实施方式中的导电连接件的结构示意图。
图2为本发明一实施方式中的一种芯片封装结构的制作方法流程示意图。
图3~6为本发明一实施方式中的对应芯片封装结构制作方法的工艺步骤图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明具体实施方式及相应的附图对本发明技术方案进行清楚、完整地描述。显然，所描述的实施方式仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
下面详细描述本发明的实施方式，实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
为方便说明，本文使用表示空间相对位置的术语来进行描述，例如“上”、“下”、“后”、“前”等，用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如，如果将图中的装置翻转，则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此，示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图6所示，本发明一实施方式提供一种芯片封装结构，包括基板1、至少一芯片2、多个导电连接件3和至少一电感4。
基板1具有上表面及与上表面相背的下表面。
示例性的，在本实施方式中，设置一块芯片2，芯片2设置于基板1上表面，与基板1电性连接，具体的，芯片2具有设置有焊盘的功能面以及与功能面相对的非功能面，芯片2功能面朝向基板1设置，通过焊盘电性连接于基板1。 在本发明其他实施方式中，也可在基板1上表面设置两块或是多块芯片，实现对应于产品的不同要求。
导电连接件3设置于基板1上表面，与基板1电性连接。具体的，在导电连接件3通过一焊接层5固定连接于基板1上表面侧。优选的，焊接层5为锡膏层，当然，在本发明其他实施方式中，焊接层5也可以为其他焊接材料，可根据实际封装产品的制作需求选取。
具体参见图1，为本实施方式中导电连接件3的结构示意图，导电连接件3内部设置一通孔31，通孔31连通导电连接件3的上表面和下表面，用于减小导电连接件3和基板1接触面之间的焊接层5在回流焊工艺中形成的空洞面积，以及有助于在回流焊或塑封工艺中将形成的空洞内的气体能通过通孔31顺利从导电连接件3上表面排出。具体的，通孔31为一竖直平行于导电连接件3的圆柱形结构，当然，在本发明其他实施方式中，通孔31也可以是倾斜于导电连接件3设置的圆柱形结构，或是其他形状，只需使得该通孔31连通导电连接件3的上表面和下表面，保证后续工艺中导电连接件3下表面形成的空洞内气体能够顺利通过通孔31从导电连接件3上表面排出即可。
进一步的，导电连接件3下表面连接通孔31的部分区域朝内凹陷形成至少一条第一沟槽32，第一沟槽32至少将导电连接件3下表面分成两个焊接区域，焊接层5设置于该焊接区域与基板1之间。由于第一沟槽32将导电连接件3下表面设置的焊接层5，即锡膏，分割成了两个区域，进一步减小导电连接件3下表面设置的锡膏在后续工艺中可能形成的空洞面积。当然，导电连接件3下表面形成的第一沟槽32越多，即将导电连接件3下表面分割形成的焊接区域越多，则每个焊接区域面积就越小，每个焊接区域内形成的空洞面积就越小。
具体的，在本实施方式中，导电连接件3下表面连接通孔31的部分区域朝内凹陷形成两条第一沟槽32，两条第一沟槽32相交呈十字型，将导电连接件3下表面分成四个焊接区域，通孔31连接于两条第一沟槽32相交处，四个焊接区域处分别设置有焊接层5，即能有效减小导电连接件3和基板1接触面之间的焊接层5在回流焊工艺中形成的空洞面积。对于第一沟槽32的具体尺寸和形状，本发明在此不作限制，只需不影响导电连接件3本身的导电性能即可。
当然，在本发明其他实施方式中，两条第一沟槽32也可不相交，或者两条第一沟槽32倾斜相交，只需保证通孔31靠近基板1一端的开口连接其中一条第一沟槽32，即能达到本发明所需的技术效果，或也可在导电连接件3下表面设置多条相交的第一沟槽32，本发明对此不作限制。
更进一步的，导电连接件3上表面连接通孔31的部分区域朝内凹陷形成至少一条第二沟槽33。具体的，在本实施方式中，导电连接件3上表面连接通孔31的部分区域朝内凹陷形成两条第二沟槽33，两条第二沟槽33相交呈十字型，将导电连接件3上表面分成四个区域，通孔31连接于两条第二沟槽33相交处，即该封装结构在后续工艺中导电连接件3下表面形成的空洞内气体受热膨胀后可通过通孔31排出至导电连接件3上表面，再由第二沟槽33排出至外界空气中。
继续参见图6，电感4设置于芯片2上方，通过导电连接件3电性连接于基板1。具体的，电感4通过一散热胶层6设置于芯片2上表面，在电感4周侧还设置电连接部41，电感4通过该电连接部41电性连接于导电连接件3，电连接部41与导电连接件3之间还设置一导电胶层7，该导电胶层7不完全覆盖导电连接件3上表面的第二沟槽33，以保证导电连接件3底部形成的空洞内气体能够顺利沿通孔31及第二沟槽33排出。这里，电连接部41可以为电感引脚，也可以是设置于电感4两相对侧边并延伸至其底面的铜结构件，本发明对此不作限制，只需保证其能将电感4与导电连接件3电性连接即可。
在本发明具体实施方式中，导电连接件3为铜柱，芯片封装结构中具体包括两个铜柱，分别设置于芯片2两侧。在本发明的其他实施方式中，导电连接件3也可能为其他立体导电结构件，并且，根据电感4的尺寸大小和数量也可以调整导电连接件3的数量及分布位置等，只要使导电连接件3能够对电感起到结构支撑和电传输的作用即可。
当然，在电感4与散热胶层6之间、以及在电感4上表面还设置有一层散热片8，加强整体封装结构的散热性能。
更具体的，本实施方式中芯片封装结构还包括塑封体9，塑封体9以环氧树脂为基体，添加有固化剂、偶联剂等添加剂，其覆盖基板1、芯片2和导电连接部3，填充其内部空隙，从而对封装结构起到机械支持和密封保护的作用，同时，为保证封装结构的散热性能，塑封体9还需暴露电感4、以及暴露芯片2和导电连接部3的上表面。
如图2所示，本发明一实施方式提供一种芯片封装结构的制作方法，包括步骤：
S1：提供一基板和至少一芯片，将芯片贴装于基板上表面，并与基板电性连接。
S2：提供多个导电连接件，在导电连接件内部形成一通孔，通孔连通导电连接件的上表面和下表面，将所述导电连接件通过焊接层贴装于基板上表面。
S3：提供至少一电感，将电感贴装于芯片上方，通过导电连接件与基板电性连接。
对应于步骤S1，如图3所示，将芯片2的功能面倒装焊接于基板1上表面，并与基板1电性连接。
在步骤S2中，提供多个导电连接件3，在导电连接件3内部形成一通孔31，通孔31连通导电连接件3的上表面和下表面，具体包括：
提供多个铜柱，在铜柱内部形成一通孔31，通孔31连通铜柱的上表面和下表面，在本发明具体实施方式中，提供两个铜柱，将其分别贴装于芯片2两侧。
进一步的，在导电连接件3，即铜柱的下表面连接通孔31的部分区域处朝内凹陷形成至少一条第一沟槽32，第一沟槽32至少将导电连接件3下表面分成两个焊接区域。具体的，提供的导电连接件3的具体结构可参见图1，在导电连接件3下表面连接通孔31的部分区域朝内凹陷形成两条第一沟槽32，两条第一沟槽32相交呈十字型，将导电连接件3下表面分成四个焊接区域，通孔31连接于两条第一沟槽32相交处。对于第一沟槽32的具体尺寸和形状，本发明在此不作限制，只需不影响导电连接件3本身的导电性能即可。
当然，在本发明其他实施方式中，两条第一沟槽32也可不相交，或者两条第一沟槽32倾斜相交，只需保证通孔31靠近基板1一端的开口连接其中一条第一沟槽32，即能达到本发明所需的技术效果，或也可在导电连接件3下表面设置多条相交的第一沟槽32，本发明对此不作限制。
更进一步的，在导电连接件3上表面连接通孔31的部分区域处朝内凹陷形成至少一条第二沟槽33。具体的，在本实施方式中，导电连接件3上表面连接通孔31的部分区域朝内凹陷形成两条第二沟槽33，两条第二沟槽33相交呈十字型，将导电连接件3上表面分成四个区域，通孔31连接于两条第二沟槽33相交处。
如图4所示，将焊接层5设置于导电连接件3下表面的焊接区域处，并将导电连接件3具有焊接层5的一面朝基板1方向贴装于基板1上表面，具体的，焊接层5为锡膏层。
在本实施方式中，在进行步骤S3之前还包括回流焊、塑封等工艺步骤，如图5，为完成塑封工艺之后的封装结构，塑封体9覆盖基板1、芯片2和导电连接件3，并暴露芯片2和导电连接件3上表面。由于导电连接件3下表面的焊接区域涂覆有锡膏层，在回流焊工艺后，该焊接区域表面会形成多个空洞，通孔31和第一沟槽32的设置能够有效减小导电连接件3下表面形成的空洞面积，并且在塑封工艺过程中，形成的空洞内的气体受热膨胀，该气体也可通过通孔31及第二沟槽33排出至外界空气，防止出现导电连接件3上移造成导电连接件3与塑封体9不共面的问题。
在步骤S3中，提供至少一电感4，将电感4贴装于芯片2上方，通过导电连接件3与基板1电性连接，具体包括：
如图6所示，在电感4周侧还设置有电连接部41，在电感4上表面和下表面设置有散热片8，将电感4通过一散热胶层6贴装于芯片2上表面，同时，将电感4通过电连接部41电性连接于导电连接件3，在电连接部41与导电连接件3之间部分区域还设置有一导电胶层7，使得导电胶层7不完全覆盖第二沟槽33，以保证导电连接件3底部形成的空洞内气体能够顺利沿通孔31及第二沟槽33排出。
综上所述，本发明在导电连接件内部设置一连通其上表面和下表面的通孔，能够减小在回流焊工艺中导电连接件和基板接触面之间焊接层形成的空洞面积，以及形成的空洞内气体也可通过通孔顺利从导电连接件上表面排出，防止在后期工艺制作中空洞内气体受热膨胀，出现推动导电连接件上移的问题，提高导电连接件与基板之间、电感与基板之间的焊接质量。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (6)

1.一种芯片封装结构，包括基板、至少一芯片、多个导电连接件和至少一电感，所述芯片设置于所述基板上表面并与所述基板电性连接，所述电感设置于所述芯片上方，所述导电连接件通过一焊接层固定连接于所述基板，所述电感通过所述导电连接件与所述基板电性连接，其特征在于，
所述导电连接件内部设置一通孔，所述通孔连通所述导电连接件的上表面和下表面；
所述导电连接件下表面连接所述通孔的部分区域朝内凹陷形成至少一条第一沟槽，所述第一沟槽至少将所述导电连接件下表面分成两个焊接区域，所述焊接层设置于所述焊接区域与所述基板之间；
所述导电连接件上表面连接所述通孔的部分区域朝内凹陷形成至少一条第二沟槽，所述电感周侧还设置电连接部，所述电感通过所述电连接部电性连接于所述导电连接件，所述电连接部与所述导电连接件之间还设置一导电胶层，所述导电胶层不完全覆盖所述第二沟槽，以保证所述导电连接件底部形成的空洞内气体能够顺利沿所述通孔及所述第二沟槽排出。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述导电连接件下表面连接所述通孔的部分区域朝内凹陷形成两条第一沟槽，所述两条第一沟槽相交呈十字型，将所述导电连接件下表面分成四个焊接区域，所述通孔连接于所述两条第一沟槽相交处，所述焊接层设置于所述焊接区域与所述基板之间。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述导电连接件为铜柱。
4.一种芯片封装结构的制作方法，其特征在于，包括步骤：
提供一基板和至少一芯片，将所述芯片贴装于所述基板上表面，并与所述基板电性连接；
提供多个导电连接件，在所述导电连接件内部形成一通孔，所述通孔连通所述导电连接件的上表面和下表面，将所述导电连接件通过一焊接层贴装于所述基板上表面；其中，
在所述导电连接件的下表面连接所述通孔的部分区域处朝内凹陷形成至少一条第一沟槽，所述第一沟槽至少将所述导电连接件下表面分成两个焊接区域；
将所述焊接层设置于所述焊接区域处；
在所述导电连接件上表面连接所述通孔的部分区域处朝内凹陷形成至少一条第二沟槽；
提供至少一电感，将所述电感贴装于所述芯片上方，通过所述导电连接件与所述基板电性连接，其中，
在所述电感周侧还设置有电连接部，将所述电感通过电连接部电性连接于所述导电连接件，在所述电连接部与所述导电连接件之间部分区域还设置有一导电胶层，使得所述导电胶层不完全覆盖所述第二沟槽，以保证所述导电连接件底部形成的空洞内气体能够顺利沿所述通孔及所述第二沟槽排出。
5.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，所述提供多个导电连接件，在所述导电连接件内部形成一通孔，所述通孔连通所述导电连接件的上表面和下表面，具体包括：
提供多个铜柱，在所述铜柱内部形成一通孔，所述通孔连通所述铜柱的上表面和下表面。
6.根据权利要求4所述的芯片封装结构的制作方法，其特征在于，所述在所述导电连接件的下表面连接所述通孔的部分区域处朝内凹陷形成至少一条第一沟槽，具体包括：
在所述导电连接件下表面连接所述通孔的部分区域朝内凹陷形成两条第一沟槽，所述两条第一沟槽相交呈十字型，将所述导电连接件下表面分成四个焊接区域，所述通孔连接于所述两条第一沟槽相交处；
将所述焊接层设置于所述焊接区域处。
CN202211154544.4A 2022-09-22 2022-09-22 芯片封装结构及其制作方法 Active CN115249679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211154544.4A CN115249679B (zh) 2022-09-22 2022-09-22 芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211154544.4A CN115249679B (zh) 2022-09-22 2022-09-22 芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN115249679A CN115249679A (zh) 2022-10-28
CN115249679B true CN115249679B (zh) 2023-01-31

Family

ID=83700318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211154544.4A Active CN115249679B (zh) 2022-09-22 2022-09-22 芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115249679B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837202A (ja) * 1994-07-25 1996-02-06 Fujitsu Ten Ltd 金属ポスト構造及び金属ポストの実装方法
CN101017802A (zh) * 2006-02-09 2007-08-15 富士通株式会社 电极、电子元件和基板
CN113727533A (zh) * 2020-05-25 2021-11-30 深圳市大族元亨光电股份有限公司 一种连接件及led显示屏
CN114792680A (zh) * 2022-04-20 2022-07-26 江苏长电科技股份有限公司 电源管理芯片封装结构及封装结构的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439389B2 (ja) * 2014-11-05 2018-12-19 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837202A (ja) * 1994-07-25 1996-02-06 Fujitsu Ten Ltd 金属ポスト構造及び金属ポストの実装方法
CN101017802A (zh) * 2006-02-09 2007-08-15 富士通株式会社 电极、电子元件和基板
CN113727533A (zh) * 2020-05-25 2021-11-30 深圳市大族元亨光电股份有限公司 一种连接件及led显示屏
CN114792680A (zh) * 2022-04-20 2022-07-26 江苏长电科技股份有限公司 电源管理芯片封装结构及封装结构的制作方法

Also Published As

Publication number Publication date
CN115249679A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
US11615967B2 (en) Power module package and method of manufacturing the same
CN101578695B (zh) 半导体元件的安装结构体及半导体元件的安装方法
US8222716B2 (en) Multiple leadframe package
TWI495082B (zh) 多層半導體封裝
KR100259080B1 (ko) 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
CN105225971A (zh) 半导体装置的制造方法
EP2816590A2 (en) Semiconductor device with anchor means for the sealing resin
CN106298553A (zh) 封装模组及其制作方法
US6493228B1 (en) Heat radiation packaging structure for an electric part and packaging method thereof
CN115249679B (zh) 芯片封装结构及其制作方法
CN115332195B (zh) 双面SiP封装结构及其制作方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
US6111309A (en) Semiconductor device
CN115881653A (zh) 封装结构及其制作方法
CN112259463B (zh) 扇出芯片的封装方法及扇出芯片封装结构
CN212587519U (zh) 一种led晶元封装结构
CN114220785A (zh) 一种具有高可靠度焊点结构的散热倒装封装结构及方法
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
CN106328620A (zh) 集成电路封装体及其制造方法
CN214411193U (zh) 一种封装天线结构及电子设备
US20070273010A1 (en) Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device
CN116093044B (zh) 多芯片集成方法及结构
KR102617704B1 (ko) 파워 모듈 및 그의 패키징 방법
KR100668811B1 (ko) 적층 패키지
JP3599566B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant