WO2014125536A1 - 半導体モジュールおよび半導体チップ実装方法 - Google Patents

半導体モジュールおよび半導体チップ実装方法 Download PDF

Info

Publication number
WO2014125536A1
WO2014125536A1 PCT/JP2013/006864 JP2013006864W WO2014125536A1 WO 2014125536 A1 WO2014125536 A1 WO 2014125536A1 JP 2013006864 W JP2013006864 W JP 2013006864W WO 2014125536 A1 WO2014125536 A1 WO 2014125536A1
Authority
WO
WIPO (PCT)
Prior art keywords
gold
electrode
chip
semiconductor
semiconductor chip
Prior art date
Application number
PCT/JP2013/006864
Other languages
English (en)
French (fr)
Inventor
章夫 下山
富士夫 吾郷
肇 小田
克二 川上
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Publication of WO2014125536A1 publication Critical patent/WO2014125536A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/131 - H01L2224/13191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Definitions

  • ultrasonic waves are applied from the semiconductor chip 108 side. That is, when the back surface of the semiconductor chip 108 is sucked and held by the tool 110 and ultrasonic vibration in a direction perpendicular to the electrode surface of the semiconductor chip 108 is applied, the metal on the semiconductor chip 108 and the substrate 102 below the semiconductor chip 108 is applied by the ultrasonic application. The oxide and contaminants on the electrode surface in contact with the paste 106 are removed, and the metal surface is cleaned and activated.
  • the reason why the electrodes 102 and 107 and the metal fine particles 104 between them are metal-bonded is that the electrode surfaces are activated by the ultrasonic wave application process of FIG. 6C, and the metal fine particles 104 are originally active.
  • the metal bond between the metal fine particles 104 depends on the sintering mechanism, but in the case of metal fine particles having a particle diameter of 1 to 100 nm, sintering is performed at a low temperature as compared with general metal particles having a particle diameter exceeding 100 nm. be able to.
  • the reason why the portion other than the metal fine particles 104 (mainly the solvent) can be removed is because it is heated to a temperature higher than the boiling point of the solvent 105. Therefore, the heating temperature can be selected from a temperature range not lower than the boiling point of the solvent 105 and not higher than the melting point of the metal constituting the metal fine particles 104.
  • the chip mounting method in Patent Document 1 has the following problems in the case of the chip mounting method using the metal paste 106.
  • a gold paste 205 is applied or printed on the electrodes of the substrate 204.
  • the heating temperature of the gold paste to the connecting material by the heating and pressing tool during chip connection is 200 degrees Celsius to 300 degrees Celsius.
  • the present invention by providing the gold paste containing gold fine particles on the electrode side of the semiconductor chip, it is possible to mount the chip efficiently at a low temperature, and to greatly increase the gold consumption while maintaining high heat resistance. Can be saved.
  • FIG. 3 is a plan view for comparing the substrate electrode pad area of FIG. 2 and the connection material formation area of the gold paste in plan view.
  • the rearranged one or more semiconductor chips 3 are projected electrodes by a printing technique or the like in addition to a dispensing technique (spot coating) or a transfer technique.
  • a gold paste 8 is applied or transferred onto each bump electrode 7 of the portion.
  • the heating temperature by the heating / pressurizing tool 21 was 200 degrees Celsius to 250 degrees Celsius, the pressing load was several N, and the time was several seconds to several tens of seconds.
  • the heating / pressurizing tool 21 rises after the heating / pressurizing tool 21 completes the heating / pressurizing for a set time. At this time, the semiconductor chip 3 is also naturally peeled from the adhesive sheet 13 by heat. Therefore, when the heating / pressurizing tool 21 rises, the adhesive sheet 13 also rises due to its elasticity and returns to its original state, but the semiconductor chip 3 remains thermally bonded to the electrode pad 4 of the chip mounting substrate 2, and the adhesive sheet 13 The semiconductor chip 3 is peeled from the sheet 13.
  • FIG. 5A is a schematic diagram for explaining a chip connection process in which a plurality of semiconductor chips are collectively mounted with respect to the chip connection process of FIG. 4E
  • FIG. 5B is a height of the semiconductor chip. It is a schematic diagram for demonstrating the chip
  • the tool size (area size) of the heating / pressurizing tool 21 in FIG. 4E is the size of one semiconductor chip 3, each semiconductor chip 3 is connected to each electrode pad 4 sequentially. As illustrated in FIG. 5A, the area size may be such that the plurality of semiconductor chips 3 are covered by the heating / pressurizing tool 22.
  • the plurality of semiconductor chips 3 existing within the tool size of the heating / pressurizing tool 22 are simultaneously pressed and heated at the same time, whereby each electrode pad 4 on the chip mounting substrate 2 and each gold paste on each bump electrode 7 are heated. At the same time, heat and pressure can be applied to 8 to form a metal bond with Au—Au.
  • the bump electrode 7 is formed as an electrode of the semiconductor chip 3 at a low cost by an electroless plating method.
  • the average particle size of the gold particles in the connection material 81A of the gold paste 81 is set to a gold particle of more than 0.5 ⁇ m and less than 1 ⁇ m, so that the heating temperature is about 250 to 300 degrees Celsius, Metal bonding between the electrode pad 4 and the bump electrode 7 via the connecting material 81A becomes possible, and a joining device (a heating / pressure tool 21 described later) using a heater and a pressure mechanism can be used.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

金微粒子を含む金ペーストを半導体チップの電極側に設けることにより、低温で効率的なチップ実装を可能とし、高耐熱性を維持しつつ金消費量を大幅に節約する。チップ実装基板２上に一または複数の半導体チップ３を搭載した半導体モジュール１であって、半導体チップ３はその電極上に金ペースト８の接続材料８Ａが形成されており、チップ実装基板２にはパッド開口部６内にバンプ電極７が備えられ、パッド開口部６内のバンプ電極７の平面視面積よりも小さい平面視面積で金ペースト８の接続材料８Ａの領域が形成されている。この場合、チップ搭載時に、平均粒径がサブミクロンオーダの微細な金粒子を含む金ペースト８の接続材料８Ａがチップ実装基板２のパッド電極４の領域内に搭載されている。

Description

半導体モジュールおよび半導体チップ実装方法
　本発明は、パワーデバイス（ＰＤ）やＬＥＤ（発光ダイオード素子）、ＬＤ（レーザ素子）などに用いられ、バンプ電極などの電極が形成された半導体チップが基板上にフリップチップ接続などで搭載された半導体モジュールおよび半導体チップ実装方法に関する。
　従来の半導体モジュールにおいて、基板上への半導体チップのフリップチップ実装方法としては、チップ電極に金バンプを形成し、金バンプと基板電極とを超音波接合したり、半田により接合したりすることが一般的に行われている。
　超音波接合の場合には、接続時の超音波振動により半導体チップや基板を損傷してしまう可能性がある。また、半田接続の場合には、再溶融温度が低いという問題が生じる。即ち、パワーデバイス（ＰＤ）やＬＥＤ（発光ダイオード素子）、ＬＤ（レーザ素子）などでは、近年、チップ仕様が大電流化しており、これによりより高い発熱を伴う。半田の再溶融温度は摂氏２６０度程度であるため、高い発熱により半田の再溶融温度を超えると、チップ搭載部分が溶融して問題が生じる。大電流デバイスを実装する近年の半導体モジュールでは、高信頼性を確保するために、更なる耐熱性が要望されている。
　また、半導体チップの電極と基板の電極を実際に接合する従来の接合装置では、超音波を使用しない金バンプと金電極の接合には、その温度が摂氏５００度以上を要し時間も要するため、チップ接合には非効率となり実用化が困難となっていた。
　この対策として、低温接合が可能でかつ大電流にて高温となっても再溶融しない高信頼性な接合方法として貴金属粒子を含有した導電性ペーストによるチップ実装方法が挙げられる。特許文献１の半導体チップのフリップチップ実装方法では、平均金属粒子粒径が１～１００ｎｍの微粒子を含有した金属ペーストによるフリップチップ実装方法が開示されている。これを図６（ａ）～図６（ｄ）を用いて詳細に説明する。
　図６（ａ）～図６（ｄ）は、特許文献１に開示されている従来の半導体チップのフリップチップ実装方法を示す要部縦断面図である。
　まず、図６（ａ）に示すように、基板１０１の電極１０２上方には、それらを覆う保護膜１０３に開口部が設けられており、この開口部内の電極１０２上に、金属微粒子１０４を溶媒１０５中に分散させた金属ペースト１０６を供給する。
　金属ペースト１０６の電極１０２上への供給には、インクジェットやディスペンサによる吐出供給、スクリーン印刷や転写など各種供給方法を用いることができる。その供給量は、フリップチップ実装後にチップ電極１０７と基板電極１０２の隙間を埋めるのに必要な量以上であればよい。金属微粒子１０４の組成は、例えばＡｕ，Ａｇ，Ｃｕ，Ｎｉなどであり、溶媒１０５としては金属の融点より低い沸点を有する液体を選択でき、例えばテルピネオール，トルエン，テトラデカンなどを用いることができる。
　次に、図６（ｂ）に示すように、基板１０１の電極１０２と半導体チップ１０８の電極１０７とを位置合わせする。半導体チップ１０８の電極１０７上方にも、それらを覆う保護膜１０９に開口部が設けられて、その開口部内に電極１０７がある。
　上下に位置合わせされた電極１０２，１０７と金属ペースト１０６とを間に挟んで接触させた後、金属ペースト１０６は液体挙動を示すので、電極１０２，１０７は金属ペースト１０６の表面張力に起因するセルフアライメント作用によって、高精度の位置決めを自発的に行うことができる。
　その後、図６（ｃ）に示すように、半導体チップ１０８側から超音波を印加する。即ち、半導体チップ１０８の背面をツール１１０で吸着保持し、半導体チップ１０８の電極面に対して垂直方向の超音波振動を印加すると、超音波印加により半導体チップ１０８およびその下の基板１０２上の金属ペースト１０６と接する電極表面の酸化物や汚染物が除去されて金属表面がクリーニングされて活性化される。
　続いて、図６（ｄ）に示すように、加熱工程を実施する。この加熱工程により、金属ペースト１０６に含まれる溶媒１０５を蒸発させて、上下の電極１０２，１０７とその間の金属微粒子１０４からなる接続材料１０６Ａとの金属結合、金属微粒子１０４間の金属結合（焼結）を行う。
　電極１０２，１０７とその間の金属微粒子１０４とが金属結合するのは、電極表面が図６（ｃ）の超音波印加工程で活性化され、金属微粒子１０４は元来活性だからである。金属微粒子１０４間が金属結合するのは、焼結のメカニズムによるが、粒子径１００ｎｍを超える一般的な金属粒子と比較して、粒子径１～１００ｎｍの金属微粒子の場合は、低温で焼結することができる。金属微粒子１０４以外の部分（主に溶媒）を除去できるのは、溶媒１０５の沸点以上の温度に加熱するからである。したがって、加熱温度は溶媒１０５の沸点以上で、かつ金属微粒子１０４を構成する金属の融点以下の温度範囲から選択することができる。
　加熱方法としては、例えば基板１０１上に半導体チップ１０８を仮保持した状態の電子回路装置を焼成炉やリフロー炉などの加熱設備に投入してもよいし、超音波接合方式のフリップチップ実装設備に設けられている加熱機構を用いて加熱してもよい。加熱条件としては、例えば加熱温度が摂氏１００度～摂氏３００度、加熱時間５分～６０分である。なお、加熱工程を低酸素雰囲気中で実施した場合、電極表面の活性状態をより安定に維持できて、接続信頼性が向上するため好ましい。
　しかしながら、上記特許文献１におけるチップ実装方法では、金属ペースト１０６によるチップ実装方法の場合、以下のような課題がある。
　即ち、金属ペースト１０６が銀ペーストの場合、銀は硫化が発生するため接続信頼性において問題が生ずる。金属ペースト１０６に金ペーストを使用すれば、この硫化の問題は解消される。
　また、大電流印加製品（ＬＥＤやＰＤ等）において高信頼性を確保するためには、高耐熱性（再溶融防止）が要求されるが、この高耐熱性要求に対しても金（Ａｕ）が有効である。よって、接続材料に金ペーストを用いた場合について図７（ａ）～図７（ｄ）を用いて説明する。
　図７（ａ）～図７（ｄ）は、金ペーストを用いた従来のチップ実装方法を説明するための模式図である。
　まず、図７（ａ）に示すように、粘着テープ２０１上の半導体ウエハだけを複数の半導体チップ２０２にフルダイシングした後に、粘着テープ２０１をその周囲からエキスパンドして、切断したダイシングライン２０３に隙間を広げるようにする。
　一方、図７（ｂ）に示すように、基板２０４の電極上に金ペースト２０５を塗布するかまたは印刷する。
　次に、図７（ｃ）に示すように、基板２０４上の電極表面に設けられた金ペースト２０５上にアライメントをとって半導体チップ２０２の電極を搭載する。
　このように、基板２０４の電極側に金ペースト２０５を塗布するかまたは印刷し、その上に半導体チップ２０２の電極を搭載することにより、半導体チップ２０２を基板２０４上に実装して半導体モジュールを作製することができる。
特開２００５－１１６６１２号公報
　特許文献１に開示されている上記従来のチップ実装方法では、接続材料である金属ペースト１０６の主材料となる金属粒子１０４は粒径を微細な１～１００ｎｍとしているが、このサイズでは、接合させたいプロセス以外でも焼結が進行してしまうため、材料保管またはプロセス管理上で大幅な制限が加わることとなる。
　また、図７（ａ）～図７（ｃ）を用いて説明した上記従来のチップ実装方法では、金ペースト２０５を基板２０４の電極上に塗布するかまたは印刷した後に、半導体チップ２０２の電極を基板２０４の電極上に搭載することにより高耐熱性で高信頼性の金-金による金属接合が達成されているものの、金ペーストを広範囲へ塗布または印刷する必用がありロスが生じる。
　即ち、接続材料として金粒子を含む金ペースト２０５は非常に高価であるため、グラム単位での使用量削減が求められるが、従来の基板２０４の電極上への金ペースト２０５の塗布または印刷では、図７（ｄ）のように、基板２０４の電極２０６上への金ペースト２０５の塗布精度または印刷精度、およびチップ実装精度を考慮して、半導体チップ２０２の電極２０７より大幅に広い範囲で金ペースト２０５の塗布または印刷が必要となって金の使用量が大幅に増加しているという問題があった。
　基板２０４の電極２０６上への金ペースト２０５の塗布精度または印刷精度を±５０μｍとし、半導体チップ２０２の電極２０７の領域範囲の１辺がＡμｍの正方形の場合に、チップ実装時に基板２０４の電極２０６と半導体チップ２０２の電極２０７とを金ペースト２０５を介して電気的に確実に接続するためには、金ペースト２０５の領域範囲は、１辺がＡμｍ±５０μｍ、即ちＡμｍ＋１００μｍの正方形の領域に塗布または印刷面積を増加させざるを得ない。これに加えて、チップ搭載精度として±１０μｍ程度のマージンを持たせる必要があって、金ペースト２０５の領域範囲の面積は更に増加させざるを得ず、結果として、基板２０４の電極２０６の領域範囲いっぱいまで金ペースト２０５が配置されている。
　本発明は、上記従来の問題を解決するもので、金微粒子を含む金ペーストを、半導体チップの電極側に設けることにより、基板電極よりも狭い面積で、より低温で効率的なチップ実装を可能とし、高耐熱性を維持しつつ金材料の消費量を大幅に節約することができる半導体モジュールおよび半導体チップ実装方法を提供することを目的とする。
　本発明の半導体モジュールは、基板上に半導体チップを搭載した半導体モジュールであって、該半導体チップはその電極上に金ペーストの接続材料が形成されており、該基板には開口部内に電極が備えられ、該開口部内の電極面積よりも小さい面積で該金ペーストの接続材料領域が形成されているものであり、そのことにより上記目的が達成される。
　また、好ましくは、本発明の半導体モジュールにおける基板の開口部内の電極は、前記金ペーストの該基板の電極上への搭載精度を含む広い電極領域面積を有しており、チップ搭載時に前記金ペーストの接続材料が前記基板の電極領域内に搭載されている。
　さらに、好ましくは、本発明の半導体モジュールにおける金ペースの接続材料の平均粒径が０．０１μｍ以上１μｍ未満である。
　さらに、好ましくは、本発明の半導体モジュールにおける半導体チップの電極としてのバンプ電極上に形成された前記金ペーストの接続材料によりフェイスダウンで前記基板上にフリップチップ実装されている。
　さらに、好ましくは、本発明の半導体モジュールにおける半導体チップの電極としてバンプ電極が無電解メッキ法により形成されている。
　本発明の半導体チップ実装方法は、本発明の上記半導体モジュールの半導体チップ実装方法であって、粘着シート上に貼り付けられた一または複数の半導体チップを上下に反転させて、加熱および加圧ツールにより該半導体チップの電極を前記基板の電極上に前記金ペーストの接続材料を介して実装する半導体チップ接続工程を有するものであり、そのことにより上記目的が達成される。
　また、好ましくは、本発明の半導体チップ実装方法における粘着シートの粘着剤は熱により粘着力が低下する特性を有している。
　さらに、好ましくは、本発明の半導体チップ実装方法における半導体チップ接続工程の前工程として、前記粘着シート上に前記一または複数の半導体チップを再配置する半導体チップ再配置工程と、該粘着シート上に再配置された該一または複数の半導体チップの各電極上に前記金ペーストを形成する金ペースト形成工程とを有する。
　さらに、好ましくは、本発明の半導体チップ実装方法における半導体チップ再配置工程で、前記半導体チップとして同一種の良品半導体チップまたは異種の良品半導体チップを所定位置に再配置する。
　さらに、好ましくは、本発明の半導体チップ実装方法における加熱および加圧ツールは一括接続用の加熱および加圧ツールであり、該一括接続用の加熱および加圧ツールを用いて前記複数の半導体チップの各電極を前記基板の各電極に前記金ペーストの接続材料をそれぞれ介して同時に接続する。
　さらに、好ましくは、本発明の半導体チップ実装方法における一または複数の半導体チップが貼り付けられる前記粘着シートのシート材がクッション性を有しており、高さの異なる該半導体チップの一括接続時に該シート材のクッション性がチップ段差を吸収する。
　さらに、好ましくは、本発明の半導体チップ実装方法における半導体チップ接続工程において、前記一または複数の半導体チップの各電極上に前記金ペーストを形成した後に、前記粘着シート上に貼り付けられた一または複数の半導体チップを上下に反転し、該粘着シート側から前記加熱および加圧ツールにより該半導体チップを押圧して、該半導体チップの電極上の金ペーストを前記基板の電極上に押し付けて加熱する。
　さらに、好ましくは、本発明の半導体チップ実装方法における金ペーストに、その接続材料の平均粒径が０．０１μｍ以上１μｍ未満の金粒子を用いる。
　さらに、好ましくは、本発明の半導体チップ実装方法における半導体チップ接続工程において、チップ接続時の前記加熱および加圧ツールによる前記金ペーストの接続材料への加熱温度は摂氏２００度～摂氏３００度である。
　さらに、好ましくは、本発明の半導体チップ実装方法における半導体チップの電極としてバンプ電極を無電解メッキ法で形成する。
　上記構成により、以下、本発明の作用を説明する。
　本発明においては、基板上に半導体チップを搭載した半導体モジュールであって、半導体チップはその電極上に金ペーストの接続材料が形成されており、基板には開口部内に電極が備えられ、開口部内の電極面積よりも小さい面積で金ペーストの接続材料領域が形成されている。
　これによって、高価格な金微粒子を含む金ペーストを必要最小限の面積で形成でき、金消費量を大幅に節約することが可能となる。また、接続材料となる金微粒子の平均粒径を０．０１μｍ以上１μｍ未満とすることにより、低温で効率的なチップ実装が可能となるため、高耐熱性を維持しつつ金消費量を大幅に節約できる実装が実現可能となる。
　即ち、金微粒子を含む金ペーストによる電極間接合により摂氏３００度以上の発熱にも高品質を維持する半導体モジュールを少量の金ペースト、即ち低価格で実現し、さらに、金粒子径を１μｍ未満とすることにより高効率なチップ実装およびチップ実装装置を得ることが可能となる。
　以上により、本発明によれば、金微粒子を含む金ペーストを半導体チップの電極側に設けることにより、低温で効率的なチップ実装を可能とし、高耐熱性を維持しつつ金消費量を大幅に節約することができる。
本発明の実施形態１における半導体モジュールの要部構成例を模式的に示す縦断面図であって、（ａ）は基板上に複数の半導体チップが設けられた場合を示す縦断面図、（ｂ）は基板上に一の半導体チップが設けられた場合を示す縦断面図である。 図１の半導体モジュールの詳細を説明するための一部縦断面図である。 平面視で図２の基板電極パッド面積と金ペーストの接続材料形成面積とを比較するための平面図である。 （ａ）～（ｆ）は、金ペーストを用いて図１の半導体モジュールを製造するチップ実装方法の各工程を説明するための模式図である。 （ａ）は、図４（ｅ）のチップ接続工程に対して複数チップを一括実装するチップ接続工程を説明するための模式図、（ｂ）は、半導体チップの高さが異なる異種チップの場合の複数チップを一括実装するチップ接続工程を説明するための模式図である。 特許文献１に開示されている従来の半導体チップのフリップチップ実装方法を示す要部縦断面図である。 （ａ）～（ｄ）は、金ペーストを用いた従来のチップ実装方法を説明するための模式図である。
　１、１０　半導体モジュール
　２　チップ実装基板（基板）
　３、３Ａ、３Ｂ、３１　半導体チップ
　４　電極パッド（基板の電極）
　４ａ　金属配線
　５　保護膜
　６　パッド開口部（開口部）
　７　バンプ電極（半導体チップの電極）
　８、８１　金ペースト
　８Ａ、８１Ａ　金ペーストの接続材料
　１１、１３、１４　粘着テープ
　１２　切断したダイシングライン
　２１　単品接続用の加熱・加圧ツール
　２２、２３　一括接続用の加熱・加圧ツール
　以下に、本発明の半導体モジュールおよびチップ実装方法の実施形態１、２について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。
　（実施形態１）
　図１は、本発明の実施形態１における半導体モジュールの要部構成例を模式的に示す縦断面図であって、図１（ａ）は基板上に複数の半導体チップが設けられた場合を示す縦断面図、図１（ｂ）は基板上に一の半導体チップが設けられた場合を示す縦断面図である。図２は、図１の半導体モジュールの詳細を説明するための一部縦断面図である。
　図１（ａ）および図１（ｂ）、図２において、本実施形態１の半導体モジュール１は、チップ実装基板２（基板）上に一または複数の半導体チップ３が搭載されている。チップ実装基板２上に、金属配線４ａに接続された一または複数の電極パッド４（チップ実装基板２の電極）が設けられ、電極パッド４の上方には、基板全面に設けられた保護膜５にパッド開口部６（開口部）が形成されている。
　一方、半導体チップ３のバンプ電極７（半導体チップ３の電極）上に設けられた金ペーストの接続材料８Ａの領域面積（平面視で１辺がＢの正方形）は、パッド開口部６内の電極パッド４の面積（平面視で１辺がＡの正方形）よりも小さい面積（Ａ＞Ｂ）で形成されている。
　チップ実装基板２上のパッド開口部６内の電極パッド４上に、半導体チップ３のバンプ電極７が金ペーストの接続材料８Ａの薄膜を介して搭載されている。チップ実装基板２の電極パッド４の最上金層上に金ペーストの接続材料８Ａの薄膜を介してバンプ電極７の最上金層が搭載されて、金ペーストの接続材料８Ａである金粒子が各最上金層とＡｕ－Ａｕで金属結合している。
　このように、接続材料として、金ペーストを使用し、半導体チップ３のバンプ電極７上、即ち、チップ実装基板２の電極パッド４と接続する必要最低限の面積にバンプ電極７上の金ペーストを領域形成することにより、電極パッド４側に金ペーストを領域形成した従来の場合に比べて金ペーストの接続材料８Ａの面積を小さくすることができて金の使用量を大幅に少量化することができる。
　また、金ペーストの接続材料８Ａにおける金粒子の粒径はサブミクロンサイズとすることにより、加熱温度を摂氏２００度程度で、金ペーストの接続材料８Ａを介した電極パッド４とバンプ電極７との金属結合が可能となり、加熱ヒータおよび加圧機構を使用する接合装置（後述する加熱・加圧ツール２１）を用いることができる。
　ここで、金ペーストの接続材料８Ａの領域面積（平面視で１辺がＢの正方形）と、パッド開口部６内の電極パッド４の面積（平面視で１辺がＡの正方形）とを比較して図３を用いて更に詳細に説明する。
　図３は、平面視で図２の基板電極パッド面積と金ペーストの接続材料形成面積とを比較するための平面図である。
　図３に示すように、半導体チップ３のバンプ電極７上、即ち、チップ実装基板２の電極パッド４と接続する必要最低限の面積に転写方式などにより金ペーストの接続材料８Ａが配置されている。半導体チップ３を実装するチップ実装基板２上には、半導体チップ３のバンプ電極７を搭載して接続するためのパッド開口部６内の電極パッド４を備えている。パッド開口部６の開口面積（電極パッド４の面積）よりも小さくなる面積で金ペーストの接続材料８Ａの配置領域が形成されている。
　即ち、チップ実装基板２のパッド開口部６は半導体チップ３の凸状のバンプ電極７の面積に、チップ接合時のアライメントマージンを加算した広い面積で設計されたデザインとし、バンプ電極７上の金ペーストの形成面積（平面視で１辺がＢの正方形）は基板開口部６内の電極パッド４の面積（平面視で１辺がＡの正方形）よりも小さく構成（Ａ＞Ｂ）されている。
　要するに、チップ実装基板２のパッド開口部６内の電極パッド４は、チップ実装基板２の電極パッド４上への金ペーストの接続材料８Ａの搭載精度を含む広い電極領域面積を有しており、チップ搭載時に金ペーストの接続材料８Ａがチップ実装基板２のパッド開口部６内の電極パッド４の電極領域内に搭載されて、金ペーストの接続材料８Ａがパッド開口部６内の電極パッド４からチップ搭載時にはみ出さない。
　チップ搭載精度が±１０μｍとした場合に、金ペーストの接続材料８Ａの領域に対して±１０μｍ広い領域が基板電極の最小領域（チップ実装基板２の電極パッド４の領域）となる。金ペーストの接続材料８Ａの１辺がＢの正方形とした場合に、１辺がＢ±１０μｍが基板電極の最小領域（チップ実装基板２の電極パッド４の領域）となる。チップ搭載精度が向上すれば、金ペーストの接続材料８Ａと基板電極領域との面積差は小さくなる。要するに、パッド開口部６内の基板電極領域（電極パッド４の領域）よりも狭い領域で金ペーストの接続材料８Ａの領域が形成されている。
　接続材料として使用する金ペーストの接続材料８Ａの金粒子平均径はサブミクロン、具体的には０．０５μｍ～０．５μｍとしている。これによって、焼結作用により摂氏２００度程度の低温で金-金の金属接合が得られる。要するに、バルクのＡｕ－Ａｕであれば金が金属結合するのに摂氏５００度以上必要であるが、金粒子径がサブミクロンオーダの金微粒子により熱が伝わり易く金属結合し易い。後述する金ペースト８はアルコール系などの揮発性溶媒に金粒子が適量混合されており、これを加熱すると溶媒が揮発して金粒子同士が接続材料として残りこれが上下の金層と共に金属結合する。また、金粒子平均径が０．０１μｍを下回れば、金同士を接合させたいプロセス以外では焼結が容易には進行せず安定した状態を維持することができないが、金粒子径を０．０１μｍ以上とすることで、金同士を接合させたいプロセス以外では焼結が容易には進行せず安定した状態を維持することができる。
　上記構成により、図４および図５を用いて本実施形態１の半導体モジュール１を効率的に製造するチップ搭載方法とこれに用いる接合装置について詳細に説明する。
　図４（ａ）～図４（ｅ）は、金ペーストを用いて図１の半導体モジュール１を製造するチップ実装方法の各工程を説明するための模式図である。
　まず、図４（ａ）のチップフルダイシング・エキスパンド工程に示すように、粘着テープ１１上に、ＬＥＤ素子（発光ダイオード素子）やＬＤ素子（レーザ素子）などの複数素子がマトリクス状に形成された半導体ウエハを搭載する。粘着テープ１１上の半導体ウエハだけを複数の半導体チップ３に格子状にフルダイシングして個片化した後に、粘着テープ１１をその周囲から均等にエキスパンドして、切断したダイシングライン１２の隙間を広げる。
　このように、図４（ａ）の個片化した複数の半導体チップ３に対して各種検査を実施した後に、図４（ｂ）のチップ再配置工程に示すように、検査工程により各素子を検査してランク分けや良品不良品などに識別して再配置するが、検査結果が例えば良品の半導体チップ３を別の粘着テープ１３上に選択して所定間隔に並べ替える。このチップ供給方法は、別の粘着シート１３上に、良品の半導体チップ３のみをバンプ電極７を上向きにした状態で貼り付ける。
　粘着シート１３は、仮接着が可能な弾性体シートや、低粘着シートの他、加熱により粘着力が低下する熱発泡タイプや熱硬化性を有した粘着剤を使用するのがよい。粘着シート１３上への複数の半導体チップ３の貼り付け位置は、チップ実装基板２の実装位置と同一位置に複数の半導体チップ３を貼り付けておけばよい。このことは、複数の半導体チップ３の一括実装時には必要となる。要するに、特に一括実装時に、バンプ電極７を上向きにした状態で、複数のバンプ電極７の配置はチップ実装基板２の電極パッド４の配置に一致していればよい。
　粘着シート１３上への良品の半導体チップ３の貼り付け精度、即ち、半導体チップ３の再配置精度は高精度な方が良いが、今回の場合は、０．３μｍ以下の搭載精度にて良品だけの半導体チップ３の再配置を行った。
　次に、図４（ｃ）の金ペースト形成工程に示すように、再配置を行った一または複数の半導体チップ３は、ディスペンス技術（スポット塗布）や転写技術の他、印刷技術などにより突起電極部の各バンプ電極７上に金ペースト８を塗布または転写して形成する。
　続いて、図４（ｄ）のチップ反転・基板位置認識工程に示すように、粘着シート１３上に、良品の半導体チップ３のみをバンプ電極７を上向きにしかつバンプ電極７上に金ペースト８が形成された状態から、上下方向を反転した状態、即ち、半導体チップ３のバンプ電極７およびその上の金ペースト８の薄膜が下側を向いた状態で、チップ実装基板２の各電極パッド４の上部に搬送されて、画像認識システムおよび、チップ実装基板２が搭載されたＸＹθステージによりチップ実装基板２の各電極パッド４と金ペースト８との位置合わせを行う。
　このとき、カメラを含む画像認識システムは、上方に位置する金ペースト８と、下方に位置するチップ実装基板２の各電極パッド４とを共に画像位置認識して、その画像データをＸＹθステージにフィードバックしてＸ方向とＹ方向の他に回転方向θにも高精度に、金ペースト８と電極パッド４とが平面視で画像一致するように位置調整して位置合わせを行う。
　この場合に、画像撮像用のカメラは、チップ実装基板２と半導体チップ３の間に配置することもできる。また、画像認識は、半導体チップ３とチップ実装基板２に共にマークを配置しておいて、その各マークの位置に基づいて位置合わせしてもよいが、ここでは、画像認識は、半導体チップ３のバンプ電極７上の金ペースト８と、チップ実装基板２の電極パッド４とを直に順次画像認識して最大限重なる位置（一致する位置）に位置合わせを行う。
　その後、図４（ｅ）のチップ接続工程（加熱・加圧工程）に示すように、上部から、先端部が熱伝導性のよい円柱または角柱状の加熱・加圧ツール２１を下降させて、半導体チップ３の裏側の粘着シート１３上を押圧して粘着シート１３の弾性により半導体チップ３をチップ実装基板２側に下降させつつ、加熱・加圧ツール２１からの熱を半導体チップ３のバンプ電極７およびその上の金ペースト８に伝達させて、バンプ電極７およびその上の金ペースト８とチップ実装基板２の電極パッド４とを所定圧力で押圧する。
　これによって、熱が伝達された金ペースト８の接続材料８Ａとチップ実装基板２の電極パッド４とを仮接続または本接続する。なお、チップ実装基板２はその上に多数の半導体チップ３を搭載した後に、所定サイズにチップ実装基板２を切断して個片化するようにしてもよい。
　加熱・加圧ツール２１による加熱温度は摂氏２００度～摂氏２５０度とし、加圧荷重は数Ｎ、時間は数秒～数十秒にて実施した。加熱・加圧ツール２１による設定時間の加熱・加圧完了後、加熱・加圧ツール２１は上昇するが、このとき、粘着シート１３から半導体チップ３も熱によって自然に剥離される。したがって、加熱・加圧ツール２１が上昇したときには粘着シート１３もその弾性により上昇して元に戻るが、半導体チップ３はチップ実装基板２の電極パッド４に熱接合したままとなって残り、粘着シート１３から半導体チップ３が剥離される。
　つまり、これは、この粘着シート１３からの半導体チップ３の剥離において、粘着剤が摂氏２００度程度で熱硬化性などの特性を有した粘着シート１３を採用しているためであって、粘着シート１３の半導体チップ３からの剥離時に、半導体チップ３に無用な負荷を与えることがなく、半導体チップ３の破損などが容易に回避される。
　図５（ａ）は、図４（ｅ）のチップ接続工程に対して複数の半導体チップを一括実装するチップ接続工程を説明するための模式図、図５（ｂ）は、半導体チップの高さが異なる異種チップの場合の複数の半導体チップを一括実装するチップ接続工程を説明するための模式図である。
　図４（ｅ）の加熱・加圧ツール２１はツールサイズ（エリアサイズ）が半導体チップ３の１個分のサイズであるため、各半導体チップ３を順次、各電極パッド４上に接続したが、図５（ａ）に示すように、複数の半導体チップ３を加熱・加圧ツール２２がカバーするエリアサイズであってもよい。加熱・加圧ツール２２のツールサイズ内に存在する複数の半導体チップ３を同時に一括で押圧して加熱することにより、チップ実装基板２の各電極パッド４と、各バンプ電極７上の各金ペースト８とに同時に熱と圧力を加えてＡｕ－Ａｕで金属結合させることができる。
　したがって、従来は、フリップチップボンドで、半導体チップは１チップ毎に反転して実装が必要でありチップ実装効率が悪かったが、複数の半導体チップを一括して同時にチップ実装基板２上に実装できるため、チップ実装効率が大幅に向上する。
　画像認識システムは、図４（ｄ）では半導体チップ３のバンプ電極７上の金ペースト８と、チップ実装基板２の電極パッド４とを直に順次画像認識して最大限重なる位置（複数の金ペースト８と複数の電極パッド４とが互いに最大限重なる位置）に位置合わせを行っていたが、この一括実装の押圧加熱時の位置合わせでは、チップ実装基板２の電極パッド４と金ペースト８との位置合わせを離れた２箇所以上の複数点で行えば回転も含めてチップ実装基板２全体に対して広いエリアで素早く正確に位置合わせを行うことができる。
　図５（ｂ）では、高さが異なる異種チップの半導体チップ３Ａ，３Ｂのチップ実装基板２上への搭載方法において、一または複数の半導体チップ３Ａ、３Ｂを貼り付ける粘着シート１４のシート材にクッション性を持たせれば、高さの異なる半導体チップ３Ａ，３Ｂに対する加熱・加圧ツール２３の一括搭載時にもシート材のクッション性が半導体チップ３Ａ，３Ｂのチップ段差を吸収して、加熱・加圧ツール２３により、高さの異なる半導体チップ３Ａ，３Ｂを同時に押圧して、チップ実装基板２の各電極パッド４に対して一括搭載を可能とする。この際、粘着シート１４の熱伝導率が低く、熱伝導性に問題が生じる場合、基板側からの加熱としても良い。
　要するに、半導体チップ再配置工程において、複数の半導体チップとして同一種の一または複数の良品半導体チップ３Ａまたは３Ｂ、または、チップ高さが異なる異種の良品半導体チップ３Ａ，３Ｂを、チップ実装基板２の各電極パッド４の位置に対応した所定位置に再配置すればよい。
　したがって、本実施形態１の半導体チップ実装方法としては、粘着シート１３上に一または複数の半導体チップ３を再配置する半導体チップ再配置工程と、粘着シート１３上に再配置された一または複数の半導体チップ３の各バンプ電極７上に金ペースト８を形成する金ペースト形成工程と　粘着シート１３上に貼り付けられた一または複数の半導体チップ３を上下に反転させて、加熱および加圧ツール２１または２２により一または複数の半導体チップ３の各バンプ電極７をチップ実装基板２の電極パッド４上に金ペースト８の接続材料８Ａを介して実装する半導体チップ接続工程とを有している。
　以上により、本実施形態１によれば、チップ実装基板２上に一または複数の半導体チップ３を搭載した半導体モジュール１であって、半導体チップ３はその電極上に金ペースト８の接続材料８Ａが形成されており、チップ実装基板２にはパッド開口部６内に電極パッド４が備えられ、パッド開口部６内の電極パッド４の平面視面積よりも小さい平面視面積でバンプ電極７上に金ペースト８の接続材料８Ａの領域が形成されている。この場合、チップ搭載時に金ペースト８の接続材料８Ａがチップ実装基板２のパッド電極４の領域内に搭載されている。
　これによって、平均粒径がサブミクロンオーダ（０．０５μｍ以上０．５μｍ以下）の多数の微細な金粒子が混合された金ペースト８を半導体チップ３のバンプ電極７側に設けることにより、摂氏２００度～摂氏２５０度程度の低温で素早く効率的なチップ実装を行うことができ、実装後は摂氏３００度以上の高耐熱性を維持しつつ金消費量を大幅に節約することができる低コストの半導体モジュール１を得ることができる。
　なお、本実施形態１では特に説明しなかったが、半導体チップ３の電極としてのバンプ電極７上に形成された金ペースト８の接続材料８Ａを、フェイスダウンでチップ実装基板２の各電極パッド４上に接続して、チップ実装基板２上に半導体チップ３がフリップチップ実装されている。
　なお、本実施形態１では特に説明しなかったが、半導体チップ３の電極としてバンプ電極７が無電解メッキ法により低コストで形成されている。
　（実施形態２）
　上記実施形態１では、パッド開口部６内の電極パッド４の平面視面積よりも小さい平面視面積で金ペースト８の接続材料８Ａの領域が形成され、金ペースト８の金粒子平均径をサブミクロンオーダ、具体的には０．０５μｍ～０．５μｍとし、これによって、焼結作用で摂氏２００度～摂氏２５０度程度の低温で金-金の金属接合を素早く得る場合について説明したが、本実施形態２では、パッド開口部６内の電極パッド４の平面視面積よりも小さい平面視面積で金ペースト８１の接続材料８１Ａの領域が形成され、金ペースト８１は、その接続材料８１Ａの金粒子平均粒径が０，５μｍを超え１μｍ未満の金粒子とし、これによって、焼結作用で摂氏２５０度～摂氏３００度程度の低温で金-金の金属接合を容易に得る場合について説明する。
　図１（ａ）および図１（ｂ）～図３を用いて、本実施形態２の半導体モジュール１０について詳細に説明する。
　図１（ａ）および図１（ｂ）、図２において、本実施形態２の半導体モジュール１０は、チップ実装基板２（基板）上に一または複数の半導体チップ３１が搭載されている。チップ実装基板２上に、金属配線４ａに接続された一または複数の電極パッド４（チップ実装基板２の電極）が設けられ、電極パッド４の上方には、基板全面に設けられた保護膜５にパッド開口部６（開口部）が形成されている。
　一方、半導体チップ３１のバンプ電極７（半導体チップ３１の電極）上に設けられた図示しないが金ペースト８１（前述の金ペースト８に対応）の接続材料８１Ａの領域面積（平面視で１辺がＢの正方形）は、パッド開口部６内の電極パッド４の面積（平面視で１辺がＡの正方形）よりも小さい面積（Ａ＞Ｂ）で形成されている。
　チップ実装基板２上のパッド開口部６内の電極パッド４上に、半導体チップ３のバンプ電極７が金ペースト８１の接続材料８１Ａの薄膜を介して搭載されている。チップ実装基板２の電極パッド４の最上金層上に金ペースト８１の接続材料８１Ａの薄膜を介してバンプ電極７の最上金層が搭載されて、金ペースト６の金粒子が各最上金層とＡｕ－Ａｕで金属結合している。
　このように、接続材料として、上記金ペースト８の金粒子の平均粒径（具体的には０．０５μｍ～０．５μｍ）よりも大きい金ペースト８１（具体的には０．５μｍを超え１μｍ未満）を使用し、半導体チップ３のバンプ電極７上、即ち、チップ実装基板２の電極パッド４と接続する必要最低限の面積にバンプ電極７上の金ペースト８１を領域形成することにより、電極パッド４側に金ペースト８を領域形成した従来の場合に比べて金ペースト８１の接続材料８１Ａの面積を大幅に小さくすることができて金の使用量を大幅に少量化することができる。
　要するに、チップ実装基板２のパッド開口部６内の電極パッド４は、チップ実装基板２の電極パッド４上への金ペースト８１の接続材料８１Ａの搭載精度を含む広い電極領域面積を有しており、チップ搭載時に金ペースト８１の接続材料８１Ａがチップ実装基板２のパッド開口部６内の電極パッド４の電極領域以内に搭載されて、金ペースト８１の接続材料８１Ａがパッド開口部６内の電極パッド４からチップ搭載時にはみ出さない。
　また、この金ペースト８１の接続材料８１Ａにおける金粒子の平均粒径は０．５μｍを超え１μｍ未満の金粒子とすることにより、加熱温度を摂氏２５０度～摂氏３００度程度で、金ペースト８１の接続材料８１Ａを介した電極パッド４とバンプ電極７との金属結合が可能となり、加熱ヒータおよび加圧機構を使用する接合装置（後述する加熱・加圧ツール２１）を用いることができる。
　要するに、バルクのＡｕ－Ａｕであれば金が金属結合するのに摂氏５００度程度が一般的に必要であるが、金粒子平均径が０．５μｍを超え１μｍ未満の金微粒子により熱が伝わり易く金属結合し易い。金ペースト８１はアルコール系などの揮発性溶媒に金粒子が適量混合されており、これを加熱すると溶媒が揮発して金粒子同士が接続材料として残りこれが上下の金層と共に金属結合する。また、金粒子平均径が０．０１μｍを下回れば、金同士を接合させたいプロセス以外で焼結が容易に進行してしまい、安定した状態を維持することができないが、金粒子平均径が０．５μｍを超える粒径であるので、金同士を接合させたいプロセス以外では焼結がより確実にプロセスが進行せず安定した状態を維持することができる。
　なお、上記実施形態１では、金ペースト８の金粒子平均径を０．０５μｍ～０．５μｍとし、本実施形態２では、金ペースト８１の金粒子平均径を０，５μｍを超え１μｍ未満としている。金粒子平均径が０．０１μｍを下回れば、金同士を接合させたいプロセス以外で焼結が容易に進行してしまい、安定した状態を維持することができないし、接続材料である金ペーストの主材料となる金粒子の平均粒径が１μｍを超えると、接続時に高温と長時間を要してしまい、チップ実装効率が大幅に低下する。このため、金ペーストの金粒子の平均粒径を０，０１μｍ以上１μｍ未満とすることができる。
　金ペーストの金粒子の平均粒径が０，０１μｍ以上１μｍ未満とすれば、加熱温度を摂氏２００度～摂氏３００度程度で、金ペーストの接続材料における耐熱性にも問題がなく、金ペーストの接続材料を介した電極パッド４とバンプ電極７との金属結合を素早く行うことができる。
　これによって、本実施形態２の半導体モジュール１０においても、上記実施形態１の半導体モジュール１の場合と同様、金ペーストを、基板電極側よりも狭い面積で半導体チップの電極側に設けることにより、より低温で効率的なチップ実装を可能とし、高耐熱性を維持しつつ金材料の消費量を大幅に節約することができる本発明の目的を達成することができる。
　なお、本実施形態２では特に説明しなかったが、本実施形態２の半導体チップ実装方法においても、図４（ａ）～図４（ｅ）、図５（ａ）および図５（ｂ）を用いて説明した上記実施形態１の半導体チップ実装方法と同様に行うことができる。
　以上のように、本発明の好ましい実施形態１、２を用いて本発明を例示してきたが、本発明は、この実施形態１、２に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態１、２の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
　本発明は、パワーデバイス（ＰＤ）やＬＥＤ（発光ダイオード素子）、ＬＤ（レーザ素子）などに用いられ、バンプ電極などの電極が形成された半導体チップが基板上にフリップチップ接続などで搭載された半導体モジュールおよび半導体チップ実装方法の分野において、金微粒子を含む金ペーストを半導体チップの電極側に設けることにより、低温で効率的なチップ実装を可能とし、高耐熱性を維持しつつ金消費量を大幅に節約することができる。

Claims (5)

  1. 　基板上に半導体チップを搭載した半導体モジュールであって、該半導体チップはその電極上に金ペーストの接続材料が形成されており、該基板には開口部内に電極が備えられ、該開口部内の電極面積よりも小さい面積で該金ペーストの接続材料領域が形成されている半導体モジュール。
  2. 　請求項１に記載の半導体モジュールであって、前記基板の開口部内の電極は、前記金ペーストの該基板の電極上への搭載精度を含む広い電極領域面積を有しており、チップ搭載時に前記金ペーストの接続材料が前記基板の電極領域内に搭載されている半導体モジュール。
  3. 　請求項１に記載の半導体モジュールであって、前記金ペースの接続材料の平均粒径が０．０１μｍ以上１μｍ未満である半導体モジュール。
  4. 　請求項１～３のいずれかに記載の半導体モジュールの半導体チップ実装方法であって、
    　粘着シート上に貼り付けられた一または複数の半導体チップを上下に反転させて、加熱および加圧ツールにより該半導体チップの電極を前記基板の電極上に前記金ペーストの接続材料を介して実装する半導体チップ接続工程を有する半導体チップ実装方法。
  5. 　請求項４に記載の半導体チップ実装方法であって、前記粘着シートの粘着剤は熱により粘着力が低下する特性を有している半導体チップ実装方法。
PCT/JP2013/006864 2013-02-14 2013-11-22 半導体モジュールおよび半導体チップ実装方法 WO2014125536A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-027039 2013-02-14
JP2013027039 2013-02-14

Publications (1)

Publication Number Publication Date
WO2014125536A1 true WO2014125536A1 (ja) 2014-08-21

Family

ID=51353576

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/006864 WO2014125536A1 (ja) 2013-02-14 2013-11-22 半導体モジュールおよび半導体チップ実装方法

Country Status (1)

Country Link
WO (1) WO2014125536A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786307A (zh) * 2017-11-15 2019-05-21 鸿富锦精密工业（深圳）有限公司 微型led显示面板的制备方法
JP2022082758A (ja) * 2015-08-28 2022-06-02 昭和電工マテリアルズ株式会社 緩衝シート用組成物及び緩衝シート

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072037A (ja) * 2002-08-09 2004-03-04 Renesas Technology Corp 半導体装置の製造方法
WO2010101236A1 (ja) * 2009-03-06 2010-09-10 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
WO2011043102A1 (ja) * 2009-10-06 2011-04-14 株式会社フジクラ 回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072037A (ja) * 2002-08-09 2004-03-04 Renesas Technology Corp 半導体装置の製造方法
WO2010101236A1 (ja) * 2009-03-06 2010-09-10 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
WO2011043102A1 (ja) * 2009-10-06 2011-04-14 株式会社フジクラ 回路基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022082758A (ja) * 2015-08-28 2022-06-02 昭和電工マテリアルズ株式会社 緩衝シート用組成物及び緩衝シート
JP7322998B2 (ja) 2015-08-28 2023-08-08 株式会社レゾナック 緩衝シート用組成物及び緩衝シート
CN109786307A (zh) * 2017-11-15 2019-05-21 鸿富锦精密工业（深圳）有限公司 微型led显示面板的制备方法
CN109786307B (zh) * 2017-11-15 2021-02-05 鸿富锦精密工业（深圳）有限公司 微型led显示面板的制备方法

Similar Documents

Publication Publication Date Title
TWI277187B (en) Semiconductor device and manufacturing method for the same
JP3927759B2 (ja) 回路基板への電子部品の実装方法
JP3663938B2 (ja) フリップチップ実装方法
US7820487B2 (en) Manufacturing method of semiconductor device
JP4246134B2 (ja) 半導体素子の実装方法、及び半導体素子実装基板
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
US8936968B2 (en) Flip chip package manufacturing method
JP2006287091A (ja) 半導体装置およびその製造方法
KR101493340B1 (ko) 땜납 전사기재, 땜납 전사기재의 제조방법 및 땜납 전사방법
US9368675B2 (en) Method of manufacturing light-emitting device and wiring substrate for light-emitting element
WO2014125536A1 (ja) 半導体モジュールおよび半導体チップ実装方法
CN104465427B (zh) 封装结构及半导体工艺
US20080150128A1 (en) Heat dissipating chip structure and fabrication method thereof and package having the same
JP6168586B2 (ja) 接合方法及び半導体モジュールの製造方法
JP2004363220A (ja) 実装構造体の製造方法及び接続体
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH06168982A (ja) フリップチップ実装構造
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JPH01209736A (ja) 半導体素子の交換方法
JP2004186629A (ja) 半導体装置およびその製造方法
JPH11274227A (ja) 半導体チップの実装方法および装置
JP2013110188A (ja) 半導体装置及びその製造方法
JPH09116251A (ja) 半導体ベアチップの取付方法および取付構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13874917

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13874917

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP