KR20050050155A - 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합방법과 이를 위한 기판의 금속 적층구조 - Google Patents

플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합방법과 이를 위한 기판의 금속 적층구조 Download PDF

Info

Publication number
KR20050050155A
KR20050050155A KR1020040038214A KR20040038214A KR20050050155A KR 20050050155 A KR20050050155 A KR 20050050155A KR 1020040038214 A KR1020040038214 A KR 1020040038214A KR 20040038214 A KR20040038214 A KR 20040038214A KR 20050050155 A KR20050050155 A KR 20050050155A
Authority
KR
South Korea
Prior art keywords
substrate
chip
bonding
flip chip
bump
Prior art date
Application number
KR1020040038214A
Other languages
English (en)
Other versions
KR100604334B1 (ko
Inventor
구자욱
김형찬
Original Assignee
(주)케이나인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)케이나인 filed Critical (주)케이나인
Publication of KR20050050155A publication Critical patent/KR20050050155A/ko
Application granted granted Critical
Publication of KR100604334B1 publication Critical patent/KR100604334B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 칩이나 기판의 패드에 범프를 형성하여 접합성능을 개선시킨 플립칩 패키징 방법 및 이를 위한 기판의 적층구조에 관한 것이다. 본 발명의 패키징 방법은, 리드패드를 갖는 기판에 본딩패드를 갖는 칩을 접착하는 반도체 패키징 방법에서, 웨이퍼 상태의 칩을 전처리한 후 다이싱하여 전처리된 개별칩을 얻는 단계와, 기판을 전처리 하는 단계와, 전처리된 칩의 패드측과 전처리된 기판의 패드측을 정렬시킨 후, 초음파와 열을 가하면서 압착하여 칩과 기판을 접합시키는 단계와, 접합 후 수지를 충진하거나 몰딩하는 후처리단계로 이루어진다. 이때, 칩이나 기판의 범프는 도금범프 또는 스터드 범프 또는 웨지 범프(Wedge bump)를 형성하거나 도금 범프 위에 스터드 범프 또는 웨지 범프(Wedge bump)를 형성하며, 범프는 골드, 니켈, 실버(Ag) 또는 구리(Cu)를 사용하여 형성할 수 있다. 또한 기판의 범프 사이즈와 칩의 범프 사이즈는 동일하거나 어느 한 측이 더 크게 할 수 있고, 기판은 골드, 실버(Ag), 구리(Cu) 또는 주석 도금을 실시하여 사용한다.

Description

플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법과 이를 위한 기판의 금속 적층구조 {Flip Chip Bondig Method for Enhancing the Performance of Connection in Flip Chip Packaging Process and Layered Metal Architecture of Substrate for Stud Bump}
본 발명은 반도체 패키징 기술에 관한 것으로, 더욱 상세하게는 칩, 기판, 또는 칩과 기판 양측에 범프를 형성하여 초음파 열 압착방식으로 접합하여 칩과 기판의 접합성능을 개선시킨 플립칩 접합 방법 및 이를 위한 기판의 적층구조에 관한 것이다.
일반적으로, 반도체 칩을 기판에 접합하는 방법으로는 와이어 본딩과 TAP 본딩, 플립칩 본딩 등이 알려져 있다. 그런데 전자제품의 크기가 점차 소형화되고 성능은 더욱 향상되면서 전자제품에 사용되는 칩의 크기는 점차 작아진 반면 입출력 본딩 패드의 수는 증가하여 반도체 칩을 기판에 접합하는 방법으로서 종래의 와이어 본딩을 적용하는 것은 한계에 이르게 되었다. 이러한 와이어 본딩을 대신하는 방법으로서 선(wire) 접속과정이 없고 경박 단소할 뿐만 아니라 집적도나 성능면에서 탁월한 플립칩 본딩 방법이 점차 널리 적용되고 있다. 플립칩 본딩 방법은 칩의 본딩패드와 기판의 리드패드를 금속 와이어로 연결하지 않고 칩의 본딩 패드에 범프를 형성시킨 후 기판의 리드패드에 직접 접합시키는 기술이다.
도 1a은 일반적인 플립칩 본딩을 설명하기 위해 도시한 도면이다.
도 1a을 참조하면, 플립칩 본딩은 웨이퍼(10)로부터 절단된 칩(11)의 본딩 패드(12)에 스터드 펌프(stud bump: 13)를 형성한 후 칩(11)을 뒤집어(Flip) 기판(21)상의 리드패드(22)에 직접 접속하는 구조이다. 이때 칩(11)을 세라믹 패키지에 플립칩 본딩하는 패키지 타입 플립칩 본딩과, 메인보드상에 직접 플립칩 본딩하는 온보드 타입 플립칩 본딩으로 구분된다.
도 1b는 패키지 타입 플립칩 본딩의 예이고, 도 1c는 온보드 타입 플립칩 본딩의 예이다. 도 1b를 참조하면, 패키지 타입에서 칩(11)은 세라믹 패키지(21)에 플립칩 본딩되어 있고, 이 패키지가 메인보드(25)에 실장되어 있다. 세라믹 패키지(21)는 패키지 뚜껑(26)에 의해 밀봉되어 있으며, 온보드 타입은 칩(11)이 메인보드(25)상에 직접 플립칩 본딩된 후 수지(27) 등에 의해 범프(53) 연결부분이 몰딩되어 있다.
한편, 위와 같이 칩을 기판에 본딩할 경우에, 기판(21)의 기본물질의 종류에 따라 본딩의 강도 또는 생산수율에 크게 영향을 주고 있다. 종래 기판의 적층구조는 도 1d에 도시된 바와 같이, 기판(21)의 기본물질, 구리(Cu), 니켈(Ni), 골드(Au)로 된 계층구조를 이루고 있다. 즉, 기판에 패턴을 형성한 후 접착성을 향상시키기 위해 표면처리를 하는데, 표면처리는 통상 니켈(Ni)이나 골드(Au) 등을 도금하는 것이다. 이때 기판의 기본 물질(21-1)로는 FPCB, FR4, FR5, 세라믹, 글래스 등이 사용되고, 기판의 기본 물질(21-1)에 구리(Cu)층(21-2)을 입힌 후 패턴을 형성하고, 접합성을 향상시키기 위한 표면처리 과정으로서 니켈(Ni)층(21-3)과 골드(Au)층(21-4)을 전기도금으로 형성하였다.
그런데 이와 같은 종래의 플립칩 본딩은 칩과 기판을 접합할 때 열과 압력을 가하는 방식(열압착방식)을 사용하므로 공정속도가 느리고, 높은 열과 압력으로 인하여 칩이 손상될 우려가 있으며, 칩이 접착되는 기판이 필름 등과 같이 약하거나 웨이퍼의 패드가 약한 경우에는 전기적인 접합성이 저하되는 문제점이 있다.
또한 종래의 기판 적층구조에서는 기판의 기본물질의 종류에 따라 본딩의 강도 또는 생산수율에 크게 영향을 주어 불량이 발생되는 문제점이 있다.
본 발명은 상기와 같은 문제점들을 해결하기 위하여 제안된 것으로, 본 발명의 목적은 공정속도가 빠르고 접합 성능이 향상되어 높은 신뢰성과 생산성을 얻을 수 있는 플립칩 접합 방법을 제공하는 것이다.
본 발명의 또다른 목적은 기판에 하드 메탈에 의한 버퍼층을 부가하여 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있는 플립칩 본딩을 위한 기판의 금속 적층구조를 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명의 플립칩 본딩 방법은, 리드패드를 갖는 기판에 본딩패드를 갖는 칩을 접착하는 반도체 패키징 방법에 있어서, 웨이퍼 상태의 칩을 전처리한 후 다이싱하여 전처리된 개별칩을 얻는 단계; 기판을 전처리하는 단계; 상기 전처리된 칩의 패드측과 상기 전처리된 기판의 패드측을 정렬시킨 후, 초음파와 열을 가하면서 압착하여 칩과 기판을 접합시키는 단계; 및 접합 후, 수지를 충진하거나 몰딩하는 후처리단계로 이루어진 것을 특징으로 한다. 이때, 상기 기판의 범프 사이즈와 칩의 범프 사이즈는 동일하거나 어느 한쪽이 더 크게 할 수 있고, 기판의 회로부분은 주석 도금이 실시된 것을 사용할 수 있으며, 패드가 약한 웨이퍼에 사용되어 칩 패드를 손상시키지 않고서도 플립칩 본딩을 할 수 있다.
또한 상기와 같은 목적을 달성하기 위한 본 발명의 적층구조는 기본물질 위에 동박패턴이 형성된 기판; 상기 기판 위에 경도가 높은 금속을 도금하여 형성된 경금속층; 상기 경금속층 위에 전도성이 높은 금속을 도금하여 형성된 도전 금속층으로 이루어져 상기 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 자세히 설명하기로 한다.
도 2는 본 발명에 따른 플립칩 패키징 방법의 절차를 도시한 순서도이다.
본 발명에 따른 플립칩 패키징 방법은 도 2에 도시된 바와 같이, 웨이퍼를 입력받아 웨이퍼의 본딩패드에 접합을 위한 전처리를 수행하는 접합 전처리 단계(S1,S2)와, 테이프 접착 단계(S3), 웨이퍼 전달 단계(S4), 기판(substrate)의 리드패드에 접합을 위한 전처리를 수행하는 단계(S5,S6), 초음파 열압착 공법에 의해 플립칩 본딩하는 단계(S7)), 접합 후처리 단계(S8), 검사단계(S9)로 이루어진다.
도 2를 참조하면, 웨이퍼(10)에 대한 접합 전처리단계(S2)는 플립칩 본딩을 위해 웨이퍼(10)의 알루미늄(Al) 패드(12)위에 금(Au), 알루미늄(Al) 또는 구리(Cu) 스터드 범프(stud bump)를 형성하거나, 동일 금속을 사용하여 웨지 본드(Wedge bond)를 이용한 웨지 범프(Wedge bump)를 형성하거나, 알루미늄(Al) 패드(12)위에 금(Au) 도금범프(plated bump)나 알루미늄(Al) 또는 실버(Ag)를 증착하여 형성하거나 일차 도금범프(plated bump)를 형성한 후 그 위에 금(Au), 실버(Ag), 알루미늄(Al) 또는 구리(Cu) 스터드 범프(stud bump) 또는 웨지 범프 (Wedge bump)를 형성하는 공정이다.
또한 기판(21)에 대한 접합 전처리 단계(S9)는 기판(21)의 알루미늄 패드(22)에 금(Au) 또는 구리(Cu) 또는 알루미늄(Al) 스터드 범프(stud bump) 또는 웨지 범프(Wedge bump)를 형성하거나 알루미늄(Al) 패드(22)에 금 도금범프(plate bump)를 형성하거나 기판(21) 위에 이방도전성 접착제(ACF, ACP) 혹은 비전도성 접착제(NCF, NCP) 등을 도포하는 공정이다. 여기서, 기판(21)은 반도체 칩(11)을 접합하기 위한 것으로서 세라믹, PCB, FPCB 등이다.
[도금범프 형성]
본 발명에 따라 웨이퍼(10)나 기판(21)에 도금범프(32)를 형성하는 방법은 도 3a에 도시된 바와 같이 웨이퍼(10)나 기판(21)에서 패드(12 또는 22) 이외의 부분에 보호막(31)을 씌운 후 전해도금이나 무전해도금법 등 통상의 도금방식을 이용하여 금(Au) 또는 알루미늄(Al)을 증착하거나 니켈(Ni)을 증착한 그 위에 금을 증착한 후 보호막(31)을 제거하여 형성한다.
또한 웨이퍼(10)나 기판(21)에서 형성되어진 도금범프(32)는 골드(Au)입자로 이루어져 있으므로 도금범프(32)들의 접착력을 증가시키기 위하여 도 3b, 3c, 3d에 도시된 바와 같이 어닐링효과를 주어서 골드(Au)입자(36)의 크기가 커지도록 해줄 수도 있다. 도 3b는 형성된 도금범프(32)에 열(35)을 가하여 어닐링 효과를 주는 것을 도시한 도면이고, 도 3c는 레이저빔(37)을 도금범프(32)에 조사하여 어닐링 효과를 주는 예이며, 도 3d는 코닝 캐필러리(38)로 도금범프(32)를 처리하여 어닐링 효과를 주는 예이다.
[도핑범프 형성]
도 4는 본 발명에 따라 기판 위에 도핑 범프를 형성하는 방법으로서, 금(Au), 실버(Ag) 또는 구리(Cu)입자(46)를 부분적으로 기판이나 웨이퍼 위에 쏘아주어 입자를 성장시켜주는 도핑(dopping) 방식으로도 도핑 범프(53)를 형성할 수 있다. 이때 기판의 패드(22)에는 금(Au), 구리(Cu), 알루미늄(Al) 또는 주석(Sn) 도금이 실시된 것을 사용할 수도 있다.
[스터드범프 형성과 모양]
웨이퍼(10)나 기판(21)에 스터드 범프(53)를 형성하는 방법은 도 5a에 도시된 바와 같이 골드 와이어(51)가 삽입된 캐필러리(capillary: 52)를 사용하여 패드(12 또는 22) 위에 스터드 범프(53)를 형성한다. 즉, 골드와이어(51)에 아크를 가해 녹이면서 캐필러리(52)를 웨이퍼(10)나 기판(21)으로 향해 패드 위에 용융된 금을 접촉한 후 초음파를 가하여 접착시키고 횡축으로 약간 이동하여 돌기 부분을 평평하게 한 후 다시 캐필러리(52)를 올려 패드 위에 스터드 범프(53)만 남긴다.
이와 같은 방식으로 형성된 스터드 범프(53)의 모양의 예는 도 5b에 도시된 바와 같이, 스터드 범프의 몸체부분(53-1) 중앙에 길게 목부분(53-2)이 형성된 형태와, 도 5c에 도시된 바와 같이 몸체(53-1)상의 목부분(53-2)이 짧은 형태, 또는 도 5d에 도시된 바와 같이 몸체(53-1)상의 중앙에 돌기가 없는 요철 형태가 있다. 또한 도 5e에 도시된 바와 같이 몸체(53-1)부분이 사다리꼴 모양으로만 있고 중앙에 목부분(53-2)이 없는 형태, 또는 도 5f에 도시된 바와 같이 몸체(53-1)부분이 아주 굵고 목부분(53-2)이 없는 형태가 있다. 이러한 스터드 범프 형성공정은 유해 플럭스 등을 사용하지 않으므로 솔더링 방식에 비해 친환경적인 방식이고, 공정이 단순하다.
[웨지범프 형성과 모양]
본 발명에 따라 웨이퍼(10)나 기판(21)에 웨지 범프(63)를 형성하는 방법은 도 6a에 도시된 바와 같이 골드 와이어(61)나 알루미늄(Al), 구리(Cu), 실버(Ag)등의 고전도성의 와이어가 삽입된 웨지 본딩 툴(65)를 사용하여 패드(12 또는 22) 위에 웨지 범프(63)를 형성한다. 즉, 골드와이어(61)나 알루미늄와이어(61-2)나 구리와이어(61-3)를 웨지 본딩 툴(65)에 삽입 한 후 웨지 본딩 툴(65)이 웨이퍼(10)나 기판(21)으로 향해 패드 위에 용융된 금을 접촉한 후 초음파를 가하여 접착시키고 횡축으로 약간 이동하여 각각의 와이어를 접착시키고 바로 각각의 와이어를 끊어 주면서 웨이퍼(10)나 기판(21)에 웨지 범프(63)를 형성시켜 준다.
이와 같은 방식으로 형성된 웨지 범프(63)의 모양의 예는 도 6b 내지 6d에 도시된 바와 같이 돌기가 두개인 형태와 하나인 형태 또는 돌기 없는 형태 등 여러 가지 웨지 툴(Wedge tool)의 모양에 의하여 형성될 수 있다.
[테이프 접착 공정]
한편, 전처리된 웨이퍼(10)에 테이프(72)를 접착하는 공정(S3)은 스터드 범프가 올려진 웨이퍼(10)를 다이싱할 경우에 다이(즉, 칩)가 개별적으로 이탈하지 않도록 테이프로 고정해주는 공정이다. 테이프 접착시의 수직 구조는 도 7에 도시된 바와 같이, 양단에 위치한 프레임 링(74)으로 테이프(72)를 지지하면서 웨이퍼(10)를 테이프 접착면에 올려놓아 접착시킨다.
[웨이퍼 절단 공정]
웨이퍼 절단 공정(S4)은 웨이퍼 상태의 칩들을 절단기에 의해 개별적으로 분리하는 공정으로서, 절단시의 측 단면도는 도 8에 도시된 바와 같이 절단기(80)의 블레이드(81)가 웨이퍼(10)를 완전히 자르고 테이프(72)는 일부만 잘라 절단된 후에도 테이프(72)에 의해 칩(11)들이 개별적으로 흩어지지 않게 되어 있다.
[접합 공정]
도 9a는 본 발명에 따른 플립칩 본딩시 본딩장비를 도시한 개략도로서, 본 발명에 적용되는 본딩장비는 칩(11)을 잡아주는 콜렛(95)과, 기판(21)을 지지해주는 블록(100)으로 이루어진다.
도 9a를 참조하면, 칩(11)을 잡고 있는 콜렛(95)은 X축으로 진동하며 초음파 에너지를 칩에 전달해 주고, 기판(21)을 지지해주고 있는 블록(100)은 Y축으로 진동하면서 또는 콜렛(95)은 Y축으로 블록(100)은 X축으로, 또는 콜렛(95)과 블록(100)이 서로 같은 축 방향으로 교차하면서 초음파 에너지를 전달해 주어서 기존의 콜렛(95)에서만 전달하던 방식과 같이 혼용하여 사용할 수 있다. 따라서 칩(11)쪽에서만 주어지던 초음파 에너지를 기판(21)쪽에서도 초음파에너지를 주어 보다 짧은 시간에 플립칩 본딩이 가능하고, 칩(11)과 기판(21)의 접합강도도 향상 시켜줄수 있어 생산 수율을 향상시킬 수 있다.
[콜렛의 정의와 표면처리방법]
여기서, 플립칩 접합시에 초음파 에너지를 칩에 전달해 주는 콜렛(95)은 도 9b 및 도 9c에 도시된 바와 같이 가운데에 진공홀(96)이 있어서 진공으로 칩(11)을 잡아주고 초음파 에너지를 전달해 주는 역할을 하게 된다.
위와 같은 콜렛(95)의 종류는 칩과 접촉하는 면의 표면 처리방법에 의하여 도 9d에 도시된 바와 같이 접촉면을 폴리싱 처리된 폴리쉬 타입(Polish type)과, 도 9e에 도시된 바와 같이 접촉면이 거칠게 처리되어진 매트 타입(Matt type)으로 구분되어 질 수 있다.
또한 콜렛(95)은 지르코늄(Zr)금속, 티타늄(Ti) 금속, 세라믹, 스테인레스 합금 그리고 티타늄계 합금 즉, 티타늄 텅스텐(TiW)과 티타늄 카바이드(TiC) 등을 이용하여 초음파에 잘 견디어 질수 있는 재료들을 사용하여 제조된다.
또한 초음파 에너지의 손실을 최소한으로 막기 위하여 콜렛(95)은 도 9f에서 도시된 바와 같이 다이아몬드 코팅(DLC coating)을 할 수도 있다. 여기서, 다이아몬드 코팅(DLC coating)이라 함은 스퍼터링(99)이나 CVD를 이용하여 카본원자(98)를 콜렛(95)의 표면에 성장시켜 다이아몬드층(97)을 형성하는 것으로서, 다이아몬드상의 카본 박막(97)을 콜렛의 바깥면에 입혀주면 트랜듀서로부터 전해져 오는 초음파에너지가 외부로 손실되는 것을 최소로 줄여 초음파 에너지가 칩까지 효율적으로 전달되도록 하는 방법이다.
[접합구조]
본 발명에 따라 전처리된 기판(21)과 칩(11)을 플립칩 본딩하는 접합구조는 기판의 패드(22)와 칩의 패드(12)에 범프를 형성하는 방식에 따라 다음 표 1과 같이 다양한 구조가 가능하다.
구분(도면) 기판의 조건 칩의 조건
제1 실시예(10a) 스터드 범프 형성됨 도금범프 형성됨
제2 실시예(10b) 베어 도금범프 형성됨
제3 실시예(10c) 스터드범프 형성됨 도금범프와 스터드범프 형성됨
제4 실시예(10d) 베어 도금범프와 스터드범프 형성됨
제5 실시예(10e) 스터드 범프 형성됨 스터드 범프 형성됨
제6 실시예(10f) 스터드 범프 형성됨 베어
제7 실시예(10g) 베어 스터드 범프 형성됨
제8 실시예(10h) 베어+접착제(ACF,ACP,NCF,NCP)도 포 스터드 범프 형성됨
제9 실시예(10i) 베어+접착제(ACF,ACP,NCF,NCP)도포 도금 범프 형성됨
제10실시예(10j) 도핑범프형성됨 도금범프형성 또는 형성하지 않음
제1 실시예
도 10a는 본 발명에 따라 스터드 범프가 형성된 기판과 도금범프가 형성된 칩을 초음파 열 압착방식에 의해 플립칩 접합하는 과정을 도시한 도면이다.
도 10a를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)에는 금(Au) 또는 알루미늄(Al), 금(Au) 코팅된 니켈(Ni)로 이루어진 도금범프(32C)가 형성되어 있고, 기판(21)의 리드패드(22)에는 금(Au) 또는 구리(Cu)로 된 스터드 범프(53S)가 형성되어 있다. 그리고 플립칩 본딩 공정(S5)에서 칩(11)과 기판(21)은 밀착된 후 기판(21)에는 열(Thermo)을 가하고 칩(11)에는 콜렛(95)에 의해 70KHz이상의 초음파(Ultrasonic)를 인가함과 아울러 기판(21) 측으로 압력(Force)을 가해 칩의 도금범프(32C)와 기판의 스터드범프(53S)가 열(heat), 초음파(Ultrasonic), 및 압력(Pressure)에 의해 발생된 에너지로 접합된다. 여기서 사용되어지는 콜렛(95)에는 지르코늄, 티타늄, 세라믹과 스테인레스 합금, 티타늄 텅스텐 합금, 티타늄 카바이드 등이 각각의 칩 크기보다 약간 작게 제작되어 사용되어진다.
제2 실시예
도 10b는 본 발명에 따라 기본 기판(bare substrate)과 도금범프가 형성된 칩을 초음파 열 압착방식에 의해 플립칩 접합하는 과정을 도시한 도면이다.
도 10b를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)에는 금(Au) 또는 알루미늄(Al), 혹은 금(Au) 코팅된 니켈(Ni)로 이루어진 도금범프(32C)가 형성되어 있고, 기판(21)은 리드패드(22)에 아무런 범프도 형성되지 않은 베어상태이다. 그리고 플립칩 본딩 공정(S5)에서 칩(11)과 기판(21)은 밀착된 후 기판(21)에는 열(Thermo)을 가하고 칩(11)에는 콜렛(95)에 의해 초음파(Ultrasonic)를 인가함과 아울러 기판(21) 측으로 압력(Force)을 가해 칩의 도금범프(32C)와 기판의 리드패드(22)가 열(heat), 초음파(Ultrasonic), 및 압력(Pressure)에 의해 발생된 에너지로 접합된다.
제3 실시예
도 10c는 본 발명에 따라 스터드 범프가 형성된 기판과, 도금 범프가 형성된 칩의 패드 위에 다시 스터드 범프를 형성하여 초음파 열 압착방식에 의해 플립칩 접합하는 과정을 도시한 도면이다.
도 10c를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)에는 금(Au) 또는 알루미늄(Al), 은(Ag), 구리 (Cu), 금(Au) 코팅된 니켈(Ni)로 이루어진 도금 범프(32C)가 형성되어 있고, 도금범프(32C) 위에 다시 스터드 범프(53C)가 형성되어 있다. 그리고 기판(21)의 리드패드(22) 위에는 스터드 범프(53S)가 형성되어 있다. 이후 플립칩 본딩 공정(S5)에서 칩(11)과 기판(21)은 밀착된 후 기판(21)에는 열을 가하고 칩(11)에는 콜렛(95)에 의해 초음파를 인가함과 아울러 기판(21) 측으로 압력을 가해 칩(11)의 스터드범프(53C)와 기판(21)의 스터드범프(53S)가 열(heat), 70KHz 이상의 초음파(Ultrasonic), 및 압력(Pressure)에 의해 발생된 에너지로 접합된다.
제4 실시예
도 10d는 본 발명에 따라 기본기판과 도금범프가 형성된 칩의 패드 위에 스터드 범프를 다시 형성한 후 초음파 열 압착방식에 의해 플립칩 접합하는 과정을 도시한 도면이다.
도 10d를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)에는 금(Au) 또는 알루미늄(Al), 금(Au) 코팅된 니켈(Ni)로 이루어진 도금범프(32C)가 형성되어 있고, 도금범프(32C) 위에 다시 스터드 범프(53C)가 형성되어 있다. 그리고 기판(21)의 리드패드(22)에는 아무런 범프도 형성되지 않은 베어상태이다. 이후 플립칩 본딩 공정(S5)에서 칩(11)과 기판(21)은 밀착된 후 기판(21)에는 열을 가하고 칩(11)에는 콜렛(95)에 의해 초음파를 인가함과 아울러 기판(21) 측으로 압력을 가해 칩의 스터드범프(53C)와 기판의 리드패드(22)가 열(heat), 초음파(Ultrasonic), 및 압력(Pressure)에 의해 발생된 에너지로 접합된다.
제5 실시예
도 10e는 본 발명에 따라 기판과 칩에 각각 스터드 범프(53C, 53S)를 형성하여 초음파 열 압착방식에 의해 플립칩 접합하는 과정을 도시한 도면이다.
도 10e를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)에는 금(Au) 또는 구리(Cu)로 이루어진 스터드 범프(53C)가 형성되어 있고, 기판(21)의 리드패드(22)에도 금(Au) 또는 구리(Cu)로 이루어진 스터드 범프(53S)가 형성되어 있다. 이후 플립칩 본딩 공정(S5)에서 칩(11)과 기판(21)은 밀착된 후 기판(21)에는 열을 가하고 칩(11)에는 콜렛(95)에 의해 초음파를 인가함과 아울러 기판(21) 측으로 압력을 가해 칩의 스터드 범프(53C)와 기판의 스터드 범프(53S)가 열(heat), 초음파(Ultrasonic), 및 압력(Pressure)에 의해 발생된 에너지로 접합된다.
제6 실시예
도 10f는 본 발명에 따라 스터드 범프(53S)가 형성된 기판과 칩의 기본 알루미늄 패드를 초음파 열 압착방식에 의해 플립칩 접합하는 과정을 도시한 도면이다.
도 10f를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)는 아무런 범프도 형성되지 않은 베어상태이고, 기판(21)의 리드패드(22)에는 금(Au) 또는 구리(Cu)로 이루어진 스터드 범프(53S)가 형성되어 있다. 이후 플립칩 본딩 공정(S5)에서 칩(11)과 기판(21)은 밀착된 후 기판(21)에는 열을 가하고 칩(11)에는 콜렛(95)에 의해 초음파를 인가함과 아울러 기판(21) 측으로 압력을 가해 칩의 본딩패드(12)와 기판의 스터드 범프(53S)가 열(heat), 초음파(Ultrasonic), 및 압력(Pressure)에 의해 발생된 에너지로 접합된다.
제7 실시예
도 10g는 본 발명에 따라 기본 기판과 스터드 범프(53C)가 형성된 칩을 초음파 열 압착방식에 의해 플립칩 접합하는 과정을 도시한 도면이다.
도 10g를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)에는 금(Au) 또는 구리(Cu)로 이루어진 스터드 범프(53C)가 형성되어 있고, 기판(21)의 리드패드(22)에 아무런 범프도 형성되지 않은 베어상태이다. 이후 플립칩 본딩 공정(S5)에서 칩(11)과 기판(21)은 밀착된 후 기판(21)에는 열을 가하고 칩(11)에는 콜렛(95)에 의해 초음파를 인가함과 아울러 기판(21) 측으로 압력을 가해 칩의 스터드 범프(53C)와 기판(21)의 리드패드(22)가 열(heat), 초음파(Ultrasonic), 및 압력(Pressure)에 의해 발생된 에너지로 접합된다.
제8 실시예
도 10h는 본 발명에 따라 기본 기판에 접착제(ACF, ACP, NCF, NCP)를 도포한 후 스터드 범프(53C)가 형성된 칩을 초음파 열 압착방식에 의해 플립칩 접합하는 과정을 도시한 도면이다.
도 10h를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)에는 금(Au) 또는 구리(Cu)로 이루어진 스터드 범프(53C)가 형성되어 있고, 기판(21)의 리드패드(22)에는 아무런 범프도 형성되지 않은 베어상태에서 이방도전성필름(ACF: Anisotropic Conductive Film)이나 이방도전성페이스트(ACP), 비도전성필름(NCF: Non Conductive Film)이나 비도전성페이스트(NCP) 중 어느 하나인 접착제(102)가 도포되어 있다. 이후 플립칩 본딩 공정(S5)에서 칩(11)과 기판(21)은 밀착된 후 기판(21)에는 열을 가하고 칩(11)에는 콜렛(95)에 의해 초음파를 인가함과 아울러 기판(21) 측으로 압력을 가해 칩의 스터드 범프(53C)와 기판(21)의 리드패드(22)가 열(heat), 초음파(Ultrasonic), 및 압력(Pressure)에 의해 발생된 에너지에 의해 접착제(102)를 통해 접합된다.
제9 실시예
도 10i는 본 발명에 따라 기본 기판에 접착제(ACF, ACP, NCF, NCP)를 도포한 후 도금 범프가 형성된 칩을 초음파 열 압착방식에 의해 플립칩 접합하는 과정을 도시한 도면이다.
도 10i를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)에는 금(Au) 또는 알루미늄(Al), 금(Au) 코팅된 니켈(Ni)로 이루어진 도금범프(32C)가 형성되어 있고, 기판(21)의 리드패드(22)에는 아무런 범프도 형성되지 않은 베어상태에서 이방도전성필름(ACF: Anisotropic Conductive Film)이나 이방도전성페이스트(ACP), 비도전성필름(NCF: Non Conductive Film)이나 비도전성페이스트(NCP) 중 어느 하나인 접착제(102)가 도포되어 있다. 이후 플립칩 본딩 공정(S5)에서 칩(11)과 기판(21)은 밀착된 후 기판(21)에는 열을 가하고 칩(11)에는 콜렛(95)에 의해 초음파를 인가함과 아울러 기판(21) 측으로 압력을 가해 칩의 도금범프(32C)와 기판(21)의 리드패드(22)가 열(heat), 초음파(Ultrasonic), 및 압력(Pressure)에 의해 발생된 에너지에 의해 접착제(102)를 통해 접합된다.
이와 같이 본 발명에 따라 기판(21)과 칩(11)에 형성되는 범프는 금(Au) 또는 알루미늄(Al) 도금 범프와, 금(Au)이 코팅된 니켈(Ni) 도금 범프, 금(Au) 스터드 범프, 구리(Cu) 스터드 범프 등이 있다. 또한 기판(21)은 기존의 PCB 또는 FPCB를 사용할 수도 있고, 주석(Sn)이 도금된 기판을 사용하거나 기판 위에 ACF, ACP, NCF, NCP 등을 도포하여 보다 나은 접착력을 가지는 플립칩 공정을 진행할 수도 있다.
제10 실시예
도 10j를 참조하면, 칩(11)의 알루미늄 본딩 패드(12)에 금(Au) 또는 알루미늄(Al), 금(Au) 코팅된 니켈(Ni)로 이루어진 도금범프(32C)가 형성하여 사용하거나 또는 도금 범프(32C)를 형성하지 않고 알루미늄 본딩 패드(12)만을 사용하여 도핑범프(43)가 되어진 기판(21) 위에 초음파를 이용하여 접착시켜 주는 예이다.
이와 같이, 본 발명에 따른 플립칩 접착공정(S5)에서의 접착수단은 기판(21)에는 열을 가하고 칩(11)에는 콜렛(95)에 의해 초음파를 인가함과 아울러 기판 측으로 압력을 가해 양 측을 열(heat), 초음파(Ultra sonic), 및 압력(Pressure)에 의해 발생된 에너지로 접합한다. 이와 같이 본 발명에서는 기존의 열 압착 플립칩 공법과 달리 열압착과 동시에 초음파를 가해줌으로써 종래보다 공정시간을 단축할 수 있는 이점이 있으며, 주석(Sn) 도금이 실시된 기판을 사용하거나 기판 위에 ACF, ACP, NCF, NCP 등을 도포하여 사용할 경우 보다 우수한 접착력을 가질 수 있다.
[변형 예]
도 11a 내지 11d는 스터드 범프나 웨지 범프의 상대적 크기에 따른 접합 구조의 예와 도포전 범프를 형성한 후 ACF, ACP, NCF, NCP 등을 도포하는 예이다.
도 11a는 칩(11)에 있는 범프(53C, 63C)를 기판(21)의 범프(53S, 63S)보다 크게 형성하여 접합한 경우를 도시한 것이고, 도 8b는 칩(11)의 범프(53C, 63C)와 기판(21)의 범프(53S, 63S)의 크기가 동일한 경우의 접합을 도시한 것이며, 도 8c는 기판의 범프(53S, 63S)를 칩의 범프(53C, 63C)보다 크게 형성하여 접합한 경우를 도시한 것이다. 이와 같이 칩의 범프(53C, 63C)와 기판의 범프(53S, 63S)는 크기와 종류를 같게 하거나 달리하여 접합할 수 있다.
도 11d는 기판(21)에 범프(54S,63S)를 형성한 후 ACF, ACP, NCF, NCP등과 같은 이방도전성 접착제(102)나 비도전성 접착제(102)를 도포 한 후 바로 접합을 해 수지를 충진하는 공정을 줄일 수 있는 경우를 도시한 것이다. ACF, ACP, NCF, NCP 등과 같은 이방도전성 접착제(102)나 비도전성 접착제(102)를 도포하는 방법에는 기판(21)위에 형성한 범프 주변만을 할 수도 있고 전 기판(21)주위를 도포할 수도 있다.
[칩 스텍]
도 12a는 본 발명에 따라 스터드 범프(53)나 웨지 범프(63)를 상단위치의 칩(11)에 있는 패드(12) 위에나 또는 아래쪽 위치의 칩(11)의 패드(12) 위에 형성을 시켜 주는데, 이때 아래쪽의 칩에는 패드(12)가 두 줄 이상으로 형성되어져 있어야 한다. 두개의 칩(11)에 있는 패드면을 마주 보게 하듯이 하고, 아래쪽 칩(11)에서는 열을 가하고 상단 칩(11)에는 콜렛(95)에 의해 초음파와 힘을 인가함으로써 상단의 칩(11)과 아래쪽의 칩(11)을 서로 접합해주어서 칩을 쌓는 역할을 해주어서 하나의 칩보다는 보다 나은 성능을 발휘 할수 있도록 해주는 스텍(stack) 칩의 상태도이다.
도 12b는 본 발명에 따라 상단 칩(11)에 스터드 범프(53)이나 웨지 범프(63)를 형성시켜주고 아래쪽 칩에 또한 스터드범프(53)이나 웨지 범프(63)를 형성시켜 주어 이를 서로 마주 보도록 하여 툴을 이용하여 초음파와 힘을 인가함으로써 스텍을 만드는 상태도이다.
도 12c는 본 발명에 따라 상단 칩(11)에는 도금 범프(32)를 형성해주고 아래쪽 칩(11)에는 스터드 범프(53)이나 웨지 범프(63)를 형성해주어서 이를 서로 접합하여 스텍을 만드는 상태도이다.
도 12d는 본 발명에 따라 상단 칩(11)에 도금 범프(32)를 형성해주고 이를 바로 아래쪽 칩(11)에 붙여 스텍(stack) 칩을 형성해주는 상태도이다. 이러한 칩 대 칩의 범프 또한 전도성이 좋은 금(Au), 은(Ag), 알루미늄(Al) 그리고 구리 (Cu)를 와이어로 형성하여 사용한다.
[후처리 공정]
플립칩 본딩 공정(S5) 후에 후처리 공정에서는 필요에 따라 접합공간에 수지를 충진하여 칩을 보호한다(S6). 도 13은 보호벽(132)을 이용함과 아울러 기판(21)과 칩(11) 양측에 범프(53C,53S,63)를 각각 형성하여 접합한 것을 몰딩(134)한 예이다. 즉, 기판 전처리공정에서 칩이 실장된 주변에 보호벽(132)을 형성한 후 플립칩 접합을 하면, 언더필(underfill) 및 사이드 실링(side sealing)하는 후처리 공정에서 에폭시 수지(epoxy resin) 성분이 범프(bump)와 기판(substrate) 사이로 침투하지 못하도록 할 수 있다. 이때 보호벽(132)의 재질로는 NCP, NCF, ACF, ACP, 에폭시, 몰딩 콤파운드 등이 이용될 수 있고, 플립칩 접합 후에 연질의 보호벽(132)을 경화시키기 위한 커링공정을 추가하는 것이 바람직하다.
[기판의 적층구조]
한편, 본 발명에 따른 접합에 사용되는 기판의 적층구조는 기본물질 위에 동박패턴이 형성된 기판과, 상기 기판 위에 경도가 높은 금속을 도금하여 형성된 경금속층과, 상기 경금속층 위에 전도성이 높은 금속을 도금하여 형성된 도전 금속층으로 이루어져 상기 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있다.
도 14는 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 일 실시예이다.
도 14를 참조하면, 본 발명에 적용되는 기판(21)은 기판의 기본물질에 동박패턴이 형성된 것이다. 이때 기판의 기본물질로는 FPCB, FR4, FR5, 세라믹, 글래스 등이 사용된다.
이와 같은 기판(21) 위에 본 발명에 따라 기판에 근접한 위치로부터 제1 금속층(141)과 제2 금속층(142)을 도금방식으로 형성한다. 제1 금속층(141)은 기판의 기본물질의 종류에 의한 영향을 차단하기 위한 버퍼층으로서, Pd합금, Pd-Ni, Ni-Pd등의 합금으로 3㎛ 이상 두께로 도금하여 형성된다. 제2 금속층(142)은 본딩에서 스터드 범프 등과 직접 접속이 이루어지는 부분으로서, 전도성이 양호한 순수한 골드(Au)나 실버(Ag), 골드/실버(Au/Ag), 알루미늄(Al) 혹은 골드(Au)합금, 실버(Ag)합금, 알루미늄(Al)합금 등을 0.1㎛ 이상의 두께로 도금하여 형성된다.
이와 같이 기판의 종류에 따른 영향을 차단하기 위한 경금속(하드 메탈)의 버퍼층(141)을 부가함으로써 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있다.
도 15는 본 발명에 따른 각각의 범프용 기판의 금속 적층구조의 다른 실시예로서 3층 적층구조의 예이다.
도 15를 참조하면, 본 발명에 적용되는 기판(21)은 기판의 기본물질에 동박패턴이 형성된 것이다. 이때 기판의 기본물질로는 FPCB, FR4, FR5, 세라믹, 글래스 등이 사용된다.
이와 같은 기판(21) 위에 본 발명에 따라 제1 내지 제3 금속층(141~143)을 도금방식으로 형성한다.
제1 금속층(151)은 니켈(Ni)이나 니켈(Ni)합금을 3㎛ 이상의 두께로 도금하여 형성된 것이고, 제2 금속층(152)은 기판의 기본물질의 종류에 의한 영향을 차단하기 위한 버퍼층으로서, 골드(Au)합금을 0.1㎛ 이상의 두께로 도금하여 형성된다.
제3 금속층(153)은 본딩에서 각각의 범프 등과 직접 접속이 이루어지는 부분으로서, 전도성이 양호한 순수한 골드(Au)나 실버(Ag), 알루미늄(Al) 혹은 골드(Au)합금, 실버(Ag)합금, 알루미늄(Al)합금 등을 사용한다.
이와 같이 기판의 종류에 따른 영향을 차단하기 위한 경금속(하드 메탈)의 버퍼층을 부가함으로써 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 플립칩 본딩을 함에 있어서 열 압착에 초음파를 부가하여 공정을 신속하게 처리할 수 있고, 특히 칩에 스터드 범프나 도금범프를 형성함과 동시에 기판측에도 범프를 형성하여 각각의 범프를 직접 접합함으로써 칩의 접합특성을 크게 향상시킬 수 있는 효과가 있다. 즉, 본 발명은 콜렛(collet)을 사용하여 도금 범프(plated bump)와 스터드 범프(stud bump) 와 웨지 범프(Wedge bump) 또는 도핑 범프(Dopping bump)를 직접 연결하여 접합 후에 새로운 합금(intermetalic)영역을 형성하여 특성을 향상시킬 수 있다. 그리고 금(Au)보다 낮은 융점의 주석(Sn), 또는 알루미늄(Al), 또는 구리(Cu) 도금이 실시된 기판을 사용함으로써 전기적 신뢰성 확보가 용이하고, 접착력이 우수하여 이미지 센서 등 패드가 약한 웨이퍼에 사용하여 칩 패드를 손상시키지 않고 플립칩 본딩을 할 수 있다.
또한 플립칩 본딩 장비에서 칩쪽에서만 초음파 에너지를 줄수도 있고, 칩쪽에서와 기판쪽에서와 동시에 초음파에너지를 줄 수 있도록 하여 플립칩 본딩을 할 수 있다.
또한 본 발명에 따르면 기판위에 기판의 기본물질의 종류에 의한 영향을 차단하기 위해 경도가 높은 금속으로 버퍼층을 도금에 의해 형성함으로써 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a 내지 1c는 일반적인 플립칩 본딩을 설명하기 위해 도시한 도면,
도 1d는 플립칩 본딩에 사용되는 종래 기판의 적층 구조를 도시한 도면,
도 2는 본 발명에 따라 접합성을 향상시키기 위한 플립칩 패키징 방법을 도시한 순서도,
도 3a은 본 발명에 따라 도금 범프를 형성하는 과정을 도시한 도면,
도 3b~3d는 본 발명에 따라 도금 범프의 접착성을 향상시키기 위하여 어닐링효과를 주는 방법을 도시한 도면,
도 4는 본 발명에 따라 도핑 범프를 기판 위에 형성하는 과정을 도시한 도면,
도 5a는 본 발명에 따라 스터드 범프를 형성하는 과정을 도시한 도면,
도 5b~5g는 본 발명에 따라 형성된 스터드 범프 형상의 예,
도 6a는 본 발명에 따라 웨지 범프를 형성하는 과정을 도시한 도면,
도 6b~6d는 본 발명에 따라 형성된 웨지 범프 형상의 예,
도 7은 도 2에 도시된 테이프 접착 공정의 예,
도 8은 도 2에 도시된 웨이퍼 절단 공정의 예,
도 9a는 본 발명에 따른 개발되어진 플립칩 본딩 장비의 예,
도 9b~9e는 본 발명에 따라 개발된 콜렛 모양 디자인의 예,
도 9f는 본 발명에 따른 콜렛의 초음파에너지 손실을 최소한으로 줄일 수 있는 코팅 방법의 예,
도 10a 내지 10j는 본 발명에 따라 기판과 칩을 접합하는 구조를 도시한 예,
도 11a 내지 11d는 스터드 범프나 웨지 범프의 상대적 크기에 따른 접합 구조의 예와 도포전 범프를 형성한 후 ACF, ACP, NCF, NCP 등을 도포하는 예,
도 12a 내지 도 12d는 플립칩 본딩 공정을 이용한 칩스텍(stack)의 방법을 도시한 예,
도 13은 도 2에 도시된 접합 후처리 공정의 예,
도 14는 본 발명에 따른 플립칩 접합을 위한 기판의 금속 적층구조의 제1 실시예,
도 15는 본 발명에 따른 플립칩 접합을 위한 기판의 금속 적층구조의 제2 실시예.
*도면의 주요부분에 대한 부호의 설명
10: 웨이퍼 11: 칩(다이)
12: 본딩 패드 21: 기판
22: 리드패드 27: 에폭시 수지(Epoxy resin)
32: 도금범프(32C: 칩위의 도금범프, 32S:기판위의 도금범프)
35: 열 36: 골드(Au)입자
37: 레이져 38: 코닝 캐피러리
43: 도핑범프 46: 입자
51: 전도성 금속 와이어 52: 캐피러리
53: 스터드범프(53C: 칩위의 스터드 범프, 53S: 기판위의 스터드 범프)
63: 웨지범프 72: 접착 테이프
95: 콜렛(Collet) 96: 진공홀
100: 블록 102: 접착제(ACF, ACP, NCF, NCP)
141,152: 하드 메탈층 142,153: 소프트 메탈층

Claims (22)

  1. 리드패드를 갖는 기판에 본딩패드를 갖는 칩을 접착하는 반도체 패키징 방법에 있어서,
    웨이퍼 상태의 칩을 전처리한 후 다이싱하여 전처리된 개별칩을 얻는 단계;
    기판을 전처리하는 단계;
    상기 전처리된 칩의 패드측과 상기 전처리된 기판의 패드측을 정렬시킨 후, 콜렛을 이용하여 초음파와 열을 가하면서 압착하여 칩과 기판을 접합시키는 단계; 및
    접합 후, 수지를 충진하거나 몰딩하는 후처리단계로 이루어진 것을 특징으로 하는 접합성능을 향상시키기 위한 플립칩 접합 방법.
  2. 제1항에 있어서, 상기 기판의 리드 패드는
    금(Au) 또는 주석(Sn) 도금 또는 전도성이 높은 금속으로 형성된 도금이 실시된 것을 사용하는 것을 특징으로 하는 플립칩 접합 방법.
  3. 제1항에 있어서, 상기 기판을 전처리하는 단계는
    베어 상태로 패스하거나 도금범프를 형성하거나 스터드범프를 형성하거나 도핑 범프를 형성하거나 접착제를 도포하는 과정중 어느 하나인 것을 특징으로 하는 접합성능을 향상시키기 위한 플립칩 접합 방법.
  4. 제3항에 있어서, 상기 접착제는 이방도전성 필름(ACF), 이방도전성 페이스트(ACP), 비도전성 필름(NCF), 비도전성 페이스트(NCP) 중 어느 하나인 것을 특징으로 하는 접합 성능이 향상된 플립칩 접합 방법.
  5. 제1항에 있어서, 상기 웨이퍼를 전처리하는 단계는
    베어 상태로 패스하거나 도금범프를 형성하거나 스터드범프나 웨지 범프를 형성하거나 도금범프 형성 후 스터드범프를 다시 형성하는 과정중 어느 하나인 것을 특징으로 하는 접합성능을 향상시키기 위한 플립칩 접합 방법.
  6. 제3항 또는 제5항에 있어서, 상기 도금범프는
    금(Au) 또는 알루미늄(Al) 또는 금(Au) 코팅된 니켈(Ni)로 중 어느 하나로 되어 있고, 상기 스터드 범프는 금(Au), 은(Ag), 알루미늄(Al) 또는 구리(Cu)와 같이 전도성이 높은 금속으로 된 것을 특징으로 하는 플립칩 접합 방법.
  7. 제3항 또는 제5항에 있어서, 상기 도금범프는
    상기 도금 범프의 접착력을 상승시켜주기 위하여 골드(Au)입자의 크기를 성장시켜주기 위한 어닐링 효과를 주는 것을 특징으로 하는 플립칩 접합 방법.
  8. 제3항 또는 제5항에 있어서, 상기 기판의 범프 사이즈와 칩의 범프 사이즈는 동일하거나 어느 한 측이 더 큰 것을 특징으로 하는 플립칩 접합 방법.
  9. 제3항 또는 제5항에 있어서, 상기 웨이퍼 또는 기판에 형성되는 스터드 범프의 형상은 돌기가 긴 것과, 돌기가 짧은 것, 돌기가 없는 요철(凸)형상의 것과 웨지 본딩을 이용한 웨지 범프를 사용하는 것을 특징으로 하는 플립칩 접합 방법.
  10. 제1항에 있어서, 상기 칩을 잡아주고 초음파 에너지를 전달해주는 콜렛의 재질은
    지르코늄(Zr)금속, 티타늄(Ti) 금속, 세라믹, 스테인레스 합금 그리고 티타늄계 합금(티타늄 텅스텐(TiW)과 티타늄 카바이드(TiC)) 중 어느 하나인 것을 특징으로 하는 플립칩 접합 방법.
  11. 제10항에 있어서, 상기 콜렛은
    초음파 에너지 손실을 최소화하기 위하여 다이아몬드상의 카본 박막을 이용하여 표면에 다이아몬드 코팅(DLC coating)된 것을 특징으로 하는 플립칩 접합 방법.
  12. 제10항에 있어서, 상기 콜렛은
    초음파 에너지 전달을 최대화하기 위하여 콜렛의 바닥면에 폴리싱 처리를 한 폴리쉬 타입이나 샌딩(sanding) 또는 방전처리로 표면을 거칠게 처리해주는 매트타입인 것을 특징으로 하는 플립칩 접합 방법.
  13. 제1항에 있어서, 상기 초음파를 이용한 플립칩을 진행시에
    초음파 에너지를 70KHz에서 100KHz 주파수의 안정화된 영역에서 가하거나
    플립칩 본딩시에 초음파 에너지 상실을 최소화하기 위한 100KHz에서 250KHz사이에서 가하는 것을 특징으로 하는 플립칩 접합 방법.
  14. 제1항에 있어서, 상기 초음파인가는
    초음파를 이용한 플립칩을 진행하는 플립칩 본더에서 상위 콜렛쪽에서 X축으로 초음파를 주고 기판쪽의 블록에서 Y축으로 초음파를 주거나 또는 콜렛쪽에서 Y축으로 초음파를 주고 블록쪽에서 X축으로 초음파를 주거나 또는 콜렛과 블록쪽에서 같은 축 방향으로 서로 교차하면서 초음파 에너지를 주는 것을 특징으로 하는 플립칩 접합 방법.
  15. 제14항에 있어서, 상기 초음파인가는
    초음파를 이용한 플립칩 본딩을 진행하는 플립칩 본더의 콜렛과 블록은
    콜렛쪽에서는 70~100KHz영역의 초음파를 가하고 블록쪽에서는 100~250KHz의 초음파를 가하거나 또는 콜렛쪽에서 100~250KHz의 초음파를 가하고 블록쪽에서는 70~100KHz의 초음파를 가하거나 또는 콜렛과 블록쪽에서 같은 두 영역의 초음파를 가하는 것을 특징으로 하는 플립칩 접합 방법.
  16. 단위면적 내에서 고성능을 얻기 위해 하단 칩위에 상단 칩을 접착하는 스텍 플립 칩(stack flipchip) 방법에 있어서,
    웨이퍼 상태의 칩에 도금범프나 스터드 범프 혹은 웨지 범프중 하나를 형성한 후 다이싱하여 도금범프나 스터드 범프, 혹은 웨지 범프가 형성된 상단 개별칩을 준비하는 단계;
    베어상태의 하단 칩을 준비하는 단계;
    상기 상단 칩의 도금범프나 스터드 범프, 혹은 웨지 범프를 상기 하단 칩의 패드에 일치하도록 정렬하여 초음파와 열을 가하면서 압착하여 상단 칩과 아래쪽 칩을 접합시키는 단계를 포함하는 것을 특징으로 하는 스텍 플립 칩(stack flipchip) 접합방법.
  17. 단위면적 내에서 고성능을 얻기 위해 하단 칩위에 상단 칩을 접착하는 스텍 플립 칩(stack flipchip) 방법에 있어서,
    웨이퍼 상태의 칩에 도금 범프나 스터드 범프 혹은 웨지 범프 중 하나를 형성하고 다이싱하여 도금범프나 스터드 범프, 혹은 웨지 범프가 형성된 상단 개별칩을 얻는 단계;
    수지계열의 접착제로 기판과 칩을 접합시킨 후 그 칩의 패드에 스터드 범프나 웨지 범프를 형성시켜 하단 칩을 얻는 단계;
    상기 상단 칩의 도금범프나 스터드 범프, 혹은 웨지 범프를 상기 하단 칩의 스터드 범프나 웨지 범프에 일치하도록 정렬한 후 초음파와 열을 가하면서 압착하여 상단 칩과 상기 하단 칩을 접합시키는 단계를 포함하는 것을 특징으로 하는 스텍 플립 칩(stack flipchip) 접합방법.
  18. 기본물질 위에 동박패턴이 형성된 기판;
    상기 기판 위에 경도가 높은 금속을 도금하여 형성된 경금속층;
    상기 경금속층 위에 전도성이 높은 금속을 도금하여 형성된 도전 금속층으로 이루어져 상기 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있는 것을 특징으로 하는 플립칩 본딩을 위한 기판의 금속 적층구조.
  19. 제18항에 있어서, 상기 금속 적층구조는
    상기 기판과 상기 경금속층 사이에 니켈 혹은 니켈합금에 의한 금속층을 더 구비한 것을 특징으로 하는 플립칩 본딩을 위한 기판의 금속 적층구조.
  20. 제18항 또는 제19항에 있어서, 상기 도전금속층은
    골드(Au)이나 실버(Ag), 골드/실버(Au/Ag), 알루미늄(Al) 혹은 골드(Au)합금, 실버(Ag)합금, 알루미늄(Al)합금 등을 0.1㎛ 이상의 두께로 도금하여 형성된 것을 특징으로 하는 플립칩 본딩을 위한 기판의 금속 적층구조.
  21. 제18항 또는 제19항에 있어서, 상기 경금속층은
    니켈 혹은 니켈합금을 1㎛ 이상의 두께로 도금 형성되거나 Pd합금, Pd-Ni, Ni-Pd등의 합금으로 0.1㎛ 이상 두께로 도금 형성되거나 골드(Au)합금을 0.1㎛ 이상의 두께로 도금 형성되거나 골드(Au)이나 실버(Ag)합금 0.1㎛ 이상의 두께로 도금하여 형성된 것을 특징으로 하는 플립칩 본딩을 위한 기판의 금속 적층구조.
  22. 제18항 또는 제19항에 있어서, 상기 기판의 기본물질은
    FPCB, FR4, FR5, 세라믹, 글래스 등 중 어느 하나인 것을 특징으로 하는 플립칩 본딩을 위한 기판의 금속 적층구조.
KR1020040038214A 2003-11-25 2004-05-28 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법 KR100604334B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030083891 2003-11-25
KR1020030083891 2003-11-25

Publications (2)

Publication Number Publication Date
KR20050050155A true KR20050050155A (ko) 2005-05-30
KR100604334B1 KR100604334B1 (ko) 2006-08-08

Family

ID=34588038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038214A KR100604334B1 (ko) 2003-11-25 2004-05-28 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법

Country Status (7)

Country Link
US (1) US7115446B2 (ko)
JP (1) JP2005159356A (ko)
KR (1) KR100604334B1 (ko)
CN (1) CN1622304A (ko)
SG (1) SG128468A1 (ko)
TW (1) TWI255019B (ko)
WO (1) WO2005053013A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762909B1 (ko) * 2006-08-31 2007-10-08 주식회사 하이닉스반도체 플립 칩 패키지의 제조 방법
KR100896127B1 (ko) * 2007-07-20 2009-05-07 성균관대학교산학협력단 솔더가 코팅된 전해 도금 범프 및 이를 사용하는 플립칩접합 방법
US9840785B2 (en) 2014-04-28 2017-12-12 Samsung Electronics Co., Ltd. Tin plating solution, tin plating equipment, and method for fabricating semiconductor device using the tin plating solution
KR101880102B1 (ko) * 2017-05-30 2018-07-20 제엠제코(주) 적층식 반도체 패키지
CN111009481A (zh) * 2019-12-19 2020-04-14 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 芯片基板大压力倒装键合柔性加压方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142909B2 (en) * 2002-04-11 2006-11-28 Second Sight Medical Products, Inc. Biocompatible bonding method and electronics package suitable for implantation
US20060211233A1 (en) * 2005-03-21 2006-09-21 Skyworks Solutions, Inc. Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
US7576426B2 (en) * 2005-04-01 2009-08-18 Skyworks Solutions, Inc. Wafer level package including a device wafer integrated with a passive component
US7348212B2 (en) * 2005-09-13 2008-03-25 Philips Lumileds Lighting Company Llc Interconnects for semiconductor light emitting devices
US8225499B2 (en) * 2005-06-16 2012-07-24 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
JP4768343B2 (ja) * 2005-07-27 2011-09-07 株式会社デンソー 半導体素子の実装方法
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
US7408243B2 (en) * 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
US20070141749A1 (en) * 2005-12-20 2007-06-21 Yi-Fong Lin Die attachment method for LED chip and structure thereof
JP4552916B2 (ja) * 2005-12-21 2010-09-29 株式会社大真空 圧電振動デバイス
JP4863746B2 (ja) 2006-03-27 2012-01-25 富士通株式会社 半導体装置およびその製造方法
US20070222087A1 (en) * 2006-03-27 2007-09-27 Sangdo Lee Semiconductor device with solderable loop contacts
US8258625B2 (en) * 2007-04-06 2012-09-04 Hitachi, Ltd. Semiconductor device
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
TWI362525B (en) * 2007-07-31 2012-04-21 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
US8283756B2 (en) * 2007-08-20 2012-10-09 Infineon Technologies Ag Electronic component with buffer layer
CN101878527B (zh) * 2007-11-30 2012-09-26 斯盖沃克斯瑟路申斯公司 使用倒装芯片安装的晶片级封装
US7642135B2 (en) * 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
US7749887B2 (en) 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US8900931B2 (en) * 2007-12-26 2014-12-02 Skyworks Solutions, Inc. In-situ cavity integrated circuit package
US8018075B2 (en) * 2008-07-11 2011-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package, method for enhancing the bond of a bonding wire, and method for manufacturing a semiconductor package
DE102008040614A1 (de) 2008-07-22 2010-01-28 Robert Bosch Gmbh Kontaktierungsverfahren für substratbasierte Schaltungen und zugehörige Schaltungsanordnung
KR100958513B1 (ko) 2008-07-31 2010-05-17 알티전자 주식회사 전극 패드 및 그 전극 패드를 포함하는 발광 다이오드패키지
WO2010033107A1 (en) * 2008-09-16 2010-03-25 Agere Systems, Inc. Pb-free solder bumps with improved mechanical properties
KR20100053016A (ko) * 2008-11-12 2010-05-20 한국과학기술원 접착제의 발열 온도 조절을 통한 전자부품간 접속 방법 및 접착제의 발열 온도 조절을 통한 전자부품간 접속 장치
TWI404198B (zh) * 2009-04-22 2013-08-01 Ind Tech Res Inst 感測器之封裝結構與封裝方法
US8476757B2 (en) * 2009-10-02 2013-07-02 Northrop Grumman Systems Corporation Flip chip interconnect method and design for GaAs MMIC applications
JP2011151322A (ja) * 2010-01-25 2011-08-04 Japan Aviation Electronics Industry Ltd フリップチップ実装構造及びフリップチップ実装方法
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TW201243930A (en) * 2011-04-21 2012-11-01 Lingsen Precision Ind Ltd Wafer dicing method
US20130087915A1 (en) * 2011-10-10 2013-04-11 Conexant Systems, Inc. Copper Stud Bump Wafer Level Package
US8618795B1 (en) * 2012-06-29 2013-12-31 General Electric Company Sensor assembly for use in medical position and orientation tracking
US8890274B2 (en) 2012-07-11 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for CIS flip-chip bonding and methods for forming the same
US9209147B1 (en) 2014-07-17 2015-12-08 Freescale Semiconductor, Inc. Method of forming pillar bump
KR102380834B1 (ko) 2015-01-06 2022-03-31 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
CN104576973B (zh) * 2015-01-30 2017-04-05 京东方科技集团股份有限公司 封装盖板的密封胶表面的平坦化方法及系统、封装方法
KR20160095520A (ko) 2015-02-03 2016-08-11 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
US9683278B2 (en) 2015-06-08 2017-06-20 Infineon Technologies Ag Diffusion solder bonding using solder preforms
JP2016001752A (ja) * 2015-08-25 2016-01-07 日本航空電子工業株式会社 フリップチップ実装構造、フリップチップ実装方法及びフリップチップ実装構造の使用方法
US10147702B2 (en) * 2016-10-24 2018-12-04 Palo Alto Research Center Incorporated Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste
US11495524B2 (en) * 2018-06-12 2022-11-08 Texas Instruments Incorporated QFN device having a mechanism that enables an inspectable solder joint when attached to a PWB and method of making same
US11862587B2 (en) * 2019-07-25 2024-01-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
JP7257296B2 (ja) * 2019-09-06 2023-04-13 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法
US12040260B2 (en) 2020-12-31 2024-07-16 Texas Instruments Incorporated Electronic package with surface contact wire extensions

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07115109A (ja) * 1993-10-15 1995-05-02 Nec Corp フリップチップボンディング方法及び装置
US5503286A (en) * 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
JP3243956B2 (ja) * 1995-02-03 2002-01-07 松下電器産業株式会社 半導体装置およびその製造方法
JPH1012669A (ja) * 1996-06-21 1998-01-16 Toshiba Corp フリップチップの接続方法
JPH10209218A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 異方性導電膜を有する半導体チップの製造方法、およびこの半導体チップの実装方法
JP3923248B2 (ja) * 1996-12-27 2007-05-30 松下電器産業株式会社 回路基板への電子部品の実装方法及び回路基板
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
JPH11284028A (ja) * 1998-03-27 1999-10-15 Toshiba Corp ボンディング方法及びその装置
KR20000002962A (ko) * 1998-06-24 2000-01-15 윤종용 웨이퍼레벨의 칩스케일 패키지 및 그 제조방법
JP3661444B2 (ja) * 1998-10-28 2005-06-15 株式会社ルネサステクノロジ 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法
JP3504543B2 (ja) * 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
JP3503133B2 (ja) * 1999-12-10 2004-03-02 日本電気株式会社 電子デバイス集合体と電子デバイスの接続方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
JP2003197672A (ja) * 2001-12-25 2003-07-11 Nec Electronics Corp 半導体装置の製造方法
KR100544274B1 (ko) * 2003-06-25 2006-01-24 (주)케이나인 스터드 범프용 기판의 금속 적층구조

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762909B1 (ko) * 2006-08-31 2007-10-08 주식회사 하이닉스반도체 플립 칩 패키지의 제조 방법
KR100896127B1 (ko) * 2007-07-20 2009-05-07 성균관대학교산학협력단 솔더가 코팅된 전해 도금 범프 및 이를 사용하는 플립칩접합 방법
US9840785B2 (en) 2014-04-28 2017-12-12 Samsung Electronics Co., Ltd. Tin plating solution, tin plating equipment, and method for fabricating semiconductor device using the tin plating solution
KR101880102B1 (ko) * 2017-05-30 2018-07-20 제엠제코(주) 적층식 반도체 패키지
CN111009481A (zh) * 2019-12-19 2020-04-14 西北电子装备技术研究所(中国电子科技集团公司第二研究所) 芯片基板大压力倒装键合柔性加压方法

Also Published As

Publication number Publication date
SG128468A1 (en) 2007-01-30
CN1622304A (zh) 2005-06-01
US20050110163A1 (en) 2005-05-26
US7115446B2 (en) 2006-10-03
JP2005159356A (ja) 2005-06-16
TW200520175A (en) 2005-06-16
KR100604334B1 (ko) 2006-08-08
TWI255019B (en) 2006-05-11
WO2005053013A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
KR20050050155A (ko) 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합방법과 이를 위한 기판의 금속 적층구조
US7642135B2 (en) Thermal mechanical flip chip die bonding
US20030127747A1 (en) Semiconductor device and manufacturing method thereof
US20060138532A1 (en) Semiconductor device and manufacturing method of the same
US8569109B2 (en) Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
KR20020036669A (ko) 반도체 장치의 플립 칩 실장 구조 및 실장 방법
CN101527271A (zh) 一种使用锥面焊盘进行热超声倒装焊的芯片封装方法
CN101295692B (zh) 半导体装置
JP2009283484A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
US6664138B2 (en) Method for fabricating a circuit device
WO2004062842A1 (en) Ultrasonic bonding of electrical devices
US9685478B2 (en) Flip-chip bonding method and solid-state image pickup device manufacturing method characterized in including flip-chip bonding method
JP4958363B2 (ja) パッケージング構造及び方法
KR100361640B1 (ko) 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
JP2003258017A (ja) バンプ電極形成方法
JP2010263200A (ja) 半導体装置の製造方法およびこの方法に用いる圧力容器
JP5282380B2 (ja) 半導体装置およびその製造方法
JP2002016168A (ja) 実装用基板およびそれを用いた半導体モジュール
WO2023138902A3 (en) Method of joining electrical and mechanical components using laminated modular preforms
KR101144082B1 (ko) 반도체 칩 적층 패키지 및 그 제조 방법
US7759791B2 (en) High density IC module
JPH11274239A (ja) 電子部品の製造方法
CN109037185A (zh) 一种引线框架及其超薄型小外形倒装封装件
JP2004153055A (ja) フリップチップ実装方法
JP2003282628A (ja) ベアチップ搭載部品及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee