KR100544274B1 - 스터드 범프용 기판의 금속 적층구조 - Google Patents
스터드 범프용 기판의 금속 적층구조 Download PDFInfo
- Publication number
- KR100544274B1 KR100544274B1 KR1020030041708A KR20030041708A KR100544274B1 KR 100544274 B1 KR100544274 B1 KR 100544274B1 KR 1020030041708 A KR1020030041708 A KR 1020030041708A KR 20030041708 A KR20030041708 A KR 20030041708A KR 100544274 B1 KR100544274 B1 KR 100544274B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- metal
- alloy
- bonding
- metal layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 85
- 239000002184 metal Substances 0.000 title claims abstract description 85
- 239000000758 substrate Substances 0.000 title claims abstract description 76
- 239000000463 material Substances 0.000 claims abstract description 39
- 238000007747 plating Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 10
- 101001045744 Sus scrofa Hepatocyte nuclear factor 1-beta Proteins 0.000 claims abstract description 9
- 239000011889 copper foil Substances 0.000 claims abstract description 9
- 239000010931 gold Substances 0.000 claims description 58
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 43
- 229910045601 alloy Inorganic materials 0.000 claims description 31
- 239000000956 alloy Substances 0.000 claims description 31
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 29
- 229910052737 gold Inorganic materials 0.000 claims description 29
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 21
- 229910052709 silver Inorganic materials 0.000 claims description 21
- 239000004332 silver Substances 0.000 claims description 21
- 229910052759 nickel Inorganic materials 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 239000000919 ceramic Substances 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 9
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 5
- 229910001252 Pd alloy Inorganic materials 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 abstract description 5
- 238000003475 lamination Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laminated Bodies (AREA)
Abstract
본 발명은 열압착 및 초음파 공법을 이용한 접합방식에 사용되는 플랙시블 인쇄회로(FPCB) 기판에서 접합성을 개선하기 위한 표면처리기술에 관한 것으로, 더욱 상세하게는 스터드 범프용 기판의 금속 적층 구조에 관한 것이다. 기존기판의 금속적층구조는 기판의 물질이 변화함에 따라 열압착 및 초음파공법을 이용하지 못하거나 수율에 영향을 주었다. 본 발명의 금속 적층 구조는 기본물질 위에 동박패턴이 형성된 기판; 상기 기판 위에 경도가 높은 금속을 도금하여 형성된 경금속층; 상기 경금속층 위에 전도성이 높은 금속을 도금하여 형성된 도전 금속층으로 이루어져 상기 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있다.
기판, PCB, 전해도금, 본딩, 열압착, 초음파, 적층
Description
도 1은 일반적인 플립칩 본딩을 설명하기 위해 도시한 도면,
도 2a는 일반적인 패키지 타입 플립칩 본딩의 예,
도 2b는 일반적인 온보드 타입 플립칩 본딩의 예,
도 3,4는 일반적인 스터드 범프 형성의 예,
도 5는 스터드 펌프에 사용되는 종래 기판의 금속 적층 구조를 도시한 도면,
도 6은 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제1 실시예,
도 7은 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제2 실시예.
도 8은 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제3 실시예,
도 9는 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제4 실시예.
도 10은 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제5 실시예.
*도면의 주요부분에 대한 부호의 설명
60: 기판 61: 니켈 금속층
62,71: 하드 메탈층 63,72: 소프트 메탈층
본 발명은 반도체 패키징 기술에 관한 것으로, 더욱 상세하게는 열압착 및 초음파 공법을 이용한 접합에 사용되는 기판(Substrate)의 금속 적층 구조에 관한 것이다.
일반적으로, 반도체 패키지는 전기적으로 외부와 연결할 수 있는 핀과 칩(다이)을 장착시킬 수 있는 구조물인 리드 프레임, 리드 프레임과 본딩패드를 연결하는 선, 칩을 장착하는 패들, 및 봉합물질들로 이루어진다. 그리고 반도체 패키지는 사용되는 밀봉재료에 따라 수지 밀봉 패키지, TCP(Tape Carrier Package) 패키지, 글래스 밀봉 패키지, 금속 밀봉 패키지 등으로 구분되고, 실장방법에 따라 삽입형과 표면실장형(SMT: Surface Mount Technology)으로 구분된다. 삽입형 패키지로는 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로는 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array) 등이 있다.
한편, 칩(Die)을 기판(Substrate)에 장착하거나 물리적인 연결방식을 "본딩(bonding)"이라 하는데, 본딩은 다이 본딩(Die Bonding), 와이어 본딩(Wire Bonding), TAB, 플립칩 본딩(Flip Chip Bonding) 등이 있다. 여기서, 플립칩 본딩은 칩의 접속 패드에 돌기(Dump)를 만들어 PCB 기판에 직접 접속하는 방식으로 일명 C-4라고도 하며, 선접속 과정이 없고 가장 경박 단소할 뿐만 아니라 집적도나 성능면에서 탁월하여 극소형화되는 전자제품에 널리 각광받고 있는 기술이다.
도 1은 일반적인 플립칩 본딩을 설명하기 위해 도시한 도면이다.
도 1을 참조하면, 플립칩 본딩은 웨이퍼(10)로부터 절단된 칩(11)의 본딩 패드(12)에 스터드 펌프(stud bump: 13)를 형성한 후 칩(11)을 뒤집어(Flip) 기판(20)상의 리드패드(21)에 직접 접속하는 구조이다. 이때 칩(11)을 세라믹 패키지(도 2의 22)에 플립칩 본딩하는 패키지 타입 플립칩 본딩과, 메인보드(25)상에 직접 플립칩 본딩하는 온보드 타입 플립칩 본딩으로 구분된다.
도 2a는 패키지 타입 플립칩 본딩의 예이고, 도 2b는 온보드 타입 플립칩 본딩의 예이다. 도 2a를 참조하면, 패키지 타입에서 칩(11)은 세라믹 패키지(22)에 플립칩 본딩되어 있고, 이 패키지가 메인보드(25)에 실장되어 있다. 세라믹 패키지(22)는 패키지 뚜껑(23)에 의해 밀봉되어 있으며, 온보드 타입은 칩(11)이 메인보드(25)상에 직접 플립칩 본딩된 후 수지(26) 등에 의해 범프(13) 연결부분이 몰딩되어 있다. 이때, 범프(Bump)의 형태는 도 3 및 도 4에 도시된 바와 같이 2가지 타입이 있다. 도 3은 웨이퍼(11)의 알루미늄 패드(12) 위에 길게 돌기가 형성된 스터드 범프(13)를 도시한 것이고, 도 4는 돌기가 낮은 형태의 스터드 범프(13)를 알루미늄 패드(12) 위에 형성한 것이다.
도 5는 스터드 펌프에 사용되는 종래 기판의 금속 적층 구조를 도시한 도면이다.
일반적으로, 칩과 기판을 장착하거나 물리적인 연결방식을 본딩이라 하는데, 기판의 기본물질의 종류에 따라 본딩의 강도 또는 생산수율에 크게 영향을 주고 있 다.
종래의 금속 적층구조는 도 5에 도시된 바와 같이, 기판의 기본물질(51), 구리(52: Cu), 니켈(53: Ni), 금(54: Au)으로 된 계층구조를 이루고 있다. 즉, 기판에 패턴을 형성한 후 접착성을 향상시키기 위해 표면처리를 하는데, 표면처리는 통상 니켈(Ni)이나 금(Au) 등을 도금하는 것이다.
기판의 기본 물질(51)로는 FPCB, FR4, FR5, 세라믹, 글래스 등이 사용되고, 기판의 기본 물질에 동박(52)을 입힌 후 패턴을 형성하고, 접합성을 향상시키기 위한 표면처리 과정으로서 니켈(Ni)(53)과 금(Au:54)을 전기도금으로 형성하였다.
그런데 이러한 종래의 적층구조에서는 기판의 기본물질의 종류에 따라 본딩의 강도 또는 생산수율에 크게 영향을 주어 불량이 발생되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, 기판에 하드 메탈에 의한 버퍼층을 부가하여 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있는 스터드 범프용 기판의 금속 적층구조를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명은, 기본물질 위에 동박패턴이 형성된 기판; 상기 기판 위에 경도가 높은 금속을 도금하여 형성된 경금속층; 상기 경금속층 위에 전도성이 높은 금속을 도금하여 형성된 도전 금속층으로 이루어져 상기 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있는 것을 특징으로 한다.
여기서 상기 금속 적층구조는 상기 기판과 상기 경금속층 사이에 니켈 혹은 니켈합금에 의한 금속층을 더 구비할 수 있다.
그리고 상기 도전금속층은 은(Ag)이나 금(Au), 은/금(Ag/Au), 금/은(Au/Ag), 알루미늄(Al) 혹은 은(Ag)합금, 금(Au)합금, 알루미늄(Al)합금 등을 0.1㎛ 이상의 두께로 도금하여 형성된 것이고, 상기 경금속층은 니켈 혹은 니켈합금을 3㎛ 이상의 두께로 도금 형성되거나 Pd합금, Pd-Ni, Ni-Pd등의 합금으로 0.1㎛ 이상 두께로 도금 형성되거나 은(Ag)합금을 0.1㎛ 이상의 두께로 도금 형성되거나 금(Au)이나 금(Au)합금 0.1㎛ 이상의 두께로 도금하여 형성된 것이다. 상기 기판의 기본물질은 FPCB, FR4, FR5, 세라믹, 글래스 등 모든 종류의 기판물질을 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.
먼저, 본 발명은 기판의 도금시 금속의 적층구조를 개선시킴으로써 하부 기판 물질에 따라 범프 또는 금속 와이어의 접합 강도에 크게 영향을 주는 것을 최소화하여 수율과 본딩에 대한 신뢰성을 향상시킨 것이다. 즉, 기판에 전해도금을 이용하여 금속의 적층구조를 만들 때, 표면에는 순도가 높은 금(Au)을 도금하여 접합이 잘 되게 하며, 그 이하 적층에는 매우 단단한 금속층(Hard metal)을 추가하여 하부 기판의 물질에 따른 접합에 대한 영향을 차단한다. 본 발명의 실시예에서는 기판(PCB) 표면처리과정에서 2개의 적층을 갖는 구조와, 3개의 적층구조를 갖는 경우로 구분하여 각각 설명한다.
제 1 실시예
도 6은 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제1 실시예이다.
도 6을 참조하면, 본 발명에 적용되는 기판(60)은 기판의 기본물질(절연체)에 동박패턴이 형성된 것이다. 이때 기본물질로는 FPCB, FR4, FR5, 세라믹, 글래스 등이 사용된다.
이와 같은 기판(60) 위에 본 발명에 따라 기판(60)에 경금속의 제2 금속층(62)과 전도성이 양호한 제1 금속층(61)이 도금방식으로 형성되어 있다. 제2 금속층(62)은 기판(60)의 기본물질의 종류에 의한 영향을 차단하기 위한 버퍼층으로서, 니켈(Ni)이나 니켈(Ni) 합금을 3㎛ 이상 두께로 도금하여 형성된다. 제1 금속층(61)은 본딩에서 스터드 범프 등과 직접 접속이 이루어지는 부분으로서, 전도성이 양호한 순수한 은(Ag)이나 금(Au), 알루미늄(Al) 혹은 은(Ag)합금, 금(Au)합금, 알루미늄(Al)합금 등을 0.1㎛ 이상의 두께로 도금하여 형성된다.
이와 같이 기판의 종류에 따른 영향을 차단하기 위한 본딩이 직접 이루어지는 층(61)과 기판(60) 사이에 경금속(하드 메탈)의 버퍼층(62)을 부가함으로써 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있다.
제 2 실시예
도 7은 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제2 실시예이다.
도 7을 참조하면, 본 발명에 적용되는 기판(60)은 기판의 기본물질에 동박패턴이 형성된 것이다. 이때 기판의 기본물질로는 FPCB, FR4, FR5, 세라믹, 글래스 등이 사용된다.
이와 같은 기판(60) 위에 본 발명에 따라 기판에 근접한 위치로부터 제2 금속층(72)과 제1 금속층(71)을 도금방식으로 형성한다. 제2 금속층(72)은 기판의 기본물질의 종류에 의한 영향을 차단하기 위한 버퍼층으로서, Pd합금, Pd-Ni, Ni-Pd등의 합금으로 0.1㎛ 이상 두께로 도금하여 형성된다. 제1 금속층(71)은 본딩에서 스터드 범프 등과 직접 접속이 이루어지는 부분으로서, 전도성이 양호한 순수한 금(Au)이나 은(Ag), 금/은(Au/Ag), 은/금(Ag/Au), 알루미늄(Al) 혹은 은(Ag)합금, 금(Au)합금, 알루미늄(Al)합금 등을 0.1㎛ 이상의 두께로 도금하여 형성된다.
이와 같이 기판의 종류에 따른 영향을 차단하기 위한 경금속(하드 메탈)의 버퍼층을 부가함으로써 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있다.
제3 실시예: 3층 적층구조
도 8은 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제3 실시예이다.
도 8을 참조하면, 본 발명에 적용되는 기판(60)은 기판의 기본물질에 동박패턴이 형성된 것이다. 이때 기판의 기본물질로는 FPCB, FR4, FR5, 세라믹, 글래스 등이 사용된다.
이와 같은 기판(60) 위에 본 발명에 따라 제1 내지 제3 금속층(81~83)을 도금방식으로 형성한다.
제3 금속층(83)은 니켈(Ni)이나 니켈(Ni)합금을 0.1㎛ 이상의 두께로 도금하여 형성된 것이고, 제2 금속층(82)은 기판의 기본물질의 종류에 의한 영향을 차단하기 위한 버퍼층으로서, 금(Au)합금을 0.1㎛ 이상의 두께로 도금하여 형성된다.
제1 금속층(81)은 본딩에서 스터드 범프 등과 직접 접속이 이루어지는 부분으로서, 전도성이 양호한 순수한 은(Ag)이나 금(Au), 알루미늄(Al) 혹은 은(Ag)합금, 금(Au)합금, 알루미늄(Al)합금 등을 사용한다.
이와 같이 기판의 종류에 따른 영향을 차단하기 위한 경금속(하드 메탈)의 버퍼층을 부가함으로써 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있다.
제4 실시예: 3층 적층구조
도 9는 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제4 실시예이다.
도 9를 참조하면, 본 발명에 적용되는 기판(60)은 기판의 기본물질에 동박패턴이 형성된 것이다. 이때 기판의 기본물질로는 FPCB, FR4, FR5, 세라믹, 글래스 등이 사용된다.
이와 같은 기판(60) 위에 본 발명에 따라 제1 내지 제3 금속층(91~93)을 도금방식으로 형성한다.
제3 금속층(93)은 니켈(Ni)이나 니켈(Ni)합금을 0.1㎛ 이상의 두께로 도금하여 형성된 것이고, 제2 금속층(92)은 기판의 기본물질의 종류에 의한 영향을 차단하기 위한 버퍼층으로서, 금(Au)이나 금(Au)합금 0.1㎛ 이상의 두께로 도금하여 형성된다.
제1 도금층(91)은 본딩에서 스터드 범프 등과 직접 접속이 이루어지는 부분으로서, 전도성이 양호한 순수한 은(Ag)이나 금(Au), 알루미늄(Al) 혹은 은(Ag)합금, 금(Au)합금, 알루미늄(Al)합금 등을 사용한다.
이와 같이 기판의 종류에 따른 영향을 차단하기 위한 경금속(하드 메탈)의 버퍼층을 부가함으로써 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있다.
제5 실시예: 3층 적층구조
도 10은 본 발명에 따른 스터드 범프용 기판의 금속 적층구조의 제5 실시예이다.
도 10을 참조하면, 본 발명에 적용되는 기판(60)은 기판의 기본물질에 동박패턴이 형성된 것이다. 이때 기본물질로는 FPCB, FR4, FR5, 세라믹, 글래스 등이 사용된다.
이와 같은 기판(60) 위에 본 발명에 따라 제1 내지 제3 금속층(101~103)을 도금방식으로 형성한다.
제3 금속층(103)은 니켈이나 니켈합금을 0.1㎛ 이상의 두께로 도금하여 형성된 것이고, 제2 금속층(102)은 기판의 기본물질의 종류에 의한 영향을 차단하기 위한 버퍼층으로서, Pd 합금, Pd-Ni, Ni-Pd 등의 합금을 0.1㎛ 이상의 두께로 도금하여 형성된다.
제1 금속층(101)은 본딩에서 스터드 범프 등과 직접 접속이 이루어지는 부분으로서, 전도성이 양호한 순수한 은(Ag)이나 금(Au), 알루미늄(Al) 혹은 은(Ag)합금, 금(Au)합금, 알루미늄(Al)합금 등을 사용한다.
이와 같이 기판의 종류에 따른 영향을 차단하기 위한 경금속(하드 메탈)의 버퍼층을 부가함으로써 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면 기판위에 기판의 기본물질의 종류에 의한 영향을 차단하기 위해 경도가 높은 금속으로 버퍼층을 도금에 의해 형성함으로써 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (5)
- 기본물질 위에 동박패턴이 형성된 기판;니켈 혹은 니켈합금을 3㎛의 두께로 도금하거나 Pd합금, Pd-Ni, Ni-Pd의 합금으로 0.1㎛ 두께로 도금하여 상기 기판 위에 경도가 높은 금속으로 형성된 경금속층;상기 경금속층 위에 은(Ag)이나 금(Au), 은/금(Au/Ag), 금/은(Ag/Au), 알루미늄(Al) 혹은 은(Ag)합금, 금(Au)합금, 알루미늄(Al)합금 중 어느 하나를 0.1㎛ 의 두께로 도금하여 전도성이 높은 금속으로 형성된 도전 금속층으로 이루어져상기 기본물질의 종류에 관계없이 본딩강도를 유지하고 생산수율을 향상시킬 수 있는 것을 특징으로 하는 스터드 범프용 기판의 금속 적층구조.
- 제1항에 있어서, 상기 금속 적층구조는상기 기판과 상기 경금속층 사이에 니켈 혹은 니켈합금에 의한 금속층을 더 구비한 것을 특징으로 하는 스터드 범프용 기판의 금속 적층구조.
- 삭제
- 삭제
- 제1항 또는 제2항에 있어서, 상기 기판의 기본물질은FPCB, FR4, FR5, 세라믹, 글래스 중 어느 하나인 것을 특징으로 하는 스터드 범프용 기판의 금속 적층구조.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030041708A KR100544274B1 (ko) | 2003-06-25 | 2003-06-25 | 스터드 범프용 기판의 금속 적층구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030041708A KR100544274B1 (ko) | 2003-06-25 | 2003-06-25 | 스터드 범프용 기판의 금속 적층구조 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050001523A KR20050001523A (ko) | 2005-01-07 |
| KR100544274B1 true KR100544274B1 (ko) | 2006-01-24 |
Family
ID=37217172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030041708A KR100544274B1 (ko) | 2003-06-25 | 2003-06-25 | 스터드 범프용 기판의 금속 적층구조 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100544274B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100604334B1 (ko) * | 2003-11-25 | 2006-08-08 | (주)케이나인 | 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합 방법 |
| KR101340350B1 (ko) * | 2012-01-30 | 2013-12-11 | 주식회사 심텍 | 내마모성 및 고경도 단자부를 구비한 인쇄회로기판 및 그 제조 방법 |
-
2003
- 2003-06-25 KR KR1020030041708A patent/KR100544274B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050001523A (ko) | 2005-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319340B2 (en) | Lead frame and method of manufacturing the same | |
| US7190057B2 (en) | Packaging component and semiconductor package | |
| US7816187B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US9397068B2 (en) | Package in package (PiP) electronic device and manufacturing method thereof | |
| EP0977251A1 (en) | Resin sealed semiconductor device and method for manufacturing the same | |
| US8716861B2 (en) | Semiconductor package having electrical connecting structures and fabrication method thereof | |
| US7309909B2 (en) | Leadframes for improved moisture reliability of semiconductor devices | |
| US20050194666A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| US7342318B2 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| JP2009526381A (ja) | 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム | |
| US20060006510A1 (en) | Plastic encapsulated semiconductor device with reliable down bonds | |
| US20060110855A1 (en) | Leadframe with enhanced encapsulation adhesion | |
| US7354796B2 (en) | Method for fabricating semiconductor package free of substrate | |
| US11764130B2 (en) | Semiconductor device | |
| KR100544274B1 (ko) | 스터드 범프용 기판의 금속 적층구조 | |
| KR101663695B1 (ko) | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 | |
| US20070205493A1 (en) | Semiconductor package structure and method for manufacturing the same | |
| US6940183B1 (en) | Compound filled in lead IC packaging product | |
| KR101330780B1 (ko) | 회로기판, 이를 이용한 반도체 패키지 및 그 제조방법 | |
| US20050184368A1 (en) | Semiconductor package free of substrate and fabrication method thereof | |
| KR101030032B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| TW201203411A (en) | Manufacturing method of chip package and chip package manufactured using the same | |
| KR19980025877A (ko) | 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지 | |
| JP2001127196A (ja) | ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法 | |
| KR101677061B1 (ko) | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |