CN111029267B - 一种倒装互连结构及其制备方法 - Google Patents

一种倒装互连结构及其制备方法 Download PDF

Info

Publication number
CN111029267B
CN111029267B CN201911155649.XA CN201911155649A CN111029267B CN 111029267 B CN111029267 B CN 111029267B CN 201911155649 A CN201911155649 A CN 201911155649A CN 111029267 B CN111029267 B CN 111029267B
Authority
CN
China
Prior art keywords
chip
bump
salient point
flip
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911155649.XA
Other languages
English (en)
Other versions
CN111029267A (zh
Inventor
杨彦锋
徐达
常青松
张延青
任若松
刘晓红
崔玉发
任健
吉红霞
苏辰飞
王云飞
郭丰强
马伟宾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911155649.XA priority Critical patent/CN111029267B/zh
Publication of CN111029267A publication Critical patent/CN111029267A/zh
Application granted granted Critical
Publication of CN111029267B publication Critical patent/CN111029267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明适用于倒装芯片技术领域，提供了一种倒装互连结构的制备方法，用于实现第一芯片与第二芯片的倒装互连，其中，所述制备方法包括：在第一芯片的焊盘上制备焊料凸点；在第二芯片的焊盘上制备钉头凸点；将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接，形成所述第一芯片与所述第二芯片的倒装互连结构。本发明提供的制备方法无需精准控制电镀焊料凸点或铜柱的厚度，降低了工艺难度；并且，增加了芯片之间的连接高度，可以使上、下层芯片之间难以产生信号串扰和难以形成小腔体谐振，实现了金属凸点在高频高速芯片3D堆叠集成方面的应用。

Description

一种倒装互连结构及其制备方法
技术领域
本发明属于倒装芯片技术领域，尤其涉及一种倒装互连结构及其制备方法。
背景技术
随着摩尔定律的不断延伸，芯片工艺器件的尺寸越来越小，集成电路芯片具有了更高的集成度。但当器件的尺寸来到了深亚微米尺度，进一步缩小的难度越来越大，芯片设计的研究开始朝着三维方向发展，出现了芯片堆叠封装技术。
芯片堆叠封装技术要求采用窄间距(凸点间距小于200微米)的倒装焊方式进行芯片之间的焊接，现有技术中通常采用焊料凸点进行芯片之间的倒装焊，例如，在芯片表面或铜柱表面电镀焊料层形成焊料凸点，再通过加热、加压方式形成堆叠垂直互联。该方式在硅基芯片上应用较多，比如高容量存储器芯片。然而，该方式需要在电镀过程中精准控制电镀焊料凸点或铜柱的厚度，工艺难度大。
现有技术中还有一种利用金丝球焊或电焊方式制备金属凸点(例如钉头凸点)的方法，制备的金属凸点直径小，制备工艺条件相对简单。然而，由于该方式制备的金属凸点直径小，导致互连密度大，凸点高度低，超声热压倒装后之后会使得芯片的堆叠间距变得更小。对于高频、高速芯片堆叠结构来说，将导致上、下层芯片之间信号串扰，或者形成小腔体谐振，因此该方式制备的金属凸点难以应用在高频、高速芯片3D堆叠集成方面。
发明内容
有鉴于此，本发明提供了一种倒装互连结构及其制备方法，以解决现有技术中采用焊料凸点进行芯片的3D堆叠集成工艺难度大，而采用金属凸点进行芯片的3D堆叠集成存在信号串扰的问题。
本发明实施例的第一方面提供了一种倒装互连结构的制备方法，用于实现第一芯片与第二芯片的倒装互连，所述制备方法包括：
在第一芯片的焊盘上制备焊料凸点；
在第二芯片的焊盘上制备钉头凸点；
将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接，形成所述第一芯片与所述第二芯片的倒装互连结构。
可选的，所述将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接包括：
将所述第一芯片倒装在所述第二芯片上；
将第一芯片和/或第二芯片加热至所述焊料凸点的熔化温度；
施加压力，使所述钉头凸点在压力作用下产生塑性变形并与所述焊料凸点融合焊接。
可选的，所述施加压力，使所述钉头凸点在压力作用下产生塑性变形并与所述焊料凸点融合焊接包括：
施加压力和超声，使所述钉头凸点在压力和超声的共同作用下产生塑性变形并与所述焊料凸点融合焊接。
可选的，所述在第二芯片的焊盘上制备钉头凸点包括：
在金属丝的尾端熔出第一金属球；
将所述第一金属球焊接在第二芯片的焊盘上，形成第一凸点；
在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点；
断开所述金属丝与所述第二凸点的连接，在所述第二芯片的焊盘上形成包含所述第一凸点和所述第二凸点的钉头凸点。
可选的，所述在金属丝的尾端熔出第一金属球包括：
向所述金属丝的尾端进行电火花放电，以在所述金属丝的尾端熔出第一金属球。
可选的，所述将所述第一金属球焊接在第二芯片的焊盘上，形成第一凸点包括：
通过热压超声键合将所述第一金属球焊接在第二芯片的焊盘上，形成第一凸点。
可选的，所述在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点包括：
向所述金属丝与所述第一凸点的连接处进行电火花放电，以在所述连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点。
可选的，所述断开所述金属丝与所述第二凸点的连接包括：
控制所述金属丝进行切向运动，以缩小所述金属丝与所述第二凸点的连接处的直径；
控制所述金属丝向远离所述第二凸点的方向移动，以切断所述金属丝与所述第二凸点的连接。
可选的，所述在金属丝的尾端熔出第一金属球之前还包括：
在所述第二芯片的焊盘上电镀金属层；
相应的，所述将所述第一金属球焊接在所述第二芯片的焊盘上，形成第一凸点包括：
将所述第一金属球焊接到所述第二芯片的焊盘的电镀金属层上，形成第一凸点。
本发明实施例的第二方面提供了一种第一芯片和第二芯片的倒装互连结构，所述倒装互连结构通过如上本发明实施例的第一方面中任一项所述的倒装互连结构的制备方法制备形成。
本发明与现有技术相比存在的有益效果是：
本发明通过在第一芯片的焊盘上制备焊料凸点，在第二芯片的焊盘上制备钉头凸点，将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接，形成所述第一芯片与所述第二芯片的倒装互连结构。由于仅需在一侧芯片上制备焊料凸点，无需精准控制电镀焊料凸点或铜柱的厚度，降低了工艺难度；并且，融合焊接后的焊料凸点与钉头凸点相对于单钉头凸点，增加了连接高度，可以使上、下层芯片之间难以产生信号串扰和难以形成小腔体谐振，实现了金属凸点在高频高速芯片3D堆叠集成方面的应用。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的倒装互连结构的制备方法的实现流程图；
图2是本发明实施例提供的一种制备金属凸点的步骤的实现流程图；
图3是本发明实施例提供的第一芯片和第二芯片的倒装互连结构的示意图；
图4是本发明实施例提供的一种终端的示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图通过具体实施例来进行说明。
参见图1，其示出了本发明实施例提供的倒装互连结构的制备方法的实现流程图，用于实现第一芯片与第二芯片的倒装互连，详述如下：
在步骤101中、在第一芯片的焊盘上制备焊料凸点。
在本发明实施例中，在第一芯片的焊盘上可以电镀焊料镀层，形成焊料凸点。例如，电镀的焊料可以为金锡合金(AuSn)或者铟锡合金(InSn)等焊料。
在步骤102中、在第二芯片的焊盘上制备钉头凸点。
在本发明实施例中，在第二芯片的焊盘上可以制备钉头凸点，例如，采用金丝球焊或电焊方式制备钉头凸点，所制备的钉头凸点可以是金凸点，也可以是铜凸点；所制备的钉头凸点可以是包含单层凸点的钉头凸点，也可以是包含双层凸点的钉头凸点。采用包含双层凸点的钉头凸点，可以进一步提高芯片之间的连接高度。
钉头凸点属于金属凸点的一种，与其他凸点制作方法相比，钉头凸点焊接具有无需在芯片电极区上制作凸点下金属化层，工艺简便成本低的优点。
在步骤103中、将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接，形成所述第一芯片与所述第二芯片的倒装互连结构。
在本发明实施例中，将第一芯片倒装在所述第二芯片上，使第一芯片上的焊料凸点与第二芯片上的钉头凸点融合焊接，从而形成了第一芯片与第二芯片的倒装互连结构，实现了第一芯片与第二芯片的倒装互连。
由上可知，本发明通过在第一芯片的焊盘上制备焊料凸点，在第二芯片的焊盘上制备钉头凸点，将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接，形成所述第一芯片与所述第二芯片的倒装互连结构。由于仅需在一侧芯片上制备焊料凸点，无需精准控制电镀焊料凸点或铜柱的厚度，降低了工艺难度；并且，融合焊接后的焊料凸点与钉头凸点相对于单钉头凸点，增加了连接高度，可以使上、下层芯片之间难以产生信号串扰和难以形成小腔体谐振，实现了金属凸点在高频高速芯片3D堆叠集成方面的应用。
在一个可选实施例中，上述步骤103可以包括：
将所述第一芯片倒装在所述第二芯片上；
将第一芯片和/或第二芯片加热至所述焊料凸点的熔化温度；
施加压力，使所述钉头凸点在压力作用下产生塑性变形并与所述焊料凸点融合焊接。
在本实施例中，通过对第一芯片和/或第二芯片进行加热、加压，在热压作用下可以实现钉头凸点与焊料凸点的融合焊接。
可选的，上述步骤103可以包括：
将所述第一芯片倒装在所述第二芯片上；
将第一芯片和/或第二芯片加热至所述焊料凸点的熔化温度；
施加压力和超声，使所述钉头凸点在压力和超声的共同作用下产生塑性变形并与所述焊料凸点融合焊接。
在本申请实施例中，通过对第一芯片和/或第二芯片进行加热、加压以及施加超声，在热压超声共同作用下实现钉头凸点与焊料凸点的融合焊接。可以提高融合焊接的焊接质量以及连接的牢固性。
可选的，上述步骤102中，在第二芯片的焊盘上制备的钉头凸点可以是具有单层凸点结构的金属凸点，也可以是具有双层凸点结构的金属凸点。如图2 所示，示出了制备具有双层凸点结构的金属凸点的步骤，可以包括：
步骤201、在金属丝的尾端熔出第一金属球；
在本发明实施例中，首先将金属丝的尾端熔为一个金属球。具体的，可以对金属丝的尾端进行电火花放电，以将金属丝的尾端熔为金属球。
步骤202、将所述第一金属球焊接在第二芯片的焊盘上，形成第一凸点；
在本发明实施例中，将金属丝的尾端熔为一个金属球之后，可以将熔出的金属球焊接在第二芯片的焊盘上，从而在第二芯片的焊盘上形成第一凸点。
具体的，可以将熔出的金属球置于第二芯片的焊盘上，并进行加热、加压和施加超声，以在热压超声键合作用下，将上述熔出的金属球(第一金属球) 焊接在第二芯片的焊盘上，从而在第二芯片的焊盘上形成第一凸点。
步骤203、在所述金属丝与所述第一凸点的连接处熔出第二金属球，并将所述第二金属球焊接在所述第一凸点上，形成第二凸点；
在本发明实施例中，在形成第一凸点之后，保持金属丝与第一凸点的连接，在连接处熔出第二金属球，并将该第二金属球焊接在第一凸点之上，形成第一凸点之上具有第二凸点的双层凸点结构。
具体的，可以在保持金属丝与第一凸点的连接的基础上，向金属丝与第一凸点的连接处进行电火花放电，以在该连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点，得到第一凸点之上具有第二凸点的双层凸点结构。
步骤204、断开所述金属丝与所述第二凸点的连接，在所述第二芯片的焊盘上形成包含所述第一凸点和所述第二凸点的钉头凸点。
在本发明实施例中，得到第一凸点之上具有第二凸点的双层凸点结构之后，可以断开金属丝与第二凸点的连接，完成钉头凸点的制备。
可选的，上述步骤104可以包括：控制所述金属丝进行切向运动，以缩小所述金属丝与所述第二凸点的连接处的直径；控制所述金属丝向远离所述第二凸点的方向移动，以切断所述金属丝与所述第二凸点的连接。
需要说明的是，上述制备过程中，若在第一凸点制备完成后切断金丝，再进行形成第二凸点的动作(金属丝熔球、焊接等动作)，会导致第一凸点边缘形成局部突起，该突起将会影响第二凸点与第一凸点之间焊接的质量稳定性和高度一致性。在本发明实施例中，可以保持载体以及载体上的第一凸点和第二凸点不动，通过先控制金属丝进行切向运动，拉伸颈缩作用来缩小金属丝与第二凸点的连接处的直径(切向运动的距离不宜过大，以免连接处直接断开)，再控制金属丝向远离第二凸点的方向移动(例如抬高金属丝)，利用拉伸颈缩作用断开金属丝与第二凸点的连接。通过这样的方式可以使制备的钉头凸点具备较好的连接形状，易于进行后续的芯片倒装。
可选的，上述步骤201之前还可以包括：在所述第二芯片的焊盘上电镀金属层；
相应的，所述将所述第一金属球焊接在所述第二芯片的焊盘上，形成第一凸点包括：将所述第一金属球焊接到所述第二芯片的焊盘的电镀金属层上，形成第一凸点。
在本实施例中，通过在第二芯片的焊盘上电镀金属层，并在电镀金属层上制备钉头凸点，可以提高钉头凸点与第二芯片之间的键合质量。其中，电镀金属层可以是电镀的金层或者电镀的铝层。
本发明实施例通过不断丝的方式制备双层凸点(第一凸点和第二凸点)，提高了钉头凸点的高度。并且，通过连续打两个凸点的方式进行制备，有效保证了第二凸点与第一凸点的键合质量以及第二凸点与第一凸点的的对准精度。
本发明实施例通过使用钉头凸点与焊料凸点焊接的方式进行芯片倒装焊来实现芯片堆叠结构，可在实现增加芯片堆叠后的互连高度的同时保证凸点间距足够小(小于100微米)。
本发明实施例所提供的方案的关键优势在于：第一，相较于使用金凸点超声热压焊来说，使用焊接的方式能大幅度降低在堆叠过程中的压力，从而减小凸点的压缩变形量，保证所需上、下芯片间所需高度，解决信号串扰和腔体谐振问题。第二，传统金凸点超声热压焊过程中，凸点压缩同时直径显著变大，凸点间距明显变小，可能导致短路问题，因此限制微小凸点间距的设计，进而限制了高密度互联设计的使用。
本发明实施例使用双层凸点在增加芯片堆叠后互连高度的同时还可保证凸点直径不明显增加，可比传统方式采用更小凸点间距、更高的互联密度。从而在保持凸点间距不变的条件下，增加了芯片堆叠后的互连高度；还可以缓冲异质材料之间的热失配，降低凸点连接结构的热应力。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
本发明实施例还提供了一种第一芯片和第二芯片的倒装互连结构，所述倒装互连结构通过如上述实施例中任一项所述的倒装互连结构的制备方法制备形成。
如图3所示，其示出了本发明实施例提供的第一芯片和第二芯片的一种倒装互连结构。参考图3中(a)所示，上方为第一芯片(或载体31)，第一芯片上的指定连接位置上设有基础焊盘，在基础焊盘上制备有焊料凸点(焊料焊盘32)；下方为第二芯片(或载体34)，第二芯片上的基础焊盘上制备有钉头凸点(如图3中(a)所示为双层金凸点33)。
参考图3中(b)所示，示出了第一芯片与第二芯片互连之后的示意图，可以看出，通过第一芯片上的焊料凸点与第二芯片上的双层金凸点实现第一芯片与第二芯片之间的互连，可以有效增加芯片之间的连接高度。
由上可知，本发明通过在第一芯片的焊盘上制备焊料凸点，在第二芯片的焊盘上制备钉头凸点，将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接，形成所述第一芯片与所述第二芯片的倒装互连结构。由于仅需在一侧芯片上制备焊料凸点，无需精准控制电镀焊料凸点或铜柱的厚度，降低了工艺难度；并且，融合焊接后的焊料凸点与钉头凸点相对于单钉头凸点，增加了连接高度，可以使上、下层芯片之间难以产生信号串扰和难以形成小腔体谐振，实现了金属凸点在高频高速芯片3D堆叠集成方面的应用。
如图4所示，本发明实施例还提供一种用于制备上述倒装互连结构的终端 4，该实施例的终端4可以包括：处理器40、存储器41以及存储在所述存储器41中并可在所述处理器40上运行的计算机程序42。所述处理器40执行所述计算机程序42时实现上述各个制备钉头凸点的方法实施例中的步骤，例如图1 所示的步骤101至步骤103。
所述终端可包括，但不仅限于，处理器、存储器。本领域技术人员可以理解，该终端可以包括比其它更多或更少的部件，或者组合某些部件，或者不同的部件，例如所述终端还可以包括线夹、劈刀、电火花塞及发热块等制备钉头凸点的设备部件。
所称处理器可以是中央处理单元(Central Processing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列 (Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器可以是所述终端的内部存储单元，例如终端的硬盘或内存。所述存储器也可以是所述终端的外部存储设备，例如所述终端上配备的插接式硬盘，智能存储卡(Smart Media Card，SMC)，安全数字(Secure Digital，SD) 卡，闪存卡(Flash Card)等。进一步地，所述存储器还可以既包括所述终端的内部存储单元也包括外部存储设备。所述存储器用于存储所述计算机程序以及所述终端所需的其他程序和数据。所述存储器还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
在本发明所提供的实施例中，应该理解到，所揭露的装置/终端和方法，可以通过其它的方式实现。例如，以上所描述的装置/终端实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实现上述实施例方法中的全部或部分流程，也可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一计算机可读存储介质中，该计算机程序在被处理器执行时，可实现上述各个方法实施例的步骤。其中，所述计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是，所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，计算机可读介质不包括是电载波信号和电信信号。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (4)

1.一种倒装互连结构的制备方法，用于实现第一芯片与第二芯片的倒装互连，其特征在于，所述制备方法包括：
在第一芯片的焊盘上制备焊料凸点；
在第二芯片的焊盘上制备钉头凸点；
将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接，形成所述第一芯片与所述第二芯片的倒装互连结构；
其中，所述在第二芯片的焊盘上制备钉头凸点包括：
在金属丝的尾端熔出第一金属球；
将所述第一金属球焊接在第二芯片的焊盘上，形成第一凸点；
在保持所述金属丝与所述第一凸点的连接的基础上，向金属丝与第一凸点的连接处进行电火花放电，以在该连接处熔出第二金属球，并通过热压超声键合将所述第二金属球焊接在所述第一凸点上，形成第二凸点，得到第一凸点之上具有第二凸点的双层凸点结构；
断开所述金属丝与所述第二凸点的连接；具体为：控制所述金属丝进行切向运动，以缩小所述金属丝与所述第二凸点的连接处的直径；控制所述金属丝向远离所述第二凸点的方向移动，以切断所述金属丝与所述第二凸点的连接；
其中，所述将所述第一芯片倒装在所述第二芯片上，使所述焊料凸点与所述钉头凸点融合焊接包括：
将所述第一芯片倒装在所述第二芯片上；
将第一芯片和/或第二芯片加热至所述焊料凸点的熔化温度；
施加压力和超声，使所述钉头凸点在压力和超声的共同作用下产生塑性变形并与所述焊料凸点融合焊接。
2.根据权利要求1所述的倒装互连结构的制备方法，其特征在于，所述在金属丝的尾端熔出第一金属球包括：
向所述金属丝的尾端进行电火花放电，以在所述金属丝的尾端熔出第一金属球。
3.根据权利要求1所述的倒装互连结构的制备方法，其特征在于，所述将所述第一金属球焊接在第二芯片的焊盘上，形成第一凸点包括：
通过热压超声键合将所述第一金属球焊接在第二芯片的焊盘上，形成第一凸点。
4.一种第一芯片和第二芯片的倒装互连结构，其特征在于，所述倒装互连结构通过如权利要求1至3中任一项所述的倒装互连结构的制备方法制备形成。
CN201911155649.XA 2019-11-22 2019-11-22 一种倒装互连结构及其制备方法 Active CN111029267B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911155649.XA CN111029267B (zh) 2019-11-22 2019-11-22 一种倒装互连结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911155649.XA CN111029267B (zh) 2019-11-22 2019-11-22 一种倒装互连结构及其制备方法

Publications (2)

Publication Number Publication Date
CN111029267A CN111029267A (zh) 2020-04-17
CN111029267B true CN111029267B (zh) 2021-12-24

Family

ID=70207160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911155649.XA Active CN111029267B (zh) 2019-11-22 2019-11-22 一种倒装互连结构及其制备方法

Country Status (1)

Country Link
CN (1) CN111029267B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101615585A (zh) * 2008-06-27 2009-12-30 台湾积体电路制造股份有限公司 堆叠器件的方法
CN202084577U (zh) * 2011-06-02 2011-12-21 晶科电子（广州）有限公司 一种高可靠性的发光二极管
US20130193581A1 (en) * 2006-08-25 2013-08-01 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
US20140346683A1 (en) * 2007-08-16 2014-11-27 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
CN104380446A (zh) * 2013-03-14 2015-02-25 大自达电线株式会社 焊接用线

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001149B1 (ko) * 1991-04-16 1994-02-14 삼성전자 주식회사 반도체 장치의 칩 본딩 방법
JPH098046A (ja) * 1995-06-20 1997-01-10 Nippon Avionics Co Ltd 半導体チップの突起電極形成方法
US20070200234A1 (en) * 2006-02-28 2007-08-30 Texas Instruments Incorporated Flip-Chip Device Having Underfill in Controlled Gap
FR2948493B1 (fr) * 2009-07-27 2012-02-10 St Microelectronics Grenoble 2 Procede de connexion electrique d'un fil a un plot d'une puce de circuits integres et dispositif electronique

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130193581A1 (en) * 2006-08-25 2013-08-01 Micron Technology, Inc. Packaged microdevices and methods for manufacturing packaged microdevices
US20140346683A1 (en) * 2007-08-16 2014-11-27 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
CN101615585A (zh) * 2008-06-27 2009-12-30 台湾积体电路制造股份有限公司 堆叠器件的方法
CN202084577U (zh) * 2011-06-02 2011-12-21 晶科电子（广州）有限公司 一种高可靠性的发光二极管
CN104380446A (zh) * 2013-03-14 2015-02-25 大自达电线株式会社 焊接用线

Also Published As

Publication number Publication date
CN111029267A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
CN102148206B (zh) 半导体装置封装件及其制造方法
JP4023159B2 (ja) 半導体装置の製造方法及び積層半導体装置の製造方法
KR20050050155A (ko) 플립칩 패키징 공정에서 접합력이 향상된 플립칩 접합방법과 이를 위한 기판의 금속 적층구조
US6153938A (en) Flip-chip connecting method, flip-chip connected structure and electronic device using the same
WO2008109524A2 (en) System and method for increased stand-off height in stud bumping process
JPH11328352A (ja) アンテナとｉｃチップとの接続構造、及びｉｃカード
CN107170691B (zh) 一种微焊盘上叠加或并排进行自动楔焊的方法
CN101939832A (zh) 热机械的倒焊芯片的模片焊接
CN101527271A (zh) 一种使用锥面焊盘进行热超声倒装焊的芯片封装方法
TWI539586B (zh) 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法
CN111029267B (zh) 一种倒装互连结构及其制备方法
CN208796987U (zh) 一种引线框架及其超薄型小外形倒装封装件
CN114050136A (zh) 一种芯片焊盘植球整平及二次焊接的方法
US20060261456A1 (en) Micromodule, particularly for chip card
CN111009520B (zh) 一种3d集成芯片及其制备方法
CN111029266B (zh) 一种制备钉头凸点的方法及钉头凸点
CN105070666B (zh) 芯片、用于芯片封装的引线键合方法、装置及分离装置
CN207924719U (zh) 一种双界面芯片及其双界面模块和双界面卡
US7768106B2 (en) Multi-chip stack structure and fabrication method thereof
CN111128979B (zh) 一种晶圆级的3d芯片制备方法
CN106206339B (zh) 一种微铜柱间铜铜直接热超声倒装键合方法及其装置
JP3827442B2 (ja) 半導体パッケージの製造方法
CN103855043A (zh) 半导体封装倒装焊接方法
KR20240022422A (ko) 반도체 칩 패키지에 적용되는 비구형 솔더볼의 제조방법
CN109037185A (zh) 一种引线框架及其超薄型小外形倒装封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant