CN112420679A - 一种射频模块三维堆叠结构及其制作方法 - Google Patents

一种射频模块三维堆叠结构及其制作方法 Download PDF

Info

Publication number
CN112420679A
CN112420679A CN202011309710.4A CN202011309710A CN112420679A CN 112420679 A CN112420679 A CN 112420679A CN 202011309710 A CN202011309710 A CN 202011309710A CN 112420679 A CN112420679 A CN 112420679A
Authority
CN
China
Prior art keywords
glass
layer
silicon
carrier layer
radio frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011309710.4A
Other languages
English (en)
Other versions
CN112420679B (zh
Inventor
卢茜
张剑
曾策
王文博
朱晨俊
董乐
文泽海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202011309710.4A priority Critical patent/CN112420679B/zh
Publication of CN112420679A publication Critical patent/CN112420679A/zh
Application granted granted Critical
Publication of CN112420679B publication Critical patent/CN112420679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种射频模块三维堆叠结构及其制作方法，包括玻璃帽层、玻璃载体层、玻璃转接框层、硅基载体层、陶瓷封装层与射频芯片；玻璃载体层、玻璃转接框层、硅基载体层均设有通孔与互连线；玻璃帽层、玻璃载体层、玻璃转接框层、硅基载体层、陶瓷封装层自上而下依次堆叠互连；射频芯片位于硅基载体层的上表面和玻璃载体层的上表面，通过引线结构与载体层上的电路焊盘连接等；本发明通过多种材料高密度基板的组合与堆叠，实现射频模块性能更优，密度更高，并且集成工艺简单灵活，可靠性更好等。

Description

一种射频模块三维堆叠结构及其制作方法
技术领域
本发明涉及微电子集成封装领域，更为具体的，涉及一种射频模块三维堆叠结构及其制作方法。
背景技术
射频模块为了达到最佳的性能，应用了多种不同材料与工艺的芯片进行异构集成。传统二维平面集成的多芯片模块封装技术(MultiChipModule，MCM)已经难以满足电子设备持续小型化、轻量化、多功能化的发展要求，要求在垂直方向进行三维堆叠，以满足射频模块的应用需求。中国专利CN107359156B和CN207861877U公开的射频微系统集成技术，采用硅作为基板材料，利用硅通孔(TSV)与晶圆键合工艺，实现了模块的三维高密度集成。
然而，射频模块功能与结构的复杂性使得基于单一基板材料的模块应用受限，例如，天线以及高Q值电感等射频无源器件要求基板材料的介电常数低，损耗小，而硅材料的介电常数高(11.5)，损耗因子大，难以满足该需求；模块封装要求具有较好的结构强度以满足后道集成与应用过程中的可靠性要求，而硅基封装由于基板厚度薄且存在大量腔槽结构，结构强度一般。因此，为实现射频模块综合性能更优，应采用多种材料的高密度基板进行三维堆叠。
多种材料的高密度基板在三维堆叠的过程中，由于不同材料的基板形状与尺寸不同，难以通过晶圆键合工艺进行多层堆叠，如何设计堆叠结构与工艺，使其满足电子装备系统高密度、高性能、高可靠的应用需求，现有技术尚未给出解决方案。
发明内容
本发明的目的在于克服现有技术的不足，提供一种射频模块三维堆叠结构及其制作方法，通过多种材料高密度基板的组合与堆叠，实现射频模块性能更优，密度更高，并且集成工艺简单灵活，可靠性更好等优点。
本发明的目的是通过以下方案实现的：
一种射频模块三维堆叠结构，包括玻璃帽层、玻璃载体层、玻璃转接框层、硅基载体层、陶瓷封装层与射频芯片；玻璃载体层、玻璃转接框层、硅基载体层均设有通孔与互连线；玻璃帽层、玻璃载体层、玻璃转接框层、硅基载体层、陶瓷封装层自上而下依次堆叠互连；射频芯片位于硅基载体层的上表面和玻璃载体层的上表面，通过引线结构与载体层上的电路焊盘连接；玻璃帽层、玻璃载体层与玻璃转接框层构成玻璃堆叠结构；硅基载体层的上表面设置金凸点阵列结构与玻璃堆叠结构实现电气连接；硅基载体层与陶瓷封装层之间通过金属凸点阵列电气连接。
进一步地，所述陶瓷封装层包括薄膜陶瓷、低温共烧陶瓷或高温共烧陶瓷中的任一种。
进一步地，所述陶瓷封装层集成多个玻璃帽层、玻璃载体层、玻璃转接框层和硅基载体层堆叠电路。
进一步地，所述玻璃帽层内集成有天线。
进一步地，所述硅基载体层的上表面设置的金属凸点阵列结构厚度在2μm-10μm之间，直径在2μm-100μm之间。
进一步地，所述金属凸点阵列的直径在50μm-600μm之间。
进一步地，玻璃载体层、玻璃转接框层、硅基载体层的互连线表层金属材料为金。
一种射频模块三维堆叠结构的制作方法，包括：
步骤一，加工玻璃堆叠结构，准备玻璃晶圆A，在玻璃晶圆A上设置腔槽与键合金属层；准备玻璃晶圆B，并在玻璃晶圆B上设置穿玻璃通孔、互连布线层与键合金属层，再将射频芯片安装在玻璃晶圆B上，通过引线键合工艺实现互连；准备玻璃晶圆C，并在玻璃晶圆C上设置通槽、穿玻璃通孔、互连布线层与键合金属层；将玻璃A、B、C通过晶圆键合工艺进行堆叠，分片，获得玻璃堆叠结构；
步骤二，准备硅晶圆，在硅晶圆上设置穿硅通孔、互连布线，在上表面设置金凸点阵列，在下表面设置金属凸点阵列，分片获得硅基载体层；
步骤三，将硅基载体层通过回流焊接或超声热压焊接安装到陶瓷封装层上；
步骤四，将射频芯片安装到硅基载体层上，通过引线键合工艺实现互连；
步骤五，将堆叠结构通过热压焊接或超声热压焊接安装到硅基载体层上。
进一步地，步骤一中，玻璃晶圆A厚度在300μm-500μm之间；玻璃腔高度在200μm-400μm之间；玻璃晶圆B厚度在50μm-200μm之间；穿玻璃通孔直径在10μm-60μm之间；玻璃晶圆C厚度在300μm-500μm之间；穿玻璃通孔直径在30μm-100μm之间；晶圆键合工艺为热压键合工艺或共晶键合工艺；键合金属层为Au、Au/Sn或Au/In中任一种。
进一步地，步骤二中，硅晶圆厚度在100μm-200μm之间；穿硅通孔直径为在10μm-30μm之间；金属凸点材料为SnPb、SnAg3.5Cu0.5、Cu或Au中任一种。
本发明的有益效果是：
本发明通过多种材料高密度基板的组合与堆叠，实现射频模块性能更优，密度更高，并且集成工艺简单灵活，可靠性更好等。具体的，综合应用玻璃基板低介电常数、低损耗，硅基板高热导率、高互连密度以及多层共烧陶瓷基板布线能力强，可制备高深度腔槽，具有较好结构强度的优点，满足射频模块对于高性能、高散热以及高可靠性的要求；陶瓷封装层的两面均可集成多层堆叠电路，具备2-4层芯片垂直堆叠的高密度集成能力；通过晶圆键合工艺、金-金焊接与回流焊接工艺的结合，实现了不同材料基板间的高密度三维堆叠，解决了堆叠过程中工艺温度兼容性的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是射频模块三维堆叠结构剖面图；
图2是玻璃堆叠结构加工过程示意图；
图3是硅基载体层结构剖面图；
图4是硅基载体层与陶瓷封装层焊接结构剖面图；
图5是射频芯片安装在硅基载体上结构剖面图；
图6是玻璃堆叠结构与硅基载体层堆叠过程示意图；
图中，1-玻璃帽层，2-玻璃载体层，3-玻璃转接框层，4-硅基载体层，5-陶瓷封装层，6-射频芯片，7-金凸点阵列结构，8-金属凸点阵列，9-通孔，10-互连线，11-引线结构。
具体实施方式
如图1～6所示，一种射频模块三维堆叠结构，包括玻璃帽层1、玻璃载体层2、玻璃转接框层3、硅基载体层4、陶瓷封装层5与射频芯片6；玻璃载体层2、玻璃转接框层3、硅基载体层4均设有通孔9与互连线10；玻璃帽层1、玻璃载体层2、玻璃转接框层3、硅基载体层4、陶瓷封装层5自上而下依次堆叠互连；射频芯片6位于硅基载体层4的上表面和玻璃载体层2的上表面，通过引线结构与载体层上的电路焊盘连接；玻璃帽层1、玻璃载体层2与玻璃转接框层3构成玻璃堆叠结构；硅基载体层4的上表面设置金凸点阵列结构与玻璃堆叠结构实现电气连接；硅基载体层4与陶瓷封装层5之间通过金属凸点阵列8电气连接。
进一步地，所述陶瓷封装层5包括薄膜陶瓷、低温共烧陶瓷或高温共烧陶瓷中的任一种。
进一步地，所述陶瓷封装层5集成多个玻璃帽层1、玻璃载体层2、玻璃转接框层3和硅基载体层4堆叠电路。
进一步地，所述玻璃帽层1内集成有天线。
进一步地，所述硅基载体层4的上表面设置的金属凸点阵列结构厚度在2μm-10μm之间，直径在2μm-100μm之间。
进一步地，所述金属凸点阵列8的直径在50μm-600μm之间。
进一步地，玻璃载体层2、玻璃转接框层3、硅基载体层4的互连线表层金属材料为金。
一种射频模块三维堆叠结构的制作方法，包括：
步骤一，加工玻璃堆叠结构，准备玻璃晶圆A，在玻璃晶圆A上设置腔槽与键合金属层；准备玻璃晶圆B，并在玻璃晶圆B上设置穿玻璃通孔、互连布线层与键合金属层，再将射频芯片安装在玻璃晶圆B上，通过引线键合工艺实现互连；准备玻璃晶圆C，并在玻璃晶圆C上设置通槽、穿玻璃通孔、互连布线层与键合金属层；将玻璃A、B、C通过晶圆键合工艺进行堆叠，分片，获得玻璃堆叠结构；
步骤二，准备硅晶圆，在硅晶圆上设置穿硅通孔、互连布线，在上表面设置金凸点阵列，在下表面设置金属凸点阵列，分片获得硅基载体层；
步骤三，将硅基载体层通过回流焊接或超声热压焊接安装到陶瓷封装层上；
步骤四，将射频芯片安装到硅基载体层上，通过引线键合工艺实现互连；
步骤五，将堆叠结构通过热压焊接或超声热压焊接安装到硅基载体层上。
进一步地，步骤一中，玻璃晶圆A厚度在300μm-500μm之间；玻璃腔高度在200μm-400μm之间；玻璃晶圆B厚度在50μm-200μm之间；穿玻璃通孔直径在10μm-60μm之间；玻璃晶圆C厚度在300μm-500μm之间；穿玻璃通孔直径在30μm-100μm之间；晶圆键合工艺为热压键合工艺或共晶键合工艺；键合金属层为Au、Au/Sn或Au/In中任一种。
进一步地，步骤二中，硅晶圆厚度在100μm-200μm之间；穿硅通孔直径为在10μm-30μm之间；金属凸点材料为SnPb、SnAg3.5Cu0.5、Cu或Au中任一种。
如图1～6所示，本发明提供了一种射频模块三维堆叠结构(图1)，设置有玻璃帽层1、玻璃载体层2、玻璃转接框层3、硅基载体层4、陶瓷封装层5与射频芯片6；玻璃载体层2、玻璃转接框层3、硅基载体层4均设有通孔9与互连线10；玻璃帽层1、玻璃载体层2、玻璃转接框层3、硅基载体层4、陶瓷封装层5自上而下依次堆叠互连；射频芯片6位于玻璃载体层2和硅基载体层4的上表面，通过引线结构11与玻璃载体层2或硅基载体层4上的电路焊盘连接；玻璃帽层1、玻璃载体层2与玻璃转接框层3构成玻璃堆叠结构；硅基载体层4的上表面设置金凸点阵列结构7与堆叠结构实现电气连接；硅基载体层4与陶瓷封装层5之间通过金属凸点阵列8实现电气连接，陶瓷封装层5上可集成多个由玻璃帽层1、玻璃载体层2、玻璃转接框层3、硅基载体层4构成的堆叠电路。
在本发明的实施例中，射频模块三维堆叠结构的制备方法为：
(1)加工玻璃堆叠结构，如图2所示；
a)准备一片500μm厚的光敏玻璃晶圆A，使用光刻工艺和湿法腐蚀工艺加工玻璃腔，玻璃腔深300μm-400μm，然后通过溅射、电镀工艺的结合加工键合用金层。
b)准备一片100μm-200μm厚的玻璃晶圆B，通过激光刻蚀工艺加工通孔9，孔径10μm-30μm，使用溅射与电镀工艺将孔内镀金，实现通孔金属化。采用光刻、溅射、电镀的方法在B的表面加工金焊盘以及金互连线10。将玻璃晶圆B的背面与一块载片进行临时键合，之后将射频芯片6粘接到B上，通过引线11与B上的焊盘进行互连。
c)准备一片500μm厚的玻璃晶圆C，通过激光刻蚀在C上设置通槽、通孔9，孔径80μm-100μm，使用溅射与电镀工艺将孔内镀金，实现通孔金属化。采用光刻、溅射、电镀的方法在C的表面加工金互连线以及键合用金焊盘。
d)将A与B通过金-金热压晶圆键合工艺堆叠在一起，然后通过解键合工艺去除临时载片，再与C进行金-金热压晶圆键合，最后通过分片工艺获得玻璃堆叠结构。
(2)准备一片硅晶圆，在硅晶圆上通过光刻、深硅刻蚀、孔壁钝化、深孔键合和电镀工艺加工盲孔，然后在上表面通过光刻、溅射、电镀工艺加工布线10以及金凸点阵列结构7，凸点直径2μm-10μm，厚度4μm-5μm。将硅晶圆上表面与一片载片进行临时键合，减薄硅晶圆背面形成通孔9，然后通过钝化、光刻、溅射、电镀工艺完成背面图形焊盘，并在背面加工凸点8，凸点材料为Sn63Pb37，凸点直径为200μm-300μm。通过解键合工艺去除临时载片，最后分片获得硅基载体层4，见图3。
(3)将硅基载体层4通过热风回流焊工艺安装到陶瓷封装层5上，并进行底部填充，见到图4。
(4)将射频芯片6粘接到硅基载体层4上，通过超声热压焊工艺实现互连，见图5。
(5)见图6，将玻璃堆叠结构通过超声热压焊接依次焊接到硅基载体层4上，从而完成射频模块的三维堆叠。
本说明书中所有实施例公开的所有特征(包括任何附加权利要求、摘要和附图)，或隐含公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合和/或扩展、替换。

Claims (10)

1.一种射频模块三维堆叠结构，其特征在于，包括玻璃帽层(1)、玻璃载体层(2)、玻璃转接框层(3)、硅基载体层(4)、陶瓷封装层(5)与射频芯片(6)；玻璃载体层(2)、玻璃转接框层(3)、硅基载体层(4)均设有通孔(9)与互连线(10)；玻璃帽层(1)、玻璃载体层(2)、玻璃转接框层(3)、硅基载体层(4)、陶瓷封装层(5)自上而下依次堆叠互连；射频芯片(6)位于硅基载体层(4)的上表面和玻璃载体层(2)的上表面，通过引线结构与载体层上的电路焊盘连接；玻璃帽层(1)、玻璃载体层(2)与玻璃转接框层(3)构成玻璃堆叠结构；硅基载体层(4)的上表面设置金凸点阵列结构(7)玻璃堆叠结构实现电气连接；硅基载体层(4)与陶瓷封装层(5)之间通过金属凸点阵列(8)电气连接。
2.根据权利要求1所述的射频模块三维堆叠结构，其特征在于，所述陶瓷封装层(5)包括薄膜陶瓷、低温共烧陶瓷或高温共烧陶瓷中的任一种。
3.根据权利要求2所述的射频模块三维堆叠结构，其特征在于，所述陶瓷封装层(5)集成多个玻璃帽层(1)、玻璃载体层(2)、玻璃转接框层(3)和硅基载体层(4)堆叠电路。
4.根据权利要求1所述的射频模块三维堆叠结构，其特征在于，所述玻璃帽层(1)内集成有天线。
5.根据权利要求1所述的射频模块三维堆叠结构，其特征在于，所述硅基载体层(4)的上表面设置的金属凸点阵列结构厚度在2μm-10μm之间，直径在2μm-100μm之间。
6.根据权利要求1所述的射频模块三维堆叠结构，其特征在于，所述金属凸点阵列(8)的直径在50μm-600μm之间。
7.根据权利要求1所述的射频模块三维堆叠结构，其特征在于，玻璃载体层(2)、玻璃转接框层(3)、硅基载体层(4)的互连线表层金属材料为金。
8.一种射频模块三维堆叠结构的制作方法，其特征在于，包括：
步骤一，加工玻璃堆叠结构，准备玻璃晶圆A，在玻璃晶圆A上设置腔槽与键合金属层；准备玻璃晶圆B，并在玻璃晶圆B上设置穿玻璃通孔、互连布线层与键合金属层，再将射频芯片安装在玻璃晶圆B上，通过引线键合工艺实现互连；准备玻璃晶圆C，并在玻璃晶圆C上设置通槽、穿玻璃通孔、互连布线层与键合金属层；将玻璃A、B、C通过晶圆键合工艺进行堆叠，分片，获得玻璃堆叠结构；
步骤二，准备硅晶圆，在硅晶圆上设置穿硅通孔、互连布线，在上表面设置金凸点阵列，在下表面设置金属凸点阵列，分片获得硅基载体层；
步骤三，将硅基载体层通过回流焊接或超声热压焊接安装到陶瓷封装层上；
步骤四，将射频芯片安装到硅基载体层上，通过引线键合工艺实现互连；
步骤五，将堆叠结构通过热压焊接或超声热压焊接安装到硅基载体层上。
9.根据权利要求8所述的射频模块三维堆叠结构的制作方法，其特征在于，步骤一中，玻璃晶圆A厚度在300μm-500μm之间；玻璃腔高度在200μm-400μm之间；玻璃晶圆B厚度在50μm-200μm之间；穿玻璃通孔直径在10μm-60μm之间；玻璃晶圆C厚度在300μm-500μm之间；穿玻璃通孔直径在30μm-100μm之间；晶圆键合工艺为热压键合工艺或共晶键合工艺；键合金属层为Au、Au/Sn或Au/In中任一种。
10.根据权利要求8所述的射频模块三维堆叠结构的制作方法，其特征在于，步骤二中，硅晶圆厚度在100μm-200μm之间；穿硅通孔直径为在10μm-30μm之间；金属凸点材料为SnPb、SnAg3.5Cu0.5、Cu或Au中任一种。
CN202011309710.4A 2020-11-20 2020-11-20 一种射频模块三维堆叠结构及其制作方法 Active CN112420679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011309710.4A CN112420679B (zh) 2020-11-20 2020-11-20 一种射频模块三维堆叠结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011309710.4A CN112420679B (zh) 2020-11-20 2020-11-20 一种射频模块三维堆叠结构及其制作方法

Publications (2)

Publication Number Publication Date
CN112420679A true CN112420679A (zh) 2021-02-26
CN112420679B CN112420679B (zh) 2023-03-21

Family

ID=74774263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011309710.4A Active CN112420679B (zh) 2020-11-20 2020-11-20 一种射频模块三维堆叠结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112420679B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066781A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠模组、三维模组和堆叠工艺
CN113838845A (zh) * 2021-11-26 2021-12-24 成都雷电微力科技股份有限公司 一种基于三维堆叠气密封装的tr组件及组装方法
CN114725068A (zh) * 2022-02-24 2022-07-08 中国电子科技集团公司第二十九研究所 一种保持元件高q值的低剖面三维集成射频模组
CN114759015A (zh) * 2022-03-02 2022-07-15 中国电子科技集团公司第二十九研究所 一种大功率射频芯片三维堆叠集成结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201521A1 (en) * 2002-04-25 2003-10-30 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
US20080194058A1 (en) * 2005-04-21 2008-08-14 Wavenicsesp Method for Manufacturing Passive Device and Semiconductor Package Using Thin Metal Piece
CN103489885A (zh) * 2013-09-30 2014-01-01 格科微电子（上海）有限公司 图像传感器芯片的晶圆级封装方法
US20140057391A1 (en) * 2012-08-24 2014-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Warpage Control for Three Dimensional Integrated Circuit (3DIC) Stacking
US20200219861A1 (en) * 2017-12-28 2020-07-09 Intel Corporation Front end system having an acoustic wave resonator (awr) on an interposer substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201521A1 (en) * 2002-04-25 2003-10-30 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
US20080194058A1 (en) * 2005-04-21 2008-08-14 Wavenicsesp Method for Manufacturing Passive Device and Semiconductor Package Using Thin Metal Piece
US20140057391A1 (en) * 2012-08-24 2014-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Carrier Warpage Control for Three Dimensional Integrated Circuit (3DIC) Stacking
CN103489885A (zh) * 2013-09-30 2014-01-01 格科微电子（上海）有限公司 图像传感器芯片的晶圆级封装方法
US20200219861A1 (en) * 2017-12-28 2020-07-09 Intel Corporation Front end system having an acoustic wave resonator (awr) on an interposer substrate

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066781A (zh) * 2021-03-23 2021-07-02 浙江集迈科微电子有限公司 转接板堆叠模组、三维模组和堆叠工艺
CN113066781B (zh) * 2021-03-23 2024-01-26 浙江集迈科微电子有限公司 转接板堆叠模组、三维模组和堆叠工艺
CN113838845A (zh) * 2021-11-26 2021-12-24 成都雷电微力科技股份有限公司 一种基于三维堆叠气密封装的tr组件及组装方法
CN113838845B (zh) * 2021-11-26 2022-02-11 成都雷电微力科技股份有限公司 一种基于三维堆叠气密封装的tr组件及组装方法
CN114725068A (zh) * 2022-02-24 2022-07-08 中国电子科技集团公司第二十九研究所 一种保持元件高q值的低剖面三维集成射频模组
CN114725068B (zh) * 2022-02-24 2023-11-28 中国电子科技集团公司第二十九研究所 一种保持元件高q值的低剖面三维集成射频模组
CN114759015A (zh) * 2022-03-02 2022-07-15 中国电子科技集团公司第二十九研究所 一种大功率射频芯片三维堆叠集成结构及其制备方法

Also Published As

Publication number Publication date
CN112420679B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
CN112420679B (zh) 一种射频模块三维堆叠结构及其制作方法
US10832942B2 (en) Non-embedded silicon bridge chip for multi-chip module
KR101690549B1 (ko) 내장 칩 패키지
US7683478B2 (en) Hermetic seal and reliable bonding structures for 3D applications
US20180240789A1 (en) Stackable electronic package and method of fabricating same
US20050230797A1 (en) Chip packaging structure
KR100565961B1 (ko) 3차원 적층 칩 패키지 제조 방법
US20060081976A1 (en) Fabrication of semiconductor dies with micro-pins and structures produced therewith
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
CN111199957A (zh) 一种芯片和天线集成的三维封装结构及其制备方法
CN111799188B (zh) 一种利用tsv和tgv的减薄晶圆封装工艺
CN114497019A (zh) 一种多芯片立体集成结构及制作方法
US11362057B2 (en) Chip package structure and manufacturing method thereof
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
CN116646335A (zh) 一种封装互联结构、制备方法及电子系统
US7785928B2 (en) Integrated circuit device and method of manufacturing thereof
CN113066780B (zh) 转接板堆叠模组、多层模组和堆叠工艺
EP3987571A1 (en) Connecting multiple chips using an interconnect device
CN211980611U (zh) 扇出型系统级封装结构
CN116895636B (zh) 封装基板及其制法
CN215988737U (zh) 一种基于2.5d结构多层互联的pop封装结构
CN211480020U (zh) 扇出型系统级封装结构
CN109872987B (zh) 带有散热结构的系统封装板卡结构及其制作方法
JPS6290959A (ja) 半導体装置の製造方法
US20230100769A1 (en) High density interconnection and wiring layers, package structures, and integration methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant