CN101009230A - 晶片级封装和切割的方法 - Google Patents
晶片级封装和切割的方法 Download PDFInfo
- Publication number
- CN101009230A CN101009230A CNA2006100060633A CN200610006063A CN101009230A CN 101009230 A CN101009230 A CN 101009230A CN A2006100060633 A CNA2006100060633 A CN A2006100060633A CN 200610006063 A CN200610006063 A CN 200610006063A CN 101009230 A CN101009230 A CN 101009230A
- Authority
- CN
- China
- Prior art keywords
- wafer
- class encapsulation
- encapsulated
- cutting method
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005538 encapsulation Methods 0.000 title claims abstract description 59
- 238000005520 cutting process Methods 0.000 title claims description 84
- 238000000034 method Methods 0.000 title claims description 66
- 238000000576 coating method Methods 0.000 claims description 23
- 238000005516 engineering process Methods 0.000 claims description 23
- 239000011248 coating agent Substances 0.000 claims description 22
- 239000004568 cement Substances 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 8
- 208000002925 dental caries Diseases 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 3
- 229920002521 macromolecule Polymers 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 3
- 239000004033 plastic Substances 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 87
- 230000008569 process Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
首先提供封装晶片与元件晶片，且该封装晶片的正面有多个腔体及沟槽。随后接合该封装晶片与该元件晶片，并进行第一切割工艺。接着贴附粘着层于该封装晶片之上，再进行第二切割工艺并移除该粘着层，形成晶片级封装结构。最后，将该晶片级封装结构分割为多个封装管芯。
Description
技术领域
本发明涉及一种封装和切割的方法，尤指一种晶片级封装和切割的方法。
背景技术
半导体元件的封装(packaging)为其工艺的重要步骤，所谓封装是指将装置中的核心结构组合起来，封装的作用在于保护脆弱的半导体元件(如光学元件、微机电元件等)免于受外在环境的侵害(如机械力伤害或微粒污染等)，并负起机械支撑与信号输出或输入的功能。
公知的封装工艺如下：首先将已完成加工艺加工的晶片切割分离为一颗颗的管芯(die)，将一颗颗分离的管芯放置在导线架上并以环氧(epoxy)固定，此步骤称的为粘晶，再经由引线键合或倒装片等步骤，将前述的管芯封装完成。此种封装方式所生产的封装管芯尺寸略大，且封装过程繁琐，并不符合目前电子产品讲求轻薄且体积小的要求，且不适合批量生产；再者，此种封装技术的瓶颈常出现在后期的切割工艺当中，外来的机械力可能造成结构性的破坏，且切割的过程中所产生的微粒可能会污染产品，致使成品率下降。
发明内容
本发明的主要目的在于提供一种晶片级封装的切割方法，以提升封装工艺提升的成品率与可靠度。
为达上述目的，本发明提供一种晶片级封装切割的方法。根据上述方法，首先提供用作上盖结构的封装晶片，且该封装晶片的正面有多个下凹的腔体，进行预切割(pre-cutting)工艺，形成多条沟槽于所述腔体间，所述沟槽并未贯穿该封装晶片，且所述沟槽与所述腔体由此定义出多个支撑壁。还提供元件晶片，该元件晶片的表面包含多个元件及多个连接垫，接下来接合该封装晶片与该元件晶片，自对应于所述沟槽的位置切割该封装晶片，并将粘着层贴设于该封装晶片上。最后移除该粘着层，同时移除未与该元件晶片接合的该封装晶片，使所述连接垫外露，而形成晶片级封装结构，同时此晶片级封装结构可满足晶片级测试的需求。
此种晶片级封装的切割方法，可简化切割工艺，降低因切割或管芯分离造成的破坏或污染；此晶片级封装的切割方法，适用于一般电子元件、微机电元件(MEMS device)或光学元件(optical device)的封装，并有效降低后段工艺(如晶片切割、裂片、清洗...等)所造成的成品率损失，且具有量测简易、高成品率、适合批量生产、容于一般半导体工艺的优势。
附图说明
图1至图9为本发明的优选实施例晶片级封装切割方法的示意图。
图10为本发明的另一实施例接合封装晶片与元件晶片的方法示意图。
附图标记说明
10、1000封装晶片 12、1010透明基板
121封装晶片的正面 14腔体
16、1020晶片图案 161、1012沟槽
162、1014支撑壁30 1100元件晶片
32、1120元件 34、1110连接垫
40晶片级封装结构 42接合剂
44、1220气密视窗 62粘着层
90封装管芯
具体实施方式
图1至图9为本发明的优选实施例晶片级封装切割方法的示意图。如图1所示，图1为用作上盖结构的封装晶片10，封装晶片10包含透明基板12、晶片图案16及由晶片图案16所定义的多个下凹的腔体14，且腔体14位于封装晶片10的正面121。透明基板12由石英、塑胶或玻璃或其他可透光材料所构成，而在本实施例中，透明基板12为玻璃基板。请参考图2，依预定的位置，对封装晶片10进行预切割工艺，其中预切割工艺可为湿式晶片切割，如湿式蚀刻工艺，或干式晶片切割，如干式蚀刻工艺或利用切割刀具。上述预切割工艺在腔体14间的晶片图案16上形成多条沟槽161，且腔体14与沟槽161间由此定义出多个支撑壁162。此外，沟槽161穿过晶片图案16并深及透明基板12，但未贯穿透明基板12。在本实施例中，沟槽161在该透明基板12上留下约100微米(μm)的切割痕，但沟槽161的深度并不限于此，而可视透明基板12的厚度作适度变更。
如图3所示，提供元件晶片30，元件晶片30的表面设有多个元件32及多个连接垫34。元件32可以是光学元件、一般电子元件或微机电元件，在本实施例中，元件32为感光元件(image sensor device)。接着将封装晶片10与元件晶片30进行对位，使封装晶片10的腔体14恰对应于元件晶片30的元件32。
如图4所示，将接合剂42如：高分子胶或玻璃胶(glass frit)等，利用丝网印刷、涂布等方式形成于支撑壁162前端，或将接合剂42形成于元件晶片30表面对应于间隔壁162的位置，再将间隔壁162与元件晶片30进行气密性接合，由此使封装晶片10的各腔体14与元件晶片30接合，分别形成气密视窗(hermetic window)44。上述气密视窗44可保护元件32，且提供适度的空间可供所述元件32操作用。
如图5所示，随即进行第一切割工艺，自部分对应沟槽161。位置切割封装晶片10。由于前述预切割工艺所形成的沟槽161已深及透明基板12，因此第一切割工艺可以轻易地切穿封装晶片10，且元件晶片30或气密视窗44所保护的元件32不会有所损伤，且不会受到第一切割工艺所产生的微粒污染。
如图6所示，还提供粘着层62，并将粘着层62贴附于封装晶片10上，粘着层62选自紫外线胶带(UV tape)、热分离胶带(thermal tape)或蓝膜(bluetape)其中之一。如图7所示，进行第二切割工艺，自对应第一切割工艺未切割的沟槽161的位置，切割封装晶片10，且第二切割工艺将同时切穿粘着层62及透明基板12，使未与元件晶片30接合的封装晶片10与气密视窗44分离。
如图8所示，将粘着层62移除，同时，将一并移除贴附于粘着层62且未与元件晶片30接合的封装晶片10，使原本被遮蔽的元件34外露，形成晶片级封装结构40。由上述可知，本发明的方法先将粘着层62贴附于封装晶片10上，再进行第二切割工艺，而待第二切割工艺完毕后再于移除粘着层62之际一并移除元件32上方未与元件晶片30接合的封装晶片10，故可以避免未与元件晶片30接合的封装晶片10因震动而使切割刀具断裂，并降低封装晶片10掉落于元件32而造成元件受损的风险。另外，晶片级封装结构40可直接进行晶片级测试，以监控晶片级封装40的品质。
请参考图9，将完成测试的该晶片级封装结构40再进行单体化的分割，以形成多个已封装完成的封装管芯90，以供后续电子产品加工使用。
除前述的实施例的接合方式外，本发明的封装晶片与元件晶片亦可利用其他方式接合。请参考图10，图10为本发明的另一实施例接合封装晶片与元件晶片的方法示意图。如图10所示，提供元件晶片1100及用作上盖结构的封装晶片1000。元件晶片1100的表面包含多个元件1120及多个连接垫1110；封装晶片1000包含透明基板1010、在封装晶片1000的上表面所定义的多个腔体(图未示)的晶片图案1020及由晶片图案1000，其中晶片图案1020呈现两侧较高、中心较低的凹字表面。封装晶片1000经预切割工艺切割后，形成多条沟槽1012由此沟槽1012与晶片图案1020定义出多个支撑壁1014，由于晶片图案1020具有两侧较高、中心较低的凹字表面，因此，支撑壁1014的厚度大于晶片图案1020中心的厚度，沟槽1012穿过晶片图案1020且深及透明基板1010，但未贯穿透明基板1010，在透明基板1010上留下约100微米深的切割痕，且切割痕的深度可视透明基板1010的厚度做调整。接着将封装晶片1000与元件晶片1100进行对位，封装晶片1000的所述腔体恰对应于元件晶片1100的元件1120。封装晶片1000与元件晶片1100进行气密性接合，由于支撑壁1014的厚度大于晶片图案1020中心的厚度，因此，晶片间的接合方式除了利用前述的接合剂接合外，尚可利用无介质的接合方法，如：阳极接合(anodic bonding)或融合接合(fusion bonding)，使支撑壁1014直接与元件晶片1100接合，且各该腔体与元件晶片1100分别形成气密视窗1220。在形成气密视窗1220后，即可接续前述实施例图5至图9步骤，在此不多加赘述。
由上述的实施例可知，本发明在半导体元件的封装流程中，加入预切割工艺的技术及粘着层的贴附，其中预切割工艺可减少切割工艺对管芯造成的损害和污染，而粘着层的贴附则可避免使用切割刀具切割封装晶片时，未与元件晶片接合的封装晶片因震动而使切割刀具断裂。因此，本发明有效提高产品成品率且适合批量生产，并具有容于一般半导体工艺的优势。
以上所述仅为本发明的优选实施例，凡依本发明的权利要求所做的等同变化与修饰，皆应属本发明的涵盖范围。
Claims (27)
1.一种晶片级封装切割方法，其步骤包含：
提供封装晶片，所述封装晶片的正面包含多个下凹的腔体；
在所述封装晶片的所述正面进行预切割工艺，在所述封装晶片的所述腔体间形成多条沟槽，其中所述沟槽未贯穿所述封装晶片，且所述沟槽与所述腔体之间形成多个间隔壁；
提供元件晶片，所述元件晶片的表面包含多个元件及多个连接垫；
接合所述封装晶片与所述元件晶片；以及
进行切割工艺，自对应于所述沟槽的位置切割所述封装晶片，并利用粘着层移除未与所述元件晶片接合的所述封装晶片，使所述元件晶片的所述连接元件外露，形成晶片级封装结构。
2.如权利要求1所述的晶片级封装切割方法，其中所述封装基板包含透明基板及设于所述透明基板的所述正面的晶片图案，且所述腔体由所述晶片图案所定义。
3.如权利要求2所述的晶片级封装切割方法，其中所述透明基板为玻璃、石英或塑胶。
4.如权利要求1所述的晶片级封装切割方法，其中接合所述封装晶片与所述元件晶片之后，各所述腔体分别形成气密视窗。
5.如权利要求1所述的晶片级封装切割方法，其中所述预切割工艺为一湿式晶片切割。
6.如权利要求1所述的晶片级封装切割方法，其中所述预切割工艺为一干式晶片切割。
7.如权利要求1所述的晶片级封装切割方法，其中所述元件晶片的所述元件为光学元件。
8.如权利要求1所述的晶片级封装切割方法，其中所述元件晶片的所述元件为微机电元件。
9.如权利要求1所述的晶片级封装切割方法，其中所述封装晶片与所述元件晶片利用接合剂加以接合。
10.如权利要求9所述的晶片级封装切割方法，其中所述接合剂为高分子胶或玻璃胶。
11.如权利要求1所述的晶片级封装切割方法，其中所述封装晶片与所述元件晶片利用阳极接合或融合接合加以接合。
12.如权利要求1所述的晶片级封装切割方法，其中所述切割工艺包含有：
进行第一切割工艺，自对应于部分所述沟槽的位置切割所述封装晶片；
将所述粘着层贴附于所述封装晶片上；
进行第二切割工艺，自对应于所述第一切割工艺未切割的所述沟槽的位置切割所述封装晶片；以及
移除所述粘着层并一并移除未与所述元件晶片接合的所述封装晶片。
13.如权利要求1所述的晶片级封装切割方法，其中所述粘着层选自紫外线胶带、热分离胶带或蓝膜。
14.如权利要求1所述的晶片级封装切割方法，还包含有在所述元件晶片的所述连接元件外露后，进行晶片级封装测试。
15.如权利要求14所述的晶片级封装切割方法，还包含有在所述晶片级封装测试后，单体化所述晶片级封装结构，以形成多个封装管芯。
16.一种晶片级封装切割方法，其步骤包含：
提供封装晶片，所述封装晶片包含透明基板、设于所述透明基板的正面的晶片图案，且由所述晶片图案所定义的多个腔体形成于所述透明基板的所述正面；
在所述封装晶片的所述正面进行预切割工艺，在所述晶片图案的所述腔体间形成多条沟槽，所述沟槽深及所述透明基板但未贯穿所述透明基板，且所述腔体与所述沟槽间由此定义出多个支撑壁；
提供元件晶片，所述元件晶片的表面包含多个元件及多个连接垫；
将所述封装晶片及所述元件晶片对位，使所述封装晶片的所述腔体对应于所述元件晶片的所述元件；
进行气密性接合工艺，接合所述封装晶片与所述元件晶片，形成多个气密视窗；
进行第一切割工艺，自对应于部分所述沟槽的位置切割所述封装晶片；
提供粘着层，并将所述粘着层贴设于所述封装晶片之上；
进行第二切割工艺，自对应于所述第一切割工艺未切割的所述沟槽的位置切割所述封装晶片；
移除所述粘着层，同时移除贴附于所述粘着层且未与所述元件晶片接合的所述封装晶片，使所述连接垫外露，形成晶片级封装结构；以及
单体化所述晶片级封装结构，形成多个封装管芯。
17.如权利要求16所述的晶片级封装切割方法，其中所述透明基板为玻璃、石英或塑胶。
18.如权利要求16所述的晶片级封装切割方法，其中所述预切割工艺为湿式晶片切割。
19.如权利要求16所述的晶片级封装切割方法，其中所述预切割工艺为干式晶片切割。
20.如权利要求16所述的晶片级封装切割方法，其中所述元件晶片的所述元件为光学元件。
21.如权利要求16所述的晶片级封装切割方法，其中所述元件晶片的所述元件为微机电元件。
22.如权利要求16所述的晶片级封装切割方法，其中所述封装晶片利用接合剂与所述元件晶片接合。
23.如权利要求22所述的晶片级封装切割方法，其中所述接合剂为高分子胶或玻璃胶。
24.如权利要求16所述的晶片级封装切割方法，其中所述支撑壁的厚度大于所述晶片图案的厚度。
25.如权利要求24所述的晶片级封装切割方法，其中所述封装晶片的所述支撑壁与所述元件晶片利用阳极接合或融合接合。
26.如权利要求16所述的晶片级封装切割方法，其中所述粘着层选自紫外线胶带、热分离胶带或蓝膜。
27.如权利要求16所述的晶片级封装切割方法，还包含有在所述元件晶片的所述连接垫外露后，进行一片级封装测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100060633A CN101009230A (zh) | 2006-01-24 | 2006-01-24 | 晶片级封装和切割的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006100060633A CN101009230A (zh) | 2006-01-24 | 2006-01-24 | 晶片级封装和切割的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101009230A true CN101009230A (zh) | 2007-08-01 |
Family
ID=38697559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100060633A Pending CN101009230A (zh) | 2006-01-24 | 2006-01-24 | 晶片级封装和切割的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101009230A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795074B2 (en) | 2008-08-20 | 2010-09-14 | China Wafer Level Csp Ltd. | WLCSP target and method for forming the same |
| CN102101112A (zh) * | 2009-12-18 | 2011-06-22 | 旺矽科技股份有限公司 | 发光二极管晶片分选方法 |
| CN103170461A (zh) * | 2009-08-07 | 2013-06-26 | 晶元光电股份有限公司 | 芯片分类方法 |
| US8714227B2 (en) | 2009-07-23 | 2014-05-06 | Epistar Corporation | Chip sorting apparatus |
| CN104467722A (zh) * | 2013-09-24 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 晶振的形成方法 |
| CN104944363A (zh) * | 2014-03-26 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件结构的制作方法 |
| CN105328804A (zh) * | 2014-06-20 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆的切割方法 |
| CN105984839A (zh) * | 2015-02-27 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
| CN107393840A (zh) * | 2017-06-15 | 2017-11-24 | 江苏长电科技股份有限公司 | 一种陶瓷基板封装的切割方法 |
| US10304716B1 (en) | 2017-12-20 | 2019-05-28 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
-
2006
- 2006-01-24 CN CNA2006100060633A patent/CN101009230A/zh active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7795074B2 (en) | 2008-08-20 | 2010-09-14 | China Wafer Level Csp Ltd. | WLCSP target and method for forming the same |
| US8714227B2 (en) | 2009-07-23 | 2014-05-06 | Epistar Corporation | Chip sorting apparatus |
| US9011638B2 (en) | 2009-07-23 | 2015-04-21 | Epistar Corporation | Chip sorting apparatus |
| CN103170461B (zh) * | 2009-08-07 | 2015-04-08 | 晶元光电股份有限公司 | 芯片分类方法 |
| CN103170461A (zh) * | 2009-08-07 | 2013-06-26 | 晶元光电股份有限公司 | 芯片分类方法 |
| CN102101112B (zh) * | 2009-12-18 | 2013-05-15 | 旺矽科技股份有限公司 | 发光二极管晶片分选方法 |
| CN102101112A (zh) * | 2009-12-18 | 2011-06-22 | 旺矽科技股份有限公司 | 发光二极管晶片分选方法 |
| CN104467722A (zh) * | 2013-09-24 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 晶振的形成方法 |
| CN104467722B (zh) * | 2013-09-24 | 2017-08-25 | 中芯国际集成电路制造(上海)有限公司 | 晶振的形成方法 |
| CN104944363A (zh) * | 2014-03-26 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件结构的制作方法 |
| CN105328804A (zh) * | 2014-06-20 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆的切割方法 |
| CN105328804B (zh) * | 2014-06-20 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 一种晶圆的切割方法 |
| CN105984839A (zh) * | 2015-02-27 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种mems器件及其制备方法、电子装置 |
| CN107393840A (zh) * | 2017-06-15 | 2017-11-24 | 江苏长电科技股份有限公司 | 一种陶瓷基板封装的切割方法 |
| US10304716B1 (en) | 2017-12-20 | 2019-05-28 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101009230A (zh) | 晶片级封装和切割的方法 | |
| CN1054437C (zh) | 微机械器件的制造方法 | |
| CN101897018B (zh) | 半导体装置及其制造方法 | |
| KR101561359B1 (ko) | 적층체, 및 그 적층체의 분리 방법 | |
| TWI267927B (en) | Method for wafer level package | |
| CN100565828C (zh) | 传感器芯片的封胶方法 | |
| US7598125B2 (en) | Method for wafer level packaging and fabricating cap structures | |
| CN100416802C (zh) | 晶片级封装方法及结构 | |
| US7470565B2 (en) | Method of wafer level packaging and cutting | |
| TWI286797B (en) | Method of wafer level packaging and cutting | |
| TWI278045B (en) | Method for wafer-level package | |
| US20070004087A1 (en) | Chip packaging process | |
| CN103888887A (zh) | 一种mems麦克风芯片切割方法 | |
| CN100570842C (zh) | 保护连接垫的晶片级封装的切割方法 | |
| WO2012120694A1 (ja) | ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ | |
| KR100590394B1 (ko) | 웨이퍼 레벨 패키지용 제조 공구, 및 다이 배치 방법 | |
| CN100530572C (zh) | 晶片级封装的方法 | |
| KR20100039690A (ko) | 웨이퍼 쏘잉 방법 | |
| CN101211791A (zh) | 晶圆级芯片封装制程与芯片封装结构 | |
| CN100470743C (zh) | 晶片级封装和切割的方法 | |
| JPH04223356A (ja) | 半導体装置の製造方法 | |
| US20120012963A1 (en) | Micro device packaging | |
| US20060124915A1 (en) | Production of an optoelectronic component that is enclosed in plastic, and corresponding methods | |
| JPS5898983A (ja) | 半導体圧力変換器の製造方法 | |
| US7696008B2 (en) | Wafer-level chip packaging process and chip package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |