CN101211791A - 晶圆级芯片封装制程与芯片封装结构 - Google Patents

晶圆级芯片封装制程与芯片封装结构 Download PDF

Info

Publication number
CN101211791A
CN101211791A CNA2006100636309A CN200610063630A CN101211791A CN 101211791 A CN101211791 A CN 101211791A CN A2006100636309 A CNA2006100636309 A CN A2006100636309A CN 200610063630 A CN200610063630 A CN 200610063630A CN 101211791 A CN101211791 A CN 101211791A
Authority
CN
China
Prior art keywords
chip
wafer
adhesion layer
active surface
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100636309A
Other languages
English (en)
Other versions
CN101211791B (zh
Inventor
陈建宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200610063630A priority Critical patent/CN101211791B/zh
Publication of CN101211791A publication Critical patent/CN101211791A/zh
Application granted granted Critical
Publication of CN101211791B publication Critical patent/CN101211791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

一种晶圆级芯片封装制程，包括下述步骤。首先，提供一个晶圆，晶圆内含多个芯片单元，且晶圆具有一个主动表面以及相对的一个背面，每一芯片单元在主动表面上具有若干个接垫。接着，在这些接垫下方形成若干个贯孔。接着，在这些贯孔内填入导电性材料与相对应的这些接垫电性连接，且导电性材料曝露并凸出于晶圆的背面。再者，在主动表面上形成一层透明黏着层。再来，在透明黏着层上配置一个透明盖板，以通过透明黏着层接合透明盖板与晶圆。然后，进行一单体化步骤，以分离这些芯片单元与其所对应的透明盖板，而形成多个独立的芯片封装结构。

Description

晶圆级芯片封装制程与芯片封装结构
技术领域
本发明是有关于一种封装制程与封装结构，且特别是有关于一种晶圆级芯片封装制程与芯片封装结构。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产，主要分为三个阶段：晶圆(wafer)的制造、集成电路的制作(IC process)以及集成电路的封装(IC package)等。其中，芯片(chip)是经由晶圆制作、电路设计、光罩(mask)制作以及切割晶圆(wafer sawing)等步骤而完成，而每一颗由晶圆切割所形成的芯片，在经由芯片上的接点与外部讯号电性连接后，可再以封装胶体(molding compound)将芯片包覆。其封装的目的在于防止芯片受到湿气、热量、噪声的影响，并提供芯片与外部电路之间电性连接的媒介，如此即完成集成电路的封装步骤。
然而，由于传统集成电路的封装步骤是在切割晶圆以形成多个芯片之后，经由打线制程(wire bonding process)或是覆晶制程(flip chipprocess)使芯片上的接点与外部讯号电性连接，之后再以封装胶体将芯片包覆。因此，芯片在未以封装胶体包覆之前，外界微粒(particles)容易掉附至芯片上，而使得现有芯片封装结构的制程良率(yield)降低，而且上述的封装制程的成本高。
为了解决上述问题，现有另一种芯片封装结构如图1所示。此芯片封装结构100包括芯片110、透明盖板120、间隔物(spacer)130与一层黏着层140。其中，芯片110的主动表面112上具有感光区114与位于感光区114周围的多个接垫116。此外，间隔物130的外围包覆有一层黏着层140，因此透明盖板120是通过间隔物130的支撑与透过黏着层140的黏着而配置于主动表面112的上方。
然而，现有芯片封装结构100的黏着层140通常会有空孔(void)或气泡(bubble)残留其中。此外，由于透明盖板120与芯片110之间仍有一个间隙，若在封装制程中有微粒残留其中，则会污染或刮损(scratch)感光区114，进而影响外界入射光讯号的路径，导致感光区114所接收的光讯号失真。由上述可知，现有芯片封装结构100实有改进的必要。
发明内容
本发明的目的是提供一种晶圆级芯片封装制程，可使得透明黏着层不易残留空孔或气泡，且制程中的微粒不易刮损或污染主动表面。
本发明的另一目的是提供一种芯片封装结构，其透明黏着层所残留空孔或气泡的数目较少，且透明黏着层完全保护主动表面上的感光区。
为达上述目的，本发明提出一种晶圆级芯片封装制程，包括下述步骤。首先，提供一个晶圆，晶圆内含多个芯片单元，且晶圆具有一个主动表面以及相对的一个背面，每一芯片单元的主动表面上具有若干个接垫。接着，在这些接垫下方形成若干个贯孔。接着，在这些贯孔内填入导电性材料与相对应的这些接垫电性连接，且导电性材料曝露并凸出于晶圆的背面。再者，形成一层透明黏着层于主动表面上。再来，在透明黏着层上配置一个透明盖板，以通过透明黏着层接合透明盖板与晶圆。然后，进行一单体化步骤，以分离这些芯片单元与其所对应的透明盖板，而形成多个独立的芯片封装结构。
在本发明的一个实施例中，上述形成这些贯孔的方法包括蚀刻。
在本发明的一个实施例中，上述填入导电性材料的方法包括印刷。
在本发明的一个实施例中，上述填入导电性材料的方法包括电镀。
在本发明的一个实施例中，上述形成透明黏着层的方法包括旋转涂布法(spin coating)。
在本发明的一个实施例中，上述晶圆级芯片封装制程在配置透明盖板于透明黏着层上之后，更包括固化透明黏着层的步骤。
为达上述目的，本发明提出一种芯片封装结构，包括一个硅基材、一个透明黏着层与一个透明盖板。硅基材具有主动表面以及相对的背面，其中主动表面上具有多个接垫，而这些接垫下方的硅基材内具有多个贯孔，且这些贯孔内配置有导电性材料，该导电性材料凸出于硅基材的背面。此外，透明黏着层配置于主动表面上，而透明盖板配置于透明黏着层上，以通过透明黏着层接合至硅基材。
在本发明的一个实施例中，上述硅基材的主动表面上可具有感光区，且感光区内具有一个光二极管阵列。
在本发明的一个实施例中，上述硅基材的主动表面上可具有感光区，且感光区内具有一个光二极管阵列。此外，这些接垫可围绕感光区配置，并电性连接至光二极管阵列。
在本发明的一个实施例中，上述这些接垫的材质包括铝。
在本发明的一个实施例中，上述导电性材料包括焊料。
与现有技术相比，由于在本发明的晶圆级芯片封装制程中，经由旋转涂布法所形成的透明黏着层可均匀地形成于主动表面上，因此本发明的晶圆级芯片封装制程可降低空孔或气泡残留于透明黏着层中的可能性且透明黏着层可完全保护主动表面。此外，由于本发明的芯片封装结构的透明黏着层所残留的空孔或气泡的数目较少且完全包覆主动表面，因此外界入射光讯号的路径不易受到这些空孔或气泡的影响且透明黏着层可完全保护感光区。
附图说明
图1绘示现有另一种芯片封装结构的示意图。
图2A至图2F绘示本发明的一个实施例的一种晶圆级芯片封装制程的侧视示意图。
具体实施方式
图2A至图2F绘示本发明的一个实施例的一种晶圆级芯片封装制程的侧视示意图。本实施例的晶圆级芯片封装制程包括下述步骤。首先，请参考图2A，提供一个晶圆W。晶圆W内含多个芯片单元C，且晶圆W具有一个主动表面212以及相对的一个背面214。每一芯片单元C在主动表面212上具有若干个接垫216，且接垫216的材质包括铝。
接着，请参考图2B，在这些接垫216下方形成若干个贯孔218。在本实施例中，形成这些贯孔218的方法包括蚀刻，例如使用雷射由晶圆W的背面214蚀刻至接垫216处。
接着，请参考图2C，在这些贯孔218内填入导电性材料M，且每一贯孔218内的导电材料M与相对应的接垫216相电性连接，而导电性材料M曝露并凸出于晶圆W的背面214。在本实施例中，上述填入导电性材料M的方法包括印刷(printing)或电镀(plating)，且导电材料M的材料包括焊料(solder)或其它合金。在此必须说明的是，本实施例的晶圆级芯片封装制程可在填入导电性材料M于这些贯孔218后，进行一个回焊(reflow)导电材料M的制程步骤，以使得曝露并凸出于晶圆W的背面214的导电材料M受热而熔融为球体状。
再者，请参考图2D，在主动表面212上形成一层透明黏着层220。在本实施例中，形成透明黏着层220的方法包括旋转涂布法，经由旋转涂布机台所产生的离心力，可使液态状的透明黏着层220由内而外呈辐射状移动，以避免气泡残留其中，并可控制透明黏着层220的厚度均匀一致，以平整地密合于主动表面212上，因此透明黏着层220可完全保护主动表面212且透明黏着层220的内部不易残留空孔或气泡。
再来，请参考图2E，在透明黏着层220上配置一个透明盖板230，以使得透明盖板230通过透明黏着层220而与晶圆W相接合。在本实施例中，晶圆级芯片封装制程在配置透明盖板230于透明黏着层220上之后，可以紫外线照射或加热的方式固化透明黏着层220。
然后，请参考图2F，进行单体化步骤，以分离这些芯片单元C(见图2A)与其所对应的透明盖板230，而形成多个独立的芯片封装结构200。本实施例中，单体化步骤例如是以切割治具(未绘示)沿着相邻二芯片单元C间之切割道(未绘示)进行切割，再以机台(未绘示)裂片的方式进行。
以下对于芯片封装结构200作一详细说明。请参考图2F，其绘示本发明的一个实施例的芯片封装结构的示意图。本实施例的芯片封装结构200包括硅基材210、透明黏着层220与透明盖板230。硅基材210具有主动表面212以及相对的背面214，其中主动表面212上具有多个接垫216，而这些接垫216下方的硅基材210内具有多个贯孔218，且这些贯孔218内配置有导电性材料M，该导电性材料M凸出于硅基材210的背面214且其末端为球体状或其它形状。此外，透明黏着层220配置于主动表面212上，而透明盖板230配置于透明黏着层220上，且透明盖板230藉由透明黏着层220接合至硅基材210。
在本实施例中，硅基材210的主动表面212上可具有一个感光区L，且感光区L内具有一个光二极管阵列(未绘示)，其可接受外界光讯号并转换为电讯号。此外，由于透明黏着层220所残留的空孔或气泡的数目较少且完全包覆主动表面212，因此外界入射光讯号的路径不易受到这些空孔或气泡的影响且透明黏着层220可完全保护感光区L。
另外，这些接垫216可围绕感光区L配置，并电性连接至光二极管阵列。就材料而言，这些接垫216的材质包括铝，导电性材料M包括焊料，而透明盖板230的材质则例如为玻璃或聚甲基丙烯酸甲酯(PMMA)。
综上所述，本发明之晶圆级芯片封装制程与芯片封装结构至少具有下列优点：
(一)由于在本发明的晶圆级芯片封装制程中，经由旋转涂布法所形成的透明黏着层可均匀地形成于主动表面上，因此本发明的晶圆级芯片封装制程可降低空孔或气泡残留于透明黏着层中的可能性。
(二)由于在本发明的晶圆级芯片封装制程中，经由旋转涂布法所形成的透明黏着层可均匀地形成于主动表面上，因此透明黏着层可完全保护主动表面。
(三)由于本发明的芯片封装结构的透明黏着层所残留的空孔或气泡的数目较少，因此外界入射光讯号的路径不易受到这些空孔或气泡的影响。
(四)由于本发明的芯片封装结构的透明黏着层完全包覆主动表面，因此透明黏着层可完全保护感光区。

Claims (10)

1.一种晶圆级芯片封装制程，其特征在于：其包括如下步骤：
提供一个晶圆的步骤，该晶圆内含多个芯片单元，且该晶圆具有一个主动表面以及相对的一个背面，每一该芯片单元的该主动表面上具有若干个接垫；
在该些接垫下方形成若干个贯孔的步骤；
在该些贯孔内填入导电性材料与相对应的该些接垫电性连接，且该导电性材料曝露并凸出于该晶圆的该背面的步骤；
在该主动表面上形成一层透明黏着层的步骤；
在该透明黏着层上配置一个透明盖板，以通过该透明黏着层接合该透明盖板与该晶圆的步骤；以及
进行一单体化步骤，以分离该些芯片单元与其所对应的该透明盖板，而形成多个独立的芯片封装结构的步骤。
2.如权利要求1所述的晶圆级芯片封装制程，其特征在于：形成该些贯孔的方法包括蚀刻。
3.如权利要求1所述的晶圆级芯片封装制程，其特征在于：填入该导电性材料的方法包括印刷或电镀。
4.如权利要求1所述的晶圆级芯片封装制程，其特征在于：形成该透明黏着层的方法包括旋转涂布法。
5.如权利要求1所述的晶圆级芯片封装制程，其特征在于：在该透明黏着层上配置该透明盖板之后，还包括固化该透明黏着层的步骤。
6.一种芯片封装结构，包括一个硅基材、一个透明黏着层及一个透明盖板；该硅基材具有一个主动表面以及相对的一个背面，其中该主动表面上具有多个接垫；其特征在于：该些接垫下方的该硅基材内具有多个贯孔，且该些贯孔内配置有导电性材料，该导电性材料凸出于该硅基材的背面；该透明黏着层配置于该主动表面上；该透明盖板配置于该透明黏着层上，以通过该透明黏着层接合至该硅基材。
7.如权利要求6所述的芯片封装结构，其特征在于：该硅基材的该主动表面上具有感光区，且该感光区内具有一个光二极管阵列。
8.如权利要求7所述的芯片封装结构，其特征在于：该些接垫是围绕该感光区配置，并电性连接至该光二极管阵列。
9.如权利要求6所述的芯片封装结构，其特征在于：该些接垫的材质包括铝。
10.如权利要求6所述的芯片封装结构，其特征在于：该导电性材料包括焊料。
CN200610063630A 2006-12-27 2006-12-27 晶圆级芯片封装制程与芯片封装结构 Active CN101211791B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200610063630A CN101211791B (zh) 2006-12-27 2006-12-27 晶圆级芯片封装制程与芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200610063630A CN101211791B (zh) 2006-12-27 2006-12-27 晶圆级芯片封装制程与芯片封装结构

Publications (2)

Publication Number Publication Date
CN101211791A true CN101211791A (zh) 2008-07-02
CN101211791B CN101211791B (zh) 2010-05-12

Family

ID=39611699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610063630A Active CN101211791B (zh) 2006-12-27 2006-12-27 晶圆级芯片封装制程与芯片封装结构

Country Status (1)

Country Link
CN (1) CN101211791B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN105098030A (zh) * 2015-06-17 2015-11-25 苏州迈瑞微电子有限公司 一种ic封装方法及其封装结构

Also Published As

Publication number Publication date
CN101211791B (zh) 2010-05-12

Similar Documents

Publication Publication Date Title
US10008533B2 (en) Semiconductor package
US6548330B1 (en) Semiconductor apparatus and method of fabricating semiconductor apparatus
CN101499445B (zh) 半导体器件及其制造方法
JP5378781B2 (ja) 半導体装置の製造方法および半導体装置
KR100636770B1 (ko) 반도체 장치 및 그 제조 방법
TWI533412B (zh) 半導體元件封裝結構及其形成方法
TWI463635B (zh) 具有堆疊的微電子單元之微電子封裝及其製造方法
CN103137632A (zh) 用于cmos图像传感器的内插板封装及其制造方法
US20090014876A1 (en) Wafer level stacked package having via contact in encapsulation portion and manufacturing method thereof
KR20080106082A (ko) 다이 수용 오프닝을 갖는 ｃｍｏｓ 이미지 센서 칩 스케일패키지 및 그 방법
JP4452235B2 (ja) パッケージ構造とその製造方法
JP2008244437A (ja) ダイ収容開口部を備えたイメージセンサパッケージおよびその方法
US20080009102A1 (en) Method for Encasulating Sensor Chips
CN101312203A (zh) 具有晶粒接收开孔之芯片尺寸影像传感器及其制造方法
JP2005033141A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造
CN108100985B (zh) 用于传感器应用的有贯穿端口的半导体封装体和制造方法
JP2000323616A (ja) 半導体パッケージ及びその製造方法
CN103151360A (zh) 用于cmos图像传感器的线结合内插板封装及其制造方法
KR20030067562A (ko) 반도체 장치의 제조방법
CN101211791B (zh) 晶圆级芯片封装制程与芯片封装结构
CN109411377A (zh) 一种超薄来料封装方法及封装结构
CN110473795B (zh) 一种大尺寸芯片的分层隔离封装结构及工艺
JP2003332542A (ja) 半導体装置およびその製造方法
US11245977B2 (en) Electric component with sensitive component structures and method for producing an electric component with sensitive component structures
CN101162711A (zh) 封装盖板、芯片封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant