CN109411377A - 一种超薄来料封装方法及封装结构 - Google Patents

一种超薄来料封装方法及封装结构 Download PDF

Info

Publication number
CN109411377A
CN109411377A CN201811316986.8A CN201811316986A CN109411377A CN 109411377 A CN109411377 A CN 109411377A CN 201811316986 A CN201811316986 A CN 201811316986A CN 109411377 A CN109411377 A CN 109411377A
Authority
CN
China
Prior art keywords
ultra
thin
loading plate
adhesive tape
thin wafers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811316986.8A
Other languages
English (en)
Other versions
CN109411377B (zh
Inventor
王之奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201811316986.8A priority Critical patent/CN109411377B/zh
Publication of CN109411377A publication Critical patent/CN109411377A/zh
Priority to PCT/CN2019/116270 priority patent/WO2020094095A1/zh
Priority to PCT/CN2019/116271 priority patent/WO2020094096A1/zh
Application granted granted Critical
Publication of CN109411377B publication Critical patent/CN109411377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请涉及一种超薄来料封装方法及封装方法，由于该封装方法中在超薄晶圆制程工艺形成单粒芯片，然后倒装到电路板再覆盖第一胶带后，再解键合承载板和超薄晶圆，第一胶带和电路板之间形容纳腔，用于容纳单粒芯片，从而能够为运输过程中的单粒芯片提供保护作用。而后续使用时，撕离第一胶带的同时能够将承载板带离电路板，使得进行后续工艺时能够方便进行。也即通过键合承载板降低了出现超薄来料在晶圆制程中容易出现翘曲甚至断裂的风险，同时还能够在运输过程中对单粒芯片进行保护，而且后续使用不影响其他工艺的进行。

Description

一种超薄来料封装方法及封装结构
技术领域
本发明涉及半导体器件制作技术领域，尤其涉及一种超薄来料封装方法及封装结构。
背景技术
众所周知，封装技术其实就是一种将芯片打包的技术，这种打包对于芯片来说是必须的。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。因此，封装技术是集成电路产业中非常关键的一环。
随着芯片集成度越来越高，封装技术目前的主流发展为三维封装技术(3DPackage)。其中，三维封装的优点在于可以提高互连线的密度，降低器件外形的总体高度。由于有可能将不同类型的芯片层叠在一起，而又具有较高的互连线密度，因此三维封装技术具有很好的应用前景。
在三维系统级封装技术中，硅通孔(TSV，Through-Silicon-Via)电极的连接路径可以缩短至只有一个芯片的厚度，所以能够实现路径最短和集成度最高的互连。通过硅通孔实现互连的系统级集成方案，能够在减少芯片面积的同时缓解互连延迟问题。
但是，在三维封装工艺中，晶圆的厚度至少需要减薄到70um以下，而当晶圆减薄到100um以下时，晶圆就会变得极其易碎，在对晶圆的研磨过程中就可能使得晶圆的边缘发生翘曲甚至断裂。
发明内容
有鉴于此，本发明提供一种超薄来料封装方法及封装结构，以解决现有技术中晶圆在制程中容易出现翘曲甚至断裂的问题。
为实现上述目的，本发明提供如下技术方案：
一种超薄来料封装方法，包括：
提供超薄晶圆，所述超薄晶圆包括相对设置的第一表面和第二表面，所述超薄晶圆的第一表面形成有多个呈阵列排布的功能区，相邻两个功能区之间具有切割沟道，所述第一表面包括多个与所述功能区电性连接的焊垫；
在所述超薄晶圆的第一表面键合承载板；
在所述超薄晶圆的第二表面上形成多个通孔，暴露出所述焊垫；
在所述超薄晶圆的第二表面上制作多个焊接凸起，所述焊接凸起与所述焊垫电性连接；
切割所述超薄晶圆以及承载板形成多个单粒芯片封装单元；
提供电路板；
将多个所述单粒芯片倒装至所述电路板上，使得所述单粒芯片上的焊接凸起与所述电路板电性连接；
覆盖第一胶带，所述第一胶带与所述承载板的顶面和所述电路板之间均粘结；
解键合所述承载板和多个所述单粒芯片。
优选地，所述提供超薄晶圆，具体包括：
提供带有第二胶带的超薄晶圆，所述第二胶带粘结所述超薄晶圆的第二表面，且所述第二胶带的边缘还设置有金属环。
优选地，在提供带有第二胶带的超薄晶圆之后，在所述超薄晶圆的第一表面键合承载板之前，还包括：
在所述带有第二胶带的超薄晶圆的第一表面临时结合所述承载板；
以所述超薄晶圆的边缘为裁剪线，将所述第二胶带、超薄晶圆和承载板裁剪下来得到临时键合结构，去除所述金属环和多余的第二胶带。
优选地，所述在所述超薄晶圆的第一表面键合承载板，具体包括：
对所述临时键合结构中的超薄晶圆和承载板实现键合；
去除所述第二胶带。
优选地，所述承载板为透明承载板。
优选地，所述在所述带有第二胶带的超薄晶圆的第一表面临时结合所述承载板，具体为：
在所述带有第二胶带的超薄晶圆的第一表面涂覆光固化胶黏剂；
将所述承载板通过所述光固化胶黏剂粘接在所述带有第二胶带的超薄晶圆的第一表面。
优选地，所述光固化胶黏剂为UV胶黏剂。
优选地，所述对所述临时键合结构中的超薄晶圆和承载板实现键合，具体包括：
采用紫外光照射所述临时键合结构的承载板侧；
将所述UV胶黏剂固化，使得所述临时键合结构中的超薄晶圆的第一表面和所述承载板实现键合。
优选地，所述第一胶带为透明胶带，所述解键合所述承载板和多个所述单粒芯片，具体包括：
采用激光照射所述承载板侧，激光透过所述第一胶带和所述承载板将所述UV胶黏剂，解键合所述承载板与所述芯片。
优选地，所述在所述超薄晶圆的第二表面上形成多个通孔，暴露出所述焊垫，具体包括：
对所述超薄晶圆的第二表面上对应所述焊垫的位置进行刻蚀处理，暴露出所述焊垫。
优选地，在所述对所述超薄晶圆的第二表面上对应所述焊垫的位置进行刻蚀处理，暴露出所述焊垫之后还包括：
形成绝缘层，所述绝缘层覆盖所述超薄晶圆的第二表面且所述绝缘层覆盖所述通孔的侧壁，并暴露所述通孔的底面；
在所述绝缘层上形成再布线层，所述再布线层在所述通孔的底部与所述焊垫连接；
形成阻焊层，所述阻焊层覆盖所述再布线层和所述绝缘层；
在所述阻焊层上形成开口。
优选地，所述在所述超薄晶圆的第二表面上制作多个焊接凸起，所述焊接凸起与所述焊垫电性连接，具体包括：
在所述开口内形成焊接凸起；
所述焊接凸起与所述再布线层电性连接，并通过所述再布线层与所述焊垫电性连接。
优选地，超薄来料封装方法还包括：
撕离所述第一胶带，所述第一胶带粘结所述承载板，将所述承载板与所述芯片分离。
本发明还提供一种封装结构，采用上面任意一项所述的超薄来料封装方法形成，所述封装结构包括：
电路板，所述电路板上包括多个电路结构，相邻两个电路结构之间设置有切割道；
多个芯片，一个芯片与一个所述电路结构电性连接；
位于每个所述芯片背离所述电路板的承载板；
覆盖所述承载板和所述切割道的第一胶带，所述第一胶带与所述承载板和所述切割道粘结。
经由上述的技术方案可知，本发明提供的超薄来料封装方法，包括：提供超薄晶圆，在超薄晶圆上通过临时键合形成承载板，然后将键合承载板后的超薄晶圆倒装在电路板上，最后再覆盖一层第一胶带，用于后续运输。由于该封装方法中在超薄晶圆制程工艺形成单粒芯片，然后倒装到电路板再覆盖第一胶带后，再解键合承载板和超薄晶圆，第一胶带和电路板之间形容纳腔，用于容纳单粒芯片，从而能够为运输过程中的单粒芯片提供保护作用。而后续使用时，撕离第一胶带的同时能够将承载板带离电路板，使得进行后续工艺时能够方便进行。也即通过键合承载板降低了出现超薄来料在晶圆制程中容易出现翘曲甚至断裂的风险，同时还能够在运输过程中对单粒芯片进行保护，而且后续使用不影响其他工艺的进行。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例中提供的一种超薄来料封装方法的流程示意图；
图2为本发明实施例提供的一种超薄来料的俯视结构示意图；
图3为图2中沿AA’线的剖面结构示意图；
图4为键合承载板后的超薄来料剖面结构示意图；
图5为裁剪后的超薄来料结构示意图；
图6为去除第二胶带后的临时键合结构；
图7-图11为在超薄晶圆上进行TSV工艺制程的工艺示意图；
图12为切割后的单粒芯片结构示意图；
图13为将单粒芯片倒装到电路板上的结构示意图；
图14为图13对应的俯视结构示意图；
图15为覆盖第一胶带后的电路板结构示意图；
图16为覆盖第一胶带后的电路板俯视结构示意图；
图17为撕离第一胶带的结构示意图；
图18为本发明实施例提供的一种封装结构剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图1，图1为本发明实施例中提供的一种超薄来料封装方法的流程示意图，所述超薄来料封装方法包括：
S101：提供超薄晶圆，所述超薄晶圆包括相对设置的第一表面和第二表面，所述超薄晶圆的第一表面形成有多个呈阵列排布的功能区，相邻两个功能区之间具有切割沟道，所述第一表面包括多个与所述功能区电性连接的焊垫；
请参见图2和图3，图2为本发明实施例提供的一种超薄来料的俯视结构示意图，图3为图2中沿AA’线的剖面结构示意图，需要说明的是，图3中仅示例了两个功能区，并不代表超薄晶圆上仅设置有两个功能区；如图3中所示，所述超薄晶圆100包括相对设置的第一表面101和第二表面102；在超薄晶圆100的第一表面101上形成有多个呈阵列排布的功能区11，相邻两个功能区11之间具有切割沟道10，切割沟道10用于后续将晶圆切割形成多个芯片。第一表面101上还包括多个与功能区11电性链接的焊垫12。焊垫12用于将功能区与外部电路电性连接在一起。
本发明实施例中不限定超薄晶圆的具体结构，由于超薄晶圆100的厚度较小，避免在运输过程中出现弯曲和破裂，在本发明的一个实施例中，所述提供超薄晶圆，具体可以包括：提供带有第二胶带200的超薄晶圆，所述第二胶带200粘结所述超薄晶圆100的第二表面102，且所述第二胶带的边缘还设置有金属环201。请参见图3，超薄晶圆100的第二表面102粘结在第二胶带200的表面，第二胶带200的边缘设置有金属环201。本实施例中所述的带有第二胶带200和金属环201的超薄晶圆100即为超薄来料，其中，第二胶带200和金属环201的存在能够为超薄晶圆100提供保护，避免在运输过程中晶圆100受到较大的外力而造成破裂。
由于超薄来料还包括第二胶带200和金属环201，而超薄晶圆为单独的一个晶圆，为了避免超薄晶圆在后续制作工艺中造成翘曲或破裂，本实施例中还包括如下步骤S102。
S102：在所述超薄晶圆的第一表面键合承载板；
需要说明的是，如上面所述，超薄来料实际上是超薄晶圆和第二胶带以及金属环组成的结构。因此，在提供带有第二胶带的超薄晶圆之后，在所述超薄晶圆的第一表面键合承载板之前，还包括将金属环和第二胶带去除的步骤，具体包括：
在所述带有第二胶带的超薄晶圆的第一表面临时结合所述承载板；
以所述超薄晶圆的边缘为裁剪线，将所述第二胶带、超薄晶圆和承载板裁剪下来得到临时键合结构，去除所述金属环和多余的第二胶带。
请参见图4，在带有第二胶带的超薄晶圆100的第一表面101临时结合承载板300，需要说明的是，本实施例中不限定承载板300的具体材质，只要承载板300能够在后续工艺中对超薄晶圆100提供支撑应力，避免超薄晶圆100破裂即可。承载板300可以是透明的，即所述承载板为透明承载板。也可以是不透明的，本实施例中对此不作限定。为了方便后续工艺，本实施例中可选的，承载板300为透明材质，更加可选的，由玻璃材质制作形成。
另外，此处所述的临时结合，并不是真正的键合工艺，而仅仅是将承载板300与超薄晶圆100的第一表面101进行结合，两者之间具有一定的粘附作用，但是并不能用于超薄晶圆的其他工艺使用。本发明实施例中不限定将带有第二胶带的超薄晶圆的第一表面临时结合所述承载板的具体工艺，在本发明的一个实施例中，具体可以为：
在所述带有第二胶带的超薄晶圆的第一表面涂覆光固化胶黏剂；
将所述承载板通过所述光固化胶黏剂粘接在所述带有第二胶带的超薄晶圆的第一表面。
由于后续在完成超薄晶圆的相应工艺后，还需要将承载板与超薄晶圆第一表面进行解键合，为了方便后续解键合，本实施例中可选的，所述光固化胶黏剂为UV胶黏剂。
在承载板与超薄晶圆的第一表面暂时结合后，请参见图5，以超薄晶圆100的边缘为裁剪线，去除金属环201和多余的第二胶带200。裁剪得到超薄晶圆100、以及与超薄晶圆100尺寸大小以及形状相同的第二胶带200和承载板300，本实施例中为了方便后续描述，将该结构称为临时键合结构。
最后，得到临时键合结构后，将超薄晶圆和承载板之间实现正式键合后，并去掉超薄晶圆第二表面的第二胶带，得到承载板与超薄晶圆的第一表面与承载板键合的结构。也即在所述超薄晶圆的第一表面键合承载板，具体包括：
对所述临时键合结构中的超薄晶圆和承载板实现键合；
去除所述第二胶带。
在超薄晶圆100的第一表面101和承载板300进行真正的键合后，可以将第二胶带去除，后续在超薄晶圆上进行刻蚀或其他工艺时，承载板300能够为超薄晶圆100提供必要的应力支撑，避免超薄晶圆在高温或刻蚀工艺中出现翘曲或开裂。
本实施例中不限定临时键合结构中超薄晶圆与承载板实现真正键合的具体工艺，在本发明的一个实施例中，在承载板为透明承载板，且光固化胶黏剂为UV胶黏剂的情况下，超薄晶圆与承载板的键合工艺具体可以包括：
采用紫外光照射所述临时键合结构的承载板侧；
将所述UV胶黏剂固化，使得所述临时键合结构中的超薄晶圆的第一表面和所述承载板实现键合。
请参见图6，图6为将超薄晶圆的第一表面与承载板键合后的剖面结构示意图；超薄晶圆100的第一表面101上包括多个功能区11，相邻两个功能区11之间具有切割沟道10，还包括多个与功能区11电性连接的焊垫12，本实施例中以图2中的PP’线剖面图为例进行说明。
S103：在所述超薄晶圆的第二表面上形成多个通孔，暴露出所述焊垫；
在将超薄晶圆100与承载板300键合后，由于承载板300对超薄晶圆100具有支撑和保护作用，可以对超薄晶圆100进行相应打孔、刻蚀等常规的晶圆制程。
本实施例中不限定晶圆制程的具体工艺，本实施例中以在晶圆上进行TSV(Through Silicon Vias，穿过硅片通道)工艺为例进行说明。请参见图7，图7为在超薄晶圆100上形成暴露焊垫的通孔的工艺。
需要说明的是，本实施例中不限定在超薄晶圆100的第二表面102上形成多个通孔103，暴露出焊垫12的具体工艺，在本发明的一个实施例中，可以具体包括：
对所述超薄晶圆的第二表面上对应所述焊垫的位置进行刻蚀处理，暴露出所述焊垫12。
然后，在超薄晶圆形成多个通孔的第二表面形成绝缘层，请参见图8，绝缘层400覆盖所述超薄晶圆100的第二表面102且所述绝缘层400覆盖所述通孔103的侧壁，并暴露所述通孔103的底面；焊垫12位于通孔103的底面，从而暴露在外面。
请参见图9，在所述绝缘层400上形成再布线层500，所述再布线层500在所述通孔103的底部与所述焊垫12连接；从而能够将焊垫12电性连接至超薄晶圆100的第二表面。
请参见图10，形成阻焊层600，所述阻焊层600覆盖所述再布线层500和所述绝缘层400；阻焊层600用于对再布线层500进行保护，避免再布线层500与外界的其他电性元件之间出现短路，造成器件失效。
请继续参见图10，在所述阻焊层600上形成开口601。开口601暴露出部分再布线层500，用于后续形成焊接凸起。
S104：在所述超薄晶圆的第二表面上制作多个焊接凸起，所述焊接凸起与所述焊垫电性连接；
需要说明的是，所述多个焊接凸起用于将超薄晶圆100第一表面101与功能区11电性连接的焊垫12电性连接至超薄晶圆100的第二表面102，再用于与外部电路进行电性连接，本实施例中采用TSV工艺形成，因此，请参见图11，本实施例中在所述超薄晶圆的第二表面上制作多个焊接凸起700，所述焊接凸起700与所述焊垫12电性连接，具体可以包括：
在所述开口601内形成焊接凸起700；
所述焊接凸起700与所述再布线层500电性连接，并通过所述再布线层500与所述焊垫12电性连接。
S105：切割所述超薄晶圆以及承载板形成多个单粒芯片封装单元；
请参见图12，沿超薄晶圆100上的切割沟道10，切割所述超薄晶圆100以及承载板300形成多个单粒芯片封装单元。本实施例中不限定具体的切割工艺，可以采用刀划工艺，也可以采用刀划工艺结合刻蚀工艺层完成切割。本实施例中可选的，采用刀划工艺进行切割，刀划工艺可以一次切割完成，也可以采用多次切割，每次切割一定深度，最终将超薄晶圆和承载板均切割透即可。本实施例中对此不作限定。
S106：提供电路板；
本实施例中不限定电路板的具体结构，所述电路板用于将单粒芯片封装单元与外部电路电性连接起来，本实施例中不限定电路板的具体材质，电路板可以是PCB(PrintedCircuit Board，印制电路)板，也可以是FPC(Flexible Printed Circuit，可挠性印刷电路)板，在本发明的一个实施例中，优选为PCB板。
S107：将多个所述单粒芯片倒装至所述电路板上，使得所述芯片上的焊接凸起与所述电路板电性连接；
请参见图13，将多个单粒芯片1倒装至电路板800上，具体通过将单粒芯片上的焊接凸起700与电路板800上的电路通过焊接或导电胶电性连接在一起，从而将单粒芯片上的功能区与外部其他电路电性连接。如图14所示，为多个单粒芯片倒装至电路板上后的俯视结构示意图。
S108：覆盖第一胶带，所述第一胶带与所述承载板的顶面和所述电路板之间均粘结；
在多个单粒芯片均倒装至电路板上后，在承载板的顶面覆盖第一胶带。请参见图15，也即在单粒芯片倒装至电路板800上后，单粒芯片的第一表面上还键合有承载板300，第一胶带900覆盖芯片阵列后，与承载板300粘结。
需要说明的是，本实施例中不限定第一胶带的具体材质，为了方便后续采用光照对承载板300和超薄晶圆100的解键合，本实施例中可选的，第一胶带为透明胶带。其材质可以与第二胶带的材质相同，也可以不相同，本实施例中对此不作限定。
如图16，为覆盖第一胶带900后的电路板俯视结构示意图；由于第一胶带为柔性的材质，在相邻的两个单粒芯片之间的区域也覆盖形成第一胶带900，也即第一胶带900和电路板800之间形成一个容纳腔，从而将单粒芯片的四周均固定并封住，避免外界环境中的物质进入到芯片与电路板之间，对芯片表面造成污染或损坏。
S109：解键合所述承载板和多个所述单粒芯片。
需要说明的是，解键合工艺与上面所述的超薄晶圆与承载板之间的键合工艺相关，本实施例中超薄晶圆和承载板之间采用光固化粘合剂进行键合，对应的，所述解键合所述承载板和多个所述单粒芯片，具体可以包括：
采用激光照射所述承载板侧，激光透过所述第一胶带和所述承载板将所述UV胶黏剂，解键合所述承载板与所述芯片。
也即，由于承载板和第一胶带的材质均为透明材质。UV光能够通过第一胶带和承载板将承载板和超薄晶圆之间的UV胶黏剂去除粘性，从而将超薄晶圆和第一胶带之间的键合力去除，便于后续使用。
需要说明的是，本实施例中在超薄晶圆的TSV晶圆制程之后，需要外部运输至后续厂家进行后续的工艺，采用本发明实施例中提供的超薄来料封装方法封装后的芯片还包括承载板、第一胶带和电路板。但是由于芯片的超薄晶圆与承载板之间的键合力已经去除，在运输之后，需要进行后续工艺时，只需要，撕离所述第一胶带，所述第一胶带粘结所述承载板，将所述承载板与所述芯片分离。
请参见图17，直接将第一胶带900从电路板上撕离即可。在第一胶带900撕离的过程中，由于承载板300与电路板800上电性连接的芯片之间的键合力已经去除，承载板300在第一胶带900的粘附性作用下，被带离电路板800。
本发明提供的超薄来料封装方法，包括：提供超薄晶圆，在超薄晶圆上通过临时键合形成承载板，然后将键合承载板后的超薄晶圆倒装在电路板上，最后再覆盖一层第一胶带，用于后续运输。由于该封装方法中在超薄晶圆制程工艺形成单粒芯片，然后倒装到电路板再覆盖第一胶带后，再解键合承载板和超薄晶圆，第一胶带和电路板之间形容纳腔，用于容纳单粒芯片，从而能够为运输过程中的单粒芯片提供保护作用。而后续使用时，撕离第一胶带的同时能够将承载板带离电路板，使得进行后续工艺时能够方便进行。也即通过键合承载板降低了出现超薄来料在晶圆制程中容易出现翘曲甚至断裂的风险，同时还能够在运输过程中对单粒芯片进行保护，而且后续使用不影响其他工艺的进行。
本发明实施例还提供一种封装结构，采用上面实施例中所述的超薄来料封装方法形成，请参见图18，图18为本发明实施例提供的一种封装结构示意图；所述封装结构包括：
电路板800，所述电路板800上包括多个电路结构，相邻两个电路结构之间设置有切割道80；
多个芯片1，一个芯片1与一个所述电路结构电性连接；
位于每个所述芯片1背离所述电路板800的承载板300；
覆盖所述承载板300和所述切割道80的第一胶带900，所述第一胶带900与所述承载板300和所述切割道80粘结。
需要说明的是，本实施例中提供的封装结构中，不限定承载板300和芯片1之间的键合力是否已经被去除，也即承载板300和芯片1还可以未经解键合，也可以经过解键合处理，本实施例中对此不作限定。若承载板300和芯片1之间未经解键合处理，可以在下游厂商处再进行一次解键合工艺，然后再撕离第一胶带进行后续工艺，例如高温沉积、蚀刻、光刻、固化、电镀及化学清洗等工艺；若承载板300与芯片1之间已经经过解键合处理，可以在下游厂商处直接撕离第一胶带，然后进行后续工艺。
本发明实施例中提供一种超薄来料封装结构，所述封装结构包括电路板、多个芯片、承载板和覆盖承载板及相邻芯片之间的切割道的第一胶带。由于所述封装结构通过第一胶带与电路板之间形成容纳腔，将多个芯片封装在一起，而且还有承载板对芯片进行保护，在运输过程中，能够避免超薄来料的翘曲和破裂，对芯片的运输起到保护作用。同时，在后续使用过程中，直接撕离第一胶带能够带离承载板，从而直接对电路板上的芯片进行后续工艺，最后再沿电路板的切割道将电路板切割成单个结构即可。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (14)

1.一种超薄来料封装方法，其特征在于，包括：
提供超薄晶圆，所述超薄晶圆包括相对设置的第一表面和第二表面，所述超薄晶圆的第一表面形成有多个呈阵列排布的功能区，相邻两个功能区之间具有切割沟道，所述第一表面包括多个与所述功能区电性连接的焊垫；
在所述超薄晶圆的第一表面键合承载板；
在所述超薄晶圆的第二表面上形成多个通孔，暴露出所述焊垫；
在所述超薄晶圆的第二表面上制作多个焊接凸起，所述焊接凸起与所述焊垫电性连接；
切割所述超薄晶圆以及承载板形成多个单粒芯片封装单元；
提供电路板；
将多个所述单粒芯片倒装至所述电路板上，使得所述单粒芯片上的焊接凸起与所述电路板电性连接；
覆盖第一胶带，所述第一胶带与所述承载板的顶面和所述电路板之间均粘结；
解键合所述承载板和多个所述单粒芯片。
2.根据权利要求1所述的超薄来料封装方法，其特征在于，所述提供超薄晶圆，具体包括：
提供带有第二胶带的超薄晶圆，所述第二胶带粘结所述超薄晶圆的第二表面，且所述第二胶带的边缘还设置有金属环。
3.根据权利要求2所述的超薄来料封装方法，其特征在于，在提供带有第二胶带的超薄晶圆之后，在所述超薄晶圆的第一表面键合承载板之前，还包括：
在所述带有第二胶带的超薄晶圆的第一表面临时结合所述承载板；
以所述超薄晶圆的边缘为裁剪线，将所述第二胶带、超薄晶圆和承载板裁剪下来得到临时键合结构，去除所述金属环和多余的第二胶带。
4.根据权利要求3所述的超薄来料封装方法，其特征在于，所述在所述超薄晶圆的第一表面键合承载板，具体包括：
对所述临时键合结构中的超薄晶圆和承载板实现键合；
去除所述第二胶带。
5.根据权利要求4所述的超薄来料封装方法，其特征在于，所述承载板为透明承载板。
6.根据权利要求5所述的超薄来料封装方法，其特征在于，所述在所述带有第二胶带的超薄晶圆的第一表面临时结合所述承载板，具体为：
在所述带有第二胶带的超薄晶圆的第一表面涂覆光固化胶黏剂；
将所述承载板通过所述光固化胶黏剂粘接在所述带有第二胶带的超薄晶圆的第一表面。
7.根据权利要求6所述的超薄来料封装方法，其特征在于，所述光固化胶黏剂为UV胶黏剂。
8.根据权利要求7所述的超薄来料封装方法，其特征在于，所述对所述临时键合结构中的超薄晶圆和承载板实现键合，具体包括：
采用紫外光照射所述临时键合结构的承载板侧；
将所述UV胶黏剂固化，使得所述临时键合结构中的超薄晶圆的第一表面和所述承载板实现键合。
9.根据权利要求8所述的超薄来料封装方法，其特征在于，所述第一胶带为透明胶带，所述解键合所述承载板和多个所述单粒芯片，具体包括：
采用激光照射所述承载板侧，激光透过所述第一胶带和所述承载板将所述UV胶黏剂，解键合所述承载板与所述芯片。
10.根据权利要求1所述的超薄来料封装方法，其特征在于，所述在所述超薄晶圆的第二表面上形成多个通孔，暴露出所述焊垫，具体包括：
对所述超薄晶圆的第二表面上对应所述焊垫的位置进行刻蚀处理，暴露出所述焊垫。
11.根据权利要求10所述的超薄来料封装方法，其特征在于，在所述对所述超薄晶圆的第二表面上对应所述焊垫的位置进行刻蚀处理，暴露出所述焊垫之后还包括：
形成绝缘层，所述绝缘层覆盖所述超薄晶圆的第二表面且所述绝缘层覆盖所述通孔的侧壁，并暴露所述通孔的底面；
在所述绝缘层上形成再布线层，所述再布线层在所述通孔的底部与所述焊垫连接；
形成阻焊层，所述阻焊层覆盖所述再布线层和所述绝缘层；
在所述阻焊层上形成开口。
12.根据权利要求11所述的超薄来料封装方法，其特征在于，所述在所述超薄晶圆的第二表面上制作多个焊接凸起，所述焊接凸起与所述焊垫电性连接，具体包括：
在所述开口内形成焊接凸起；
所述焊接凸起与所述再布线层电性连接，并通过所述再布线层与所述焊垫电性连接。
13.根据权利要求1所述的超薄来料封装方法，其特征在于，还包括：
撕离所述第一胶带，所述第一胶带粘结所述承载板，将所述承载板与所述芯片分离。
14.一种封装结构，其特征在于，采用权利要求1-13任意一项所述的超薄来料封装方法形成，所述封装结构包括：
电路板，所述电路板上包括多个电路结构，相邻两个电路结构之间设置有切割道；
多个芯片，一个芯片与一个所述电路结构电性连接；
位于每个所述芯片背离所述电路板的承载板；
覆盖所述承载板和所述切割道的第一胶带，所述第一胶带与所述承载板和所述切割道粘结。
CN201811316986.8A 2018-11-07 2018-11-07 一种超薄来料封装方法及封装结构 Active CN109411377B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811316986.8A CN109411377B (zh) 2018-11-07 2018-11-07 一种超薄来料封装方法及封装结构
PCT/CN2019/116270 WO2020094095A1 (zh) 2018-11-07 2019-11-07 超薄来料封装方法及封装结构
PCT/CN2019/116271 WO2020094096A1 (zh) 2018-11-07 2019-11-07 超薄来料封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811316986.8A CN109411377B (zh) 2018-11-07 2018-11-07 一种超薄来料封装方法及封装结构

Publications (2)

Publication Number Publication Date
CN109411377A true CN109411377A (zh) 2019-03-01
CN109411377B CN109411377B (zh) 2020-07-21

Family

ID=65471963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811316986.8A Active CN109411377B (zh) 2018-11-07 2018-11-07 一种超薄来料封装方法及封装结构

Country Status (2)

Country Link
CN (1) CN109411377B (zh)
WO (2) WO2020094095A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137095A (zh) * 2019-04-02 2019-08-16 中国电子科技集团公司第五十五研究所 一种超薄晶圆基体芯片金球倒装焊接的方法
WO2020094095A1 (zh) * 2018-11-07 2020-05-14 苏州晶方半导体科技股份有限公司 超薄来料封装方法及封装结构
CN112233987A (zh) * 2019-07-15 2021-01-15 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138263A (ko) * 2020-05-12 2021-11-19 삼성전자주식회사 반도체 칩 실장용 테이프 및 상기 테이프를 이용한 반도체 패키지 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104021A (zh) * 2009-12-16 2011-06-22 南茂科技股份有限公司 晶片切割方法
CN107093586A (zh) * 2017-06-14 2017-08-25 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570514B1 (ko) * 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
TWI271807B (en) * 2005-03-29 2007-01-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
JP5357241B2 (ja) * 2011-08-10 2013-12-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
CN203967091U (zh) * 2014-04-01 2014-11-26 苏州晶方半导体科技股份有限公司 晶圆级封装结构
CN104392958A (zh) * 2014-11-23 2015-03-04 北京工业大学 晶圆级含硅通孔的半导体封装方法
CN105789058A (zh) * 2015-01-14 2016-07-20 钰桥半导体股份有限公司 中介层嵌置于加强层中的线路板及其制作方法
CN206179850U (zh) * 2016-11-08 2017-05-17 华天科技（昆山）电子有限公司 表面传感晶片封装结构
CN109411377B (zh) * 2018-11-07 2020-07-21 苏州晶方半导体科技股份有限公司 一种超薄来料封装方法及封装结构

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102104021A (zh) * 2009-12-16 2011-06-22 南茂科技股份有限公司 晶片切割方法
CN107093586A (zh) * 2017-06-14 2017-08-25 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020094095A1 (zh) * 2018-11-07 2020-05-14 苏州晶方半导体科技股份有限公司 超薄来料封装方法及封装结构
WO2020094096A1 (zh) * 2018-11-07 2020-05-14 苏州晶方半导体科技股份有限公司 超薄来料封装方法
CN110137095A (zh) * 2019-04-02 2019-08-16 中国电子科技集团公司第五十五研究所 一种超薄晶圆基体芯片金球倒装焊接的方法
CN112233987A (zh) * 2019-07-15 2021-01-15 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法
CN112233987B (zh) * 2019-07-15 2022-11-01 矽磐微电子(重庆)有限公司 芯片封装结构的制作方法

Also Published As

Publication number Publication date
WO2020094095A1 (zh) 2020-05-14
CN109411377B (zh) 2020-07-21
WO2020094096A1 (zh) 2020-05-14

Similar Documents

Publication Publication Date Title
JP5114490B2 (ja) エッジ接続ウエハレベル積層体
CN109411377A (zh) 一种超薄来料封装方法及封装结构
TWI545715B (zh) 三維積體電路封裝體
KR20070113991A (ko) 기판 처리 방법 및 반도체 장치를 제조하는 방법
TW201322319A (zh) 半導體裝置及其形成方法
TW200428618A (en) Semiconductor package and method for manufacturing the same
CN108630739A (zh) 半导体装置及其制造方法
WO2018086298A1 (zh) 表面传感晶片封装结构及其制作方法
CN114050111A (zh) 一种扇出型封装方法及扇出型封装结构
CN113793812B (zh) 一种扇出封装方法及扇出封装结构
JP2011049560A (ja) 集積回路構造および集積回路構造を形成する方法
JPWO2008038345A1 (ja) 半導体装置の製造方法
CN103021888B (zh) 用于制造包括高可靠性晶粒底填充的集成电路系统的方法
JP2008078335A (ja) 半導体装置及び、半導体装置の製造方法
CN101609817A (zh) 半导体封装装置、半导体封装结构及其制法
TW495893B (en) Substrate for semiconductor device and semiconductor device fabrication using the same
CN101211791B (zh) 晶圆级芯片封装制程与芯片封装结构
CN109979832A (zh) 封装结构及其制造方法
KR20090095242A (ko) 반도체 패키지 제조 방법
US11390519B2 (en) Method for manufacturing a MEMS sensor
TW202131418A (zh) 半導體裝置及其製造方法
JP2022034898A (ja) 半導体装置の製造方法および半導体装置
JP2011171344A (ja) 半導体装置の製造方法
CN111816571A (zh) 半导体封装方法
CN1996582B (zh) 包含多层内连线结构的载板及其制造、回收以及应用方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant