CN1886834A - 具备静电破坏保护元件的半导体装置 - Google Patents

具备静电破坏保护元件的半导体装置 Download PDF

Info

Publication number
CN1886834A
CN1886834A CNA2004800349799A CN200480034979A CN1886834A CN 1886834 A CN1886834 A CN 1886834A CN A2004800349799 A CNA2004800349799 A CN A2004800349799A CN 200480034979 A CN200480034979 A CN 200480034979A CN 1886834 A CN1886834 A CN 1886834A
Authority
CN
China
Prior art keywords
earth terminal
semiconductor device
protection element
circuit
electrostatic breakdown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800349799A
Other languages
English (en)
Inventor
小岛严
正垣年启
石川修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1886834A publication Critical patent/CN1886834A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

半导体装置(1)，具备：形成有集成电路(3、4)的半导体基板(2)；电连接集成电路(3、4)与外部接地电极的第1连接端子(7)以及第2连接端子(8)；电连接第1接地端子(7)和第2连接端子8的静电破坏保护元件(5)。第1接地端子(7)，与半导体基板(2)电连接，第2接地端子(8)不与半导体基板(2)电连接。

Description

具备静电破坏保护元件的半导体装置
技术领域
本发明涉及具备需要高静电耐压以及高频特性的静电破坏保护元件的半导体装置。
背景技术
近年来，在半导体装置中，正在研究模拟电路和数字电路的混合，以及到目前为止用单一元件构成的功率放大器或低噪声放大器等的集成化。随着这种半导体装置的高集成化、高功能化的发展，越来越强烈需求在半导体装置的各个电路块之间确保隔离的技术以及防止干涉的技术。
在现有的半导体装置中，为了确保上述隔离，需要在每个电路块中分离接地端子和电源端子。而且，为了防止闭锁(1atch up)等不良情况，需要将接地端子连接在半导体基板上。但是，关于像低噪声放大器那样特别需要防止来自其他电路的干涉的电路，或为了产生大电流/大电压振幅而特别需要防止来自其他电路的干涉的电路，也会有其电路的接地端子不与半导体基板连接的情况。这种情况下，为了使静电耐压降低，与半导体基板没有连接的接地端子，与其他的通常的输入输出端子同样需要连接静电破坏保护元件(以下称作“保护元件”)(例如参照专利文献1)。但是，通过连接这种保护元件，不能确保上述隔离、且电特性劣化的情况较多。
以下，对具备现有的保护元件的半导体装置进行说明。图15是表示具备现有的保护元件的半导体装置的结构的示意图。如图15所示，半导体装置101具备半导体基板102、第1内部电路103、第2内部电路104、保护元件105、两个基板接触器(contact)106、107、两个连接端子108、109以及电源端子110。第1以及第2的各个内部电路103、104，是按每个功能分离在半导体基板2上形成的集成电路时得到的电路块。第1接地端子108，与第1内部电路103连接，同时介由各个基板接触器106、107与半导体基板102连接。另一方面，第2接地端子109，与第2内部电路104连接，而不与半导体基板102连接。第1接地端子107和第2接地端子108，为了确保第1内部电路103和第2内部电路104之间的隔离，防止干涉，而按每个电路块进行分离。在不与半导体基板2连接的第2接地端子109上，连接有保护元件105。保护元件105具备两个二极管111、112。第1二极管111连接在第1接地端子108和第2接地端子109之间，第2二极管112连接在第2接地端子109和电源端子110之间。
半导体装置101，是在内部具备半导体基板102、第1以及第2的各内部电路103、104、保护元件105以及两个基板接触器106、107的封装的半导体封装，通常被安装在安装基板上而使用。图16是表示半导体装置101，被封装在例如晶片级芯片大小封装(Wafer Level Chip SizePackage，以下称作“WLCSP”)中的安装例的图。如图16所示，半导体装置101被安装在安装基板120上。
半导体装置101例如具备P型硅基板等的半导体基板102。在该半导体基板102的上部形成N型半导体层121，在该N型半导体层121的上部形成布线层和隔离层交替层叠的层叠部122。在N型半导体层121上，形成作为P型半导体的两个基板接触器106、107以及由P型半导体和N型半导体构成的第1以及第2的各二极管111、112。
在WLCSP的情况下，第1以及第2的各个接地端子108、109以及电源端子110，分别由焊球构成。上述的半导体装置101的各个构成要素，采用设置在构成层叠部122的布线层上的多个电极以及连接这些电极的多个过孔(via hole)，按照构成图15所示的电路的方式连接。此外，第1以及第2的各个接地端子108、109，分别介由过孔与设置在安装基板120内的接地电极123连接。
半导体装置101，如图16所示那样安装在安装基板120上时，该半导体装置101和安装基板120的连接关系如图17所示。图17是表示半导体装置101和安装基板120之间的连接关系的电路图。如图17所示，电源150与电源端子110连接。此外，第1以及第2的各个接点端子108、109，通过与接地电极123连接，而接地在接地面151上。还有，由于设置在布线层上的布线以及布线间存在寄生电感，因此在第1内部电路103的接地端子A0与第1接地端子108之间存在寄生电感152，在第2内部电路104的接地端子B0与第2接地端子109之间存在寄生电感153。此外，在第1接地端子108与接地面151之间以及第2接地端子109与接地面151之间也存在分别对应的寄生电感154、155。
通常，在进行安装并被使用的状态下，第1以及第2的各个接地端子108、109，接地在接地面上，因此不对第1以及第2的各个接地端子108、109施加静电浪涌(surge)。但是，在制造过程或出厂/运输过程中，由于上述端子没有接地，因此必须考虑在第1以及第2的各个接地端子108、109上也施加静电浪涌的情况。以下，第1以及第2接地端子108、109没有接地时，对上述的各个接地端子108、109施加静电浪涌的情况进行说明。在第1以及第2的各个接地端子108、109没有接地时，如果对第1接地端子108施加静电浪涌，则由于半导体基板102避开了静电浪涌而被旁路，因此在第1内部电路103上不施加静电浪涌。另一方面，在对第2接地端子109施加静电浪涌时，由于第2接地端子109不与半导体基板102连接，因此没有旁路静电浪涌的路径，而存在向第2内部电路104施加静电浪涌的情况。此时，保护元件105，保护第2内部电路104不受该静电浪涌的影响。
保护元件105的动作，如下所述。在第2接地端子109上施加比第1接地端子108的电位低的负静电浪涌的情况下，二极管111导通并将浪涌电流从第2接地端子109旁路到第1接地端子108，保护第2内部电路104。此外，在第2接地端子109上施加比电源端子110的电位高的正静电浪涌的情况下，二极管112导通并将浪涌电流从第2接地端子109旁路到电源端子110上，保护第2内部电路104。
专利文献1：特开2000-307061号公报
但是，由于上述的保护元件105中的第1以及第2的各个二极管111、112具有寄生电容成分，因此存在不能充分确保在第1内部电路103和第2内部电路104之间的隔离的情况。例如，在第1内部电路103中产生噪声时，存在下述情况，噪声首先传输到半导体基板102上，介由第1二极管111的寄生电容成分传输到第2内部电路104。此外，也存在下述情况，第1内部电路103的噪声，从电源端子110介由第2二极管112的寄生电容成分，传输到接地端子109，并传输到第2内部电路。也即、即使为了确保第1内部电路103和第2内部电路104之间的隔离，而进行，分离第1以及第2接地端子108、109、将第2接地端子109不连接在半导体基板102上的对策，也有由于第1以及第2的各个二极管111、112的寄生电容成分而不能确保上述隔离的问题。此外，如图15所示，多在第1二极管111的附近连接基板接触器107，因此存在第2内部电路4和半导体基板3之间的隔离变差的问题。还有，为了确保第1内部电路3和第2内部电路4之间的隔离，如果想将第1以及第2的各个二极管111、112的尺寸减小而降低寄生电容成分则静电耐压降低，因而存在寄生电容成分与静电耐压之间的权衡(trade-off)的问题。
此外，在图17的电路中，也存在不仅通过第1以及第2的各个二极管111、112的寄生电容成分，而且通过第1二极管111导通，隔离变差的情况。例如，在第2内部电路104为直流地流过大电流的电路时，由于寄生电感153、155的影响，存在B0点电位从A0点电位，下降到第1二极管111导通的电压以上的情况，因此第2内部电路4，由于第1二极管111导通而存在不能确保第1内部电路1和半导体基板3之间的隔离的问题。
此外，位于半导体基板102上的电路，除了第1以及第2内部电路101、102之外，还有多个时，此外这些电路为逻辑电路或输出大信号的电路时，大多在半导体基板102上存在各种噪声。如上所述为了通过第2内部电路102防止噪声等的干涉，对包括来自各种电路的噪声的半导体基板102确保隔离也非常重要。
发明内容
本发明正是为了解决以上的问题而提出的，其目的在于提供一种具备可使设置在半导体基板上的电路与同一半导体基板上的其他电路或半导体基板确保充分的隔离，同时具有高静电耐压的静电破坏保护元件的半导体装置。
本发明的具备静电破坏保护元件的半导体装置，具备：形成集成电路的半导体基板；电连接所述集成电路和外部的接地电极的第1接地端子以及第2接地端子；电连接所述第1接地端子和第2接地端子的静电破坏保护元件。所述第1接地端子，与所述半导体基板电连接，所述第2接地端子不与所述半导体基板电连接。以下，将该半导体装置称作第1半导体装置。
优选，所述集成电路具备：与所述第1接地端子连接的第1电路；和与所述第2接地端子连接的第2电路。以下将该半导体装置称作第2半导体装置。
优选，所述第2电路为低噪声放大器的电路，所述第1电路是控制流过所述低噪声放大器的电流的控制电路。以下将该半导体装置称作第3半导体装置。
优选，第1～第3的任一个半导体装置，还具备层叠部，其在所述半导体基板的上部，交替层叠有至少一个布线层和至少一个隔离层。所述静电破坏保护元件，设置在距离所述半导体基板最远的布线层上。以下将该半导体装置称作第4半导体装置。
优选，第1～第3的任一个半导体装置，还具备：层叠部，其在所述半导体基板的上部，还交替层叠有至少一个布线层和至少一个隔离层；和封装，其在内部具备所述半导体基板以及层叠部。所述封装为球栅阵列封装或晶片级芯片大小封装，所述布线层的至少一个为重新布线层。所述静电破坏保护元件，设置在所述重新布线层上。以下将该半导体装置称作第5半导体装置。
优选，第1～第5的任一个半导体装置中，所述静电破坏保护元件为铝布线。以下将该半导体装置称作第6半导体装置。
优选，第1～第5的任一个半导体装置中，所述静电破坏保护元件为铜布线。以下将该半导体装置称作第7半导体装置。
优选，第1～第7的任一个半导体装置中，所述静电破坏保护元件的从所述第1接地端子到所述第2接地端子的长度为2mm以上。
发明效果
有关本发明的具备静电破坏保护元件的半导体装置，具备：形成有集成电路的半导体基板；将集成电路与外部接地端子电连接的第1接地端子以及第2接地端子；将第1接地端子与第2接地端子电连接的静电破坏保护元件，由于第1接地端子与半导体基板电连接，第2接地端子不与半导体基板电连接，因此能够与同一半导体基板上的其他电路和半导体基板充分确保隔离，同时能够实现静电耐压高的电路。
附图说明
图1是示意地表示本发明的具备静电破坏保护元件的半导体装置1的结构的图。
图2是表示半导体装置1对安装基板20的安装例，更详细地表示半导体装置1的结构的图。
图3是表示半导体装置1对安装基板20的安装例，更详细地表示安装基板20的结构的图。
图4是表示从设置有焊球的表面看半导体装置1时的平面图。
图5是表示半导体装置1与安装基板20之间的连接关系的电路图。
图6是说明在第1内部电路3中产生的噪声如何传输到第2内部电路4的电路图。
图7是表示噪声的频率和从A点看第1内部电路3的输出阻抗之间的关系的一例的图表。
图8是表示噪声的频率和从B点看第2内部电路4的输入阻抗之间的关系的一例的图表。
图9是表示保护元件5的电感成分的值与隔离之间的关系的图表。
图10是示意地表示本发明的半导体装置60的结构的图，该半导体装置60具有与半导体基板连接的两个接地端子和不与半导体基板连接的一个接地端子。
图11是表示半导体装置60对安装基板20的安装例，更详细地表示半导体装置60的结构的图。
图12是表示半导体装置60对安装基板20的安装例，更详细地表示安装基板20的结构的图。
图13是从设置有焊球的表面看半导体装置60时的平面图。
图14是从设置有焊球的表面看半导体装置60时的平面图。
图15是示意地表示具备现有的保护元件的半导体装置101的结构的图。
图16是表示半导体装置101对安装基板120的安装例，更详细地表示半导体装置101的结构的图。
图17是表示半导体装置101和安装基板120之间的连接关系的电路图。
符号说明：1—半导体装置；2—半导体基板；3—第1内部电路；4—第2内部电路；5—静电破坏保护元件；6—基板接触器；7—第1接地端子；8—第2接地端子；9—电源端子。
具体实施方式
以下，参照附图，对本发明的实施方式进行说明。
图1是示意性地表示具备本发明的实施方式的静电破坏保护元件的半导体装置的结构的图。如图1所示，半导体装置1，具备半导体基板2、两个内部电路3、4、静电破坏保护元件5、基板接触器6、两个接地端子7、8以及电源端子9。例如，半导体基板2，为硅(Si)基板。各个内部电路3、4，为按每个功能分离在半导体基板2上形成的集成电路而得到的电路块。例如，第2内部电路4，为低噪声放大器，第1内部电路3为控制流过该低噪声放大器电路的电流的控制电路。第1内部电路3，与电源端子9以及第1接地端子7连接，第2内部电路4与第2接地端子8连接。此外，第1接地端子7介由基板接触器6与半导体基板2连接，另外第2接地端子8不与半导体基板2连接。第1接地端子7和第2接地端子8，为了确保第1内部电路3与第2内部电路4之间的隔离，防止干涉而按每个电路块进行分离，与第2内部电路4连接的第2接地端子8，不与半导体基板2连接。此外，保护元件5，连接第1接地端子7和第2接地端子8。
半导体装置1，是在内部具备半导体基板2、第1内部电路3、第2内部电路4、保护元件5以及基板接触器6的封装的半导体封装。而且，半导体封装，通常被安装在安装基板上而使用。近年来，例如为了能利用于笔记本式个人计算机或移动电话等中而要求半导体封装小型化，例如与球栅阵列(Ball Grid Array，以下称作“BGA”)或WLCSP等的芯片大小相同或只大一点的芯片大小封装(CSP)的半导体封装为主流。图2是表示半导体装置1被封装在WLCSP中的情况下安装在安装基板上时的安装例的图。如图2所示，半导体装置1，安装在安装基板20上。
半导体装置1，例如具备P型硅基板等的半导体基板2。在该半导体基板2的上部，形成有N型半导体层21，在该N型半导体层21的上部形成有布线层与隔离层交替层叠的层叠部22。在N型半导体层21中，形成有由P型半导体构成的基板接触器6。
在层叠部22的多个布线层上，设置有铝(Al)布线23～25、27～29、构成保护元件5的铜(Cu)布线26。Al布线23～25以及Al布线27～29分别从半导体基板2侧依次层叠，Al布线23与Al布线27、Al布线24与Al布线28以及Al布线25与Al布线29，分别设置在同一布线层上。此外，Al布线23～25，与第1内部电路3连接，Al布线27～29，与第2内部电路4连接。Cu布线26与第1内部电路3以及第2内部电路4双方连接。布线23～26，通过通孔(through holl)30互相电连接，布线26～29，通过通孔31相互电连接。如图2所示，半导体装置1按照层叠部22的最上层与安装基板20的安装面相对的方式安装在安装基板20上。
WLCSP的情况下，第1以及第2的各个连接端子7、8以及电源端子9(未图示)，分别由焊球构成。第1接地端子7以及第2接地端子8，通过分别对应的过孔32、33与Cu布线26连接。此外，作为P型半导体的基板接触器6，与相同的P型半导体基板2连接，同时通过过孔34与布线23连接。另外，在图2中，为了容易理解，使Cu布线26的一部分的形状变化，将该变化的形状部分作为静电破坏保护元件5表示，但连接在第1接地端子7和第2接地端子8之间的Cu布线26，作为整体作为静电破坏保护元件5起作用。
如图2所示，第1接地端子7，与形成在安装基板20的表面上的电极35连接，第2接地端子8，与形成在安装基板20的表面上的电极36连接。电极35、36，介由对应的过孔37、38分别与形成在安装基板20内部的布线39连接。布线39作为接地电极起作用。
图3与图2相同，是表示半导体装置1被封装在WLCSP中时的半导体装置1对安装基板20的安装例的图，更详细地表示安装基板20的结构。如图3所示，安装基板20，具备安装半导体装置1的安装面40、形成在安装基板20的内部的第2布线层41、第3布线层42、第4布线层43以及第5布线层44。在安装面40上，设置有分别连接第1以及第2的各个接地端子7、8以及电源端子9的电极35、36、45。布线39，设置在第2布线层41上。由此，在安装基板20中，接地电极一般设置在第2布线层41上。
如上所述，安装面40的电极35、36，介由对应的过孔37、38，分别与设置在第2布线层41上的布线39连接。另外，在半导体装置1的封装的表面上，除了作为第1以及第2的各接地端子7、8以及电源端子9起作用的焊球外，也可设置作为接地端子或电源端子等的连接端子起作用的其他焊球。此时，也可在安装基板20的安装面40以及第3及第5布线层42～44上，设置连接上述焊球的电极，还有为了连接这些焊球和安装基板20内的布线，也可在安装基板20内设置过孔。
另外，层叠部22的布线总数，不限于图2所示的数目。此外，在半导体装置1为WLCSP时，构成静电破坏保护元件5的Cu布线26，也可是连接形成在半导体基板2上的电极焊盘(pad)(未图示)和形成在封装的表面上的焊球的布线即重新布线。此时，将设置有该Cu布线26的布线层称作重新布线层。
图4是从设置有焊球的表面看半导体装置1时的平面图。如图4所示，保护元件5连接在第1接地端子7和第2接地端子8之间。
对在以上那样的半导体装置1中，在第1以及第2的各个接地端子7、8没有接地时，向第1以及第2接地端子7、8施加静电浪涌的情况进行说明。在向第1接地端子7施加静电浪涌时，其静电浪涌介由基板接触器6被旁路到半导体基板2，因此不会对第1内部电路3施加静电浪涌。另一方面，在向第2接地端子8施加静电浪涌时，静电浪涌介由第1接地端子7被旁路到半导体基板2，因此不会对第2内部电路4施加静电浪涌。即第2内部电路4通过保护元件5被保护。在本发明的实施方式的半导体装置中，静电破坏保护元件，通过连接第1接地端子7和第2接地端子8的布线构成，因此能够将施加在不与半导体基板2连接的第2接地端子8上的静电浪涌旁路到第1接地端子4，能够实现高静电耐压。此外，本实施方式的半导体装置，作为静电破坏保护元件，不是如现有的半导体装置那样采用二极管，因此能够比现有的半导体装置更能提高电路的静电耐压。
半导体装置1，如图2及图3所示，安装在安装基板20上时，该半导体装置1与安装基板20的连接关系如图5所示。图5是表示半导体装置1与安装基板20之间的连接关系的电路图。如图5所示，电源端子9与电源50连接。此外，第1以及第2的各接地端子7、8，接地在接地面52上。这是因为，第1以及第2的各接地端子7、8，与作为接地电极起作用的安装基板20的布线39连接。还有，由于设置在布线层上的布线以及布线间存在寄生电感，因此在第1内部电路3的接地端子A与第1接地端子7之间，存在寄生电感52，在第2内部电路4的接地端子B与第2接地端子8之间，存在寄生电感53。此外，在第1接地端子7和接地面51之间以及第2接地端子8与接地面51之间，也存在分别对应的寄生电感54、55。还有，保护元件5具有电感成分56。
以下，对在第1内部电路3中产生噪声时对第2内部电路4的影响进行说明。图6是说明在第1内部电路3中产生的噪声如何传输到第2内部电路4中的电路图。如图6所示，设接地端子A和第1接地端子7之间的寄生电感的值(L值)为L52，接地端子B和第2接地端子8之间的寄生电感的值(L值)为L53，第1接地端子7和接地面51之间的寄生电感的值(L值)为L54，第2接地端子8和接地面51之间的寄生电感的值(L值)为L55。此外，设保护元件5的电感成分为L56。由第1内部电路3产生的噪声，介由寄生电感52，通过第1接地端子7、保护元件5、第2接地端子8以及寄生电感53，到达第2内部电路4。在此，设在第1内部电路3中产生的噪声的电压为Vi，该噪声到达B点时的B点的电压为Vo，从A点看时第1内部电路3的输出阻抗为Z0，从B点看时第2内部电路4的输入阻抗为ZL，则以下的式(1)成立。
(数式1)
Vo = jωL 54 · ( jωL 56 + Z 0 ) / ( jωL 54 + jωL 56 + Z 0 ) Z 0 + jωL 52 + jωL 54 × ( jωL 56 + Z 0 ) / ( jωL 54 + jωL 56 + Z 0 )
× Z 0 jωL 56 + Z 0 × ZL jωL 53 + ZL × Vi - - - ( 1 )
式中，
Z 0 = jωL 55 · ( jωL 53 + ZL ) jωL 55 + jωL 53 + ZL
半导体装置1的封装，为BGA封装或WLCSP等时，L52～L55分别为0.5nH左右。第1内部电路3，例如为包括偏置电路的较大的电路时，噪声的频率和从A点看第1内部电路3的输出阻抗之间的关系如图7所示。在图7的图表中，横轴表示噪声的频率，纵轴表示第1内部电路3的输出阻抗。如图7所示，噪声的频率为1000MHz、即1GHz附近时，输出阻抗的大小为约60Ω。
此外，第2内部电路4，例如为低噪声放大器等的电路。此时，从B点看第2内部电路4的输入阻抗变为从发射极接地放大器的发射极侧看的阻抗。图8是表示噪声的频率和从B点看的第2内部电路4的输入阻抗之间的关系的例子的图表。在图8的图表中，横轴表示噪声的频率，纵轴表示第2内部电路4的输入阻抗。如图8所示，在噪声的频率接近1GHz时，输入阻抗的大小为约800Ω。
图9是表示在噪声的频率为1GHz时使作为保护元件5的电感成分的值的L21变化时的Vo/Vi的值的图表。在此，假设从A点看的第1内部电路3的阻抗Zo为60Ω，从B点看的第2内部电路4的阻抗ZL为800Ω。在图9的图表中，横轴表示保护元件5的电感成分的值(L值)，纵轴表示Vo/Vi的值。Vo/Vi表示第1内部电路3与第2内部电路4之间的隔离的程度。隔离的程度，在20dB以上是实用的。更优选在30dB以上。最优选在40dB以上。如图9所示，可知如果保护元件5的电感成分的值L56为2nH左右，则隔离能确保在40dB以上。布线的寄生电感的值，与布线的材质和宽度无关，只依赖于其长度，1mm时为1nH，因此优选作为保护元件4起作用的布线的长度为2mm以上。
此外，从图6所示的电路可知，L54、L55的值越小，L52、L53的值越大，第1内部电路3与第2内部电路4之间的隔离程度越高。从而，优选保护元件5尽可能与第1以及第2的各个内部电路3、4拉开距离，并与第1以及第2的各个接地端子7、8接近。因此，在本实施方式1的半导体装置1中，优选作为保护元件5起作用的布线26，设置在层叠部22中的最上层、即最接近安装基板20的布线层，或者在层叠部22中距离半导体基板2第2远的布线层、即距离安装基板20第2近的布线层。
在集成度提高，逻辑电路或产生大电压振幅的电路位于同一半导体基板上时，传到半导体基板的噪声或干涉波大多会成为问题，在如低噪声放大器那样即使极小的噪声也会对特性造成影响的电路中，尽可能确保与半导体基板的隔离是比较重要的。本发明的半导体装置中，与第2内部电路4连接的第2接地端子8不与半导体基板2连接，通过保护元件5与第1接地端子7连接，因此第2内部电路4实现高的静电耐压，并能够确保与第1内部电路3或半导体基板3的充分的隔离。此外，根据保护元件5的寄生电感成分，能够充分确保与第1内部电路3或半导体基板2之间的隔离。从而，即使第2内部电路4例如为低噪声放大器的电路，也能够防止由来自同一半导体基板上的其他电路或半导体基板的噪声引起误动作。另外，本发明的半导体装置中的静电破坏保护元件，对具有10MHz以上的频率的噪声具有上述效果。
此外，本发明的半导体装置，通过采用上述的静电破坏保护元件5，能够减少从第2内部电路4到接地面51为止的寄生电感成分。在没有保护元件5时，从第2内部电路4到接地面51为止的寄生电感成分的值，用L53+L55表示。但是，在具有保护元件4时，成为L53+L55·(L56+L54)/(L55+L56+L54)。与上述方式相同，设L52～L55为0.5nH，L56为2nH，如果对从第2内部电路4到接地面51为止的寄生电感成分进行计算，则在没有保护元件4时为1nH，在具有保护元件4时为0.92nH，能够减小上述寄生电感成分约10％左右。此外，如第2接地端子8那样，不与半导体基板2连接的接地端子另外还具有多个，如果该每一个接地端子通过上述的保护元件与第1接地端子7连接，则从第2内部电路4到接地面51为止的寄生电感成分的减少效果进一步增强。通过该保护元件5引起的从第2内部电路4到接地面51的寄生电感成分的减少，具有增大第2内部电路4的高频特性的效果。此外，通过增大第2内部电路4的高频特性，可提高半导体装置的集成电路整体的高频特性。
根据上述内容，保护元件5，优选尽可能距离半导体基板3的物理距离最上层的布线，优选具有2mm左右的长度，具有寄生电感(L)成分。此外，保护元件5的材料可是任意的，只要是金属丝(wire)布线既可，但优选为Al布线或Cu布线。另外，在图1中，第1内部电路3和第2内部电路4连接，但未必需要连接。此外，半导体基板2可是N型半导体基板，也可是P型半导体基板。
另外，在上述说明中，半导体装置1，分别具有与半导体基板2连接的接地端子(以下称作“基板连接端子”)和不与半导体基板2连接的接地端子(以下称作“基板非连接端子”)各一个，但也可分别具有多个。此外，半导体装置1所具有的基板连接端子的个数与基板非连接端子的个数可相同，也可不同。
图10是示意地表示具有两个基板连接端子和一个基板非连接端子的半导体装置的结构的图。在图10所示的半导体装置60中，对与图1所示的半导体装置1相同的构成要素采用相同的符号，并省略说明。如图10所示，半导体装置60具备第3内部电路61、第3接地端子62、第2电源端子63以及第2基板接触器64。以下，将电源端子9称作第1电源端子9，将基板接触器6称作第1基板接触器6。如图10所示，第3接地端子62，与第3内部电路61连接，同时介由第2基板接触器64与半导体基板2连接。此外，第2电源端子63，与第3内部电路61连接。
图11及图12，分别表示半导体装置60被封装在WLCSP中时的半导体装置60对安装基板20的安装例。在如图11及图12所示的结构中，对与图2及图3中所示的结构相同的构成要素采用相同的符号，并省略说明。如图11所示，在半导体装置60的N型半导体层21中，形成由P型半导体构成的第2基板接触器64，在层叠部22的多个布线层上，设置有Al布线70～73。Al布线70～73与第3内部电路61连接。Al布线70～73通过过孔74互相电连接。在WLCSP的情况下，第3接地端子62及第2电源端子63，分别由焊球构成。第3接地端子62，通过过孔75，与Al布线73连接。第2基板接触器64通过过孔76与Al布线70连接。
如图11及图12所示，第2接地端子62以及第2电源端子63，分别与分别形成在安装基板20的安装面40上的对应的电极77、78连接。电极77，介由过孔79，与形成在安装基板20的内部的作为接地电极起作用的布线电极39连接。电极78，介由过孔80与设置在安装基板20的内部的第3布线层42上的布线电极81连接。还有，如图12所示，第1电源端子9和第2电源端子63，通过布线电极81连接。
图13是从设置有焊球的表面看半导体装置60时的平面图。如图13所示，保护元件5与第1以及第2接地端子7、8连接。
还有，第2内部电路3与第3内部电路61之间的隔离不成为问题时，也可在第2接地端子8与第3接地端子63之间连接其他的保护元件。图14是从设置有焊球的表面看半导体装置60时的平面图。如图14所示，也可在第1接地端子7和第2接地端子8之间连接有保护元件5的同时，在第2接地端子8和第3接地端子62之间连接其他的保护元件90。
即使在图10所示的电路中，第2内部电路4也能实现高静电耐压，并且能够确保与第1内部电路3或半导体基板3的充分隔离。
还有，即使在基板非连接端子存在多个的情况下，如果通过上述的保护元件而各个基板非连接端子至少与一个基板连接端子连接，则与基板非连接端子连接的电路，能够实现高静电耐压，并且能够确保与第1内部电路3或半导体基板3的充分隔离。
本发明虽然对特定的实施方式进行了说明，但通过本技术技术人员可明确其他的多个变形例、修正、其他应用。因此，本发明不限于在此公开的内容，只能由权利要求书的范围所限定。
工业上的可利用性
有关本发明的静电破坏保护元件，可利用于需要高静电耐压以及高频特性的半导体装置等中。此外，具备有关本发明的静电破坏保护元件的半导体装置，例如可适用于笔记本型个人计算机或移动电话等中。
权利要求书
(按照条约第19条的修改)
1、一种具备静电破坏保护元件的半导体装置，
具备：形成有集成电路的半导体基板；
第1接地端子以及第2接地端子，其由将所述集成电路与外部接地端子电连接的布线构成；和
静电破坏保护元件，其将所述第1接地端子与第2接地端子电连接，
所述第1接地端子，与所述半导体基板电连接，所述第2接地端子不与所述半导体基板电连接。
2、根据权利要求1所述的具备静电破坏保护元件的半导体装置，其中，
所述集成电路具备：与所述第1接地端子连接的第1电路；和与所述第2接地端子连接的第2电路。
3、根据权利要求2所述的具备静电破坏保护元件的半导体装置，其中，
所述第2电路为低噪声放大器的电路，所述第1电路是控制流过所述低噪声放大器的电流的控制电路。
4、根据权利要求1～3中任一项所述的具备静电破坏保护元件的半导体装置，其中，
还具备层叠部，其在所述半导体基板的上部，交替层叠有至少一个布线层和至少一个隔离层，
所述静电破坏保护元件，设置在距离所述半导体基板最远的布线层上。
5、根据权利要求1～3中任一项所述的具备静电破坏保护元件的半导体装置，其中，
还具备：层叠部，其在所述半导体基板的上部，交替层叠有至少一个布线层和至少一个隔离层；和
封装，其在内部具备所述半导体基板以及层叠部，
所述封装为球栅阵列封装或晶片级芯片大小封装，

Claims (8)

1、一种具备静电破坏保护元件的半导体装置，
具备：形成有集成电路的半导体基板；
第1接地端子以及第2接地端子，其将所述集成电路与外部接地端子电连接；和
静电破坏保护元件，其将所述第1接地端子与第2接地端子电连接，
所述第1接地端子，与所述半导体基板电连接，所述第2接地端子不与所述半导体基板电连接。
2、根据权利要求1所述的具备静电破坏保护元件的半导体装置，其中，
所述集成电路具备：与所述第1接地端子连接的第1电路；和与所述第2接地端子连接的第2电路。
3、根据权利要求2所述的具备静电破坏保护元件的半导体装置，其中，
所述第2电路为低噪声放大器的电路，所述第1电路是控制流过所述低噪声放大器的电流的控制电路。
4、根据权利要求1～3中任一项所述的具备静电破坏保护元件的半导体装置，其中，
还具备层叠部，其在所述半导体基板的上部，交替层叠有至少一个布线层和至少一个隔离层，
所述静电破坏保护元件，设置在距离所述半导体基板最远的布线层上。
5、根据权利要求1～3中任一项所述的具备静电破坏保护元件的半导体装置，其中，
还具备：层叠部，其在所述半导体基板的上部，交替层叠有至少一个布线层和至少一个隔离层；和
封装，其在内部具备所述半导体基板以及层叠部，
所述封装为球栅阵列封装或晶片级芯片大小封装，
所述布线层的至少一个为重新布线层，
所述静电破坏保护元件，设置在所述重新布线层上。
6、根据权利要求1～5中任一项所述的具备静电破坏保护元件的半导体装置，其中，
所述静电破坏保护元件为铝布线。
7、根据权利要求1～5中任一项所述的具备静电破坏保护元件的半导体装置，其中，
所述静电破坏保护元件为铜布线。
8、根据权利要求1～7中任一项所述的具备静电破坏保护元件的半导体装置，其特征在于，
所述静电破坏保护元件的从所述第1接地端子到所述第2接地端子的长度为2mm以上。
CNA2004800349799A 2003-11-27 2004-11-29 具备静电破坏保护元件的半导体装置 Pending CN1886834A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP397099/2003 2003-11-27
JP2003397099 2003-11-27

Publications (1)

Publication Number Publication Date
CN1886834A true CN1886834A (zh) 2006-12-27

Family

ID=34631532

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800349799A Pending CN1886834A (zh) 2003-11-27 2004-11-29 具备静电破坏保护元件的半导体装置

Country Status (5)

Country Link
US (1) US20070120244A1 (zh)
EP (1) EP1701385A1 (zh)
JP (1) JPWO2005053028A1 (zh)
CN (1) CN1886834A (zh)
WO (1) WO2005053028A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5135815B2 (ja) * 2006-02-14 2013-02-06 ミツミ電機株式会社 半導体集積回路装置
US8040645B2 (en) * 2008-08-12 2011-10-18 Qualcomm Incorporated System and method for excess voltage protection in a multi-die package
CN100595897C (zh) * 2008-08-20 2010-03-24 晶方半导体科技（苏州）有限公司 晶圆级封装对象及其形成的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752766B2 (ja) * 1988-03-18 1995-06-05 シャープ株式会社 集積回路の静電対策構造
JPH065705B2 (ja) * 1989-08-11 1994-01-19 株式会社東芝 半導体集積回路装置
JP3170853B2 (ja) * 1992-04-06 2001-05-28 セイコーエプソン株式会社 半導体装置
JP3251735B2 (ja) * 1992-09-25 2002-01-28 株式会社東芝 半導体集積回路装置
JPH10270567A (ja) * 1997-03-21 1998-10-09 Oki Electric Ind Co Ltd トランジスタ保護素子
US6265756B1 (en) * 1999-04-19 2001-07-24 Triquint Semiconductor, Inc. Electrostatic discharge protection device
JP2001345426A (ja) * 2000-06-02 2001-12-14 Unisia Jecs Corp 半導体装置
JP2003152091A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Ind Co Ltd 半導体集積回路
JP3713013B2 (ja) * 2002-12-06 2005-11-02 松下電器産業株式会社 半導体集積回路装置の製造方法
US7076757B2 (en) * 2003-02-27 2006-07-11 Nec Electronics Corporation Semiconductor integrated device and apparatus for designing the same

Also Published As

Publication number Publication date
EP1701385A1 (en) 2006-09-13
JPWO2005053028A1 (ja) 2007-12-06
WO2005053028A1 (ja) 2005-06-09
US20070120244A1 (en) 2007-05-31

Similar Documents

Publication Publication Date Title
CN100345285C (zh) 高频器件
CN1714442A (zh) 半导体器件
CN1934704A (zh) 芯片层叠型半导体装置
US8253228B2 (en) Package on package structure
TWI702703B (zh) 半導體封裝元件
US8338890B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN107919322B (zh) 具有减少谐波的瞬态电压抑制二极管及其制造和使用方法
CN1235279C (zh) 使内置驱动器小型化的半导体装置
CN1372381A (zh) 开关电路装置
JP4395166B2 (ja) コンデンサを内蔵した半導体装置及びその製造方法
CN1274020C (zh) 半导体集成电路装置
CN111370400B (zh) 静电放电防护装置与具有电容的整合被动组件
CN1864259A (zh) 电子器件及其承载衬底
CN1886834A (zh) 具备静电破坏保护元件的半导体装置
CN1770451A (zh) 改善芯片面积和封装引线端子数量及寄生电感的ic器件
US20090166856A1 (en) Semiconductor Device
CN1324668C (zh) 半导体装置及其制造方法
US7352548B2 (en) Composite integrated semiconductor device
JP5574161B2 (ja) マルチ通信モジュール
CN1929132A (zh) 电子装置
CN1499629A (zh) 半导体装置
CN1453870A (zh) 半导体集成电路装置和安装基板装置及其布线切断方法
US7948725B2 (en) Composite integrated semiconductor device
JP4370993B2 (ja) 半導体装置
CN112736043B (zh) 多裸片封装模块及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication