CN1372381A - 开关电路装置 - Google Patents

开关电路装置 Download PDF

Info

Publication number
CN1372381A
CN1372381A CN02106541A CN02106541A CN1372381A CN 1372381 A CN1372381 A CN 1372381A CN 02106541 A CN02106541 A CN 02106541A CN 02106541 A CN02106541 A CN 02106541A CN 1372381 A CN1372381 A CN 1372381A
Authority
CN
China
Prior art keywords
mentioned
welding zone
electrode welding
fet
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02106541A
Other languages
English (en)
Other versions
CN1236500C (zh
Inventor
平井利和
浅野哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001051863A external-priority patent/JP2002261593A/ja
Priority claimed from JP2001051862A external-priority patent/JP3702190B2/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1372381A publication Critical patent/CN1372381A/zh
Application granted granted Critical
Publication of CN1236500C publication Critical patent/CN1236500C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L27/0605—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

在化合物半导体开关电路装置中,为了使开关工作,将控制端设置在每个FET中。因此,存在印刷基板的安装面积增大的问题。本发明的特征在于:备有第一及第二FET、公用输入端、第一及第二输出端、偏压装置、连接控制端和上述第二输出端的连接装置、使上述第二FET的栅极接地的接地装置、以及对上述公用输入端和上述第二FET隔直流的隔离装置,在芯片的端部排列着:连接在上述隔离装置上的焊接区、连接在上述公用输入端上的焊接区、连接在上述控制端上的焊接区、连接在上述第一及第二输出端上的焊接区、以及连接在上述接地装置上的焊接区。

Description

开关电路装置
[发明的详细说明]
[发明所属的技术领域]
本发明涉及高频开关中使用的化合物半导体开关电路装置，特别是涉及使控制端做成一个的化合物半导体开关电路装置。
[现有的技术]
在移动电话等移动体用通信装置中，经常使用GHz频带的微波，在天线的切换电路和接收发送用的切换电路等中，多半使用切换这些高频信号用的开关元件(例如特开平9-181642号)。作为该元件，由于处理高频，所以多半使用采用了砷化镓(GaAs)的场效应晶体管(以下称FET)，与此相伴随，正在开发使上述开关电路本身集成化的单片微波集成电路(MMIC)。
图12(A)表示GaAs  MESFET的剖面图。该晶体管在未掺杂的GaAs衬底1的表面部分中掺入N型杂质，形成N型沟道区2，将肖特基接触的栅极3配置在沟道区2的表面上，在栅极3的两侧将欧姆接触的源极4、漏极5配置在GaAs的表面上。该晶体管利用栅极3的电位在正下方的沟道区2内形成耗尽层，从而控制源极4和漏极5之间的沟道电流。
图12(B)表示使用了GaAs  FET的称为SPDT(Single PoleDouble Throught，单极双通)的化合物半导体开关电路装置的原理性的电路图。
第一和第二FET1、FET2的源极(或漏极)连接在公用输入端IN上，各FET1、FET2的栅极通过电阻器R1、R2连接在第一和第二控制端Ct1-1、Ct1-2上，而且各FET的漏极(或源极)连接在第一和第二输出端OUT1、OUT2上。加在第一和第二控制端Ct1-1、Ct1-2上的信号是互补信号，施加了高电平的信号的FET导通，将加在公用输入端IN上的信号传递给某一方的输出端。配置电阻器R1、R2的目的在于防止高频信号对成为交流接地的控制端Ct1-1、Ct1-2的直流电位通过栅极漏出。
图13表示将图12所示的化合物半导体开关电路装置集成化了的化合物半导体芯片的一例。
在GaAs衬底上将进行切换的FET1及FET2配置在中央部，电阻器R1、R2连接在各FET的栅极上。另外与公用输入端IN、输出端OUT1、OUT2、控制端Ct1-1、Ct1-2对应的焊接区INpad、OUT1pad、OUT2pad、Ct1-1pad、Ct1-2pad设置在衬底的周边。另外，用虚线表示的第二层的布线是在形成各FET的栅极时同时形成的栅金属层(Ti/Pt/Au)20，用实线表示的第三层的布线是进行各元件的连接和焊接区的形成的焊接区金属层(Ti/Pt/Au)30。第一层与衬底呈欧姆接触的欧姆金属层(AuGe/Ni/Au)10是形成各FET的源极、栅极及各电阻器两端的取出电极的金属层，在图13中，由于与焊接区金属层重叠，所以图中未示出。
图14(A)表示将图13所示的FET1的部分放大后的平面图。在该图中，用单点点划线包围的长方形区域是在衬底11上形成的沟道区12。从左侧延伸的梳齿状的第三层焊接区金属层30是连接在输出端OUT1上的源极13(或漏极)，在其下面是用第一层欧姆金属层10形成的源极14(或漏极)。另外从右侧延伸的梳齿状的第三层焊接区金属层30是连接在公用输入端IN上的漏极15(或源极)，在其下面是用第一层欧姆金属层10形成的漏极16(或源极)。这两个电极配置成使梳齿呈啮合形状，其中用第二层栅金属层20形成的栅极17呈梳齿状地配置在沟道区12上。
图14(B)中示出了该FET的一部分的剖面图。n型沟道区12和在其两侧形成源区18及漏区19的n+型的高浓度区域设置在衬底11上，栅极17设置在沟道区12上，用第一层欧姆金属层10形成的漏极14及源极16设置在高浓度区域上。如上所述，再在它上面设置用第三层焊接区金属层30形成的漏极13及源极15，进行各元件的布线等。
图15中示出了引脚的配置情况。如图15(A)所示，用6个引脚的引线框构成，将管座40配置在中央部，将化合物半导体芯片41固定在该管座40上。化合物半导体芯片41有图13所示的图形。化合物半导体芯片41的控制端Ct1-2、公用输入端及控制端Ct1-1用电极焊接区(Ct1-2pad、INpad及Ct1-1pad)分别用键合丝连接到在一端导出的三条引线42、43、44上。另外，化合物半导体芯片41的输出出端用的电极焊接区OUT1pad、OUT2pad分别用键合丝连接到在另一端导出的三条引线45、46、47的两端的引线45、47上，中央的引线46与管座40连接后用作接地端子GND。另外，管座40被插入各引线之间，确保各引线间的信号的分离。另外，成为接地端子GND的引线46由于芯片呈半绝缘性，所以即使不接地，对工作也没有影响，没有必要积极地进行接地。
另外，如图15(B)所示，使各引线42、43、44、45、46、47的前端露出，用通过压铸形成的树脂层48进行模塑。
[发明要解决的课题]
在上述的化合物半导体开关电路装置中，由于各FET1、FET2的栅极通过电阻器R1、R2连接在第一和第二控制端Ct1-1、Ct1-2上，所以有必要将作为互补信号的两个控制信号加在第一和第二控制端Ct1-1、Ct1-2上。因此，在安装了化合物半导体开关电路装置的集成电路中，成为两个第一和第二控制端Ct1-1、Ct1-2的外部引线一定是必要的，成为妨碍集成电路的小型封装化的主要因素。为了避免这一点，虽然有内置反相电路、实现单控制端化的方法，但需要构成反相电路的额外的FET，存在功耗和封装尺寸增大的问题。
另外，由于各FET1、FET2使用GaAs MESFET，所以通过将电压加在栅极上，控制沟道的耗尽层的启闭，进行开关工作。通常，由于GaAs MESFET是耗尽型FET，所以作为控制电压必须是负电压。因此，在上述的化合物半导体开关电路装置中，由于用负电压工作，所以存在另外需要负电压发生电路的问题。
另外，如果实现单控制端化，则会出现交叉的布线，可能使芯片面积增大。
此外，如果实现单控制端化，则需要外接零部件用的引线，由于引线条数的增加，封装形状有可能增大。
[解决课题用的方法]
本发明就是鉴于上述的各种情况而完成的，是不用反相电路实现单控制端化的发明。
即，第一，备有：第一及第二开关元件；一个公用输入端用电极焊接区；第一及第二输出端用电极焊接区；与上述两个开关元件连接的一个控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二开关元件的连接装置；连接在上述第一或第二开关元件上的隔离装置用电极焊接区；以及通过接地装置与上述第二开关元件连接的接地装置用电极焊接区，通过使上述连接装置沿上述公用输入端用电极焊接区及上述控制端用电极焊接区延伸来解决。
另外，特征在于：用电阻器形成上述连接装置。
另外，特征在于：在衬底上用高浓度区域形成上述连接装置的电阻器，与从上述公用输入端用电极焊接区延伸的金属层交叉。
另外，特征在于：设置将规定的偏压供给上述第一开关元件的偏压装置、以及偏压装置用电极焊接区。
另外，特征在于：在同一个半导体芯片上集成化地形成上述第一及第二开关元件，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
第二，备有：第一及第二开关元件；一个公用输入端用电极焊接区；第一及第二输出端用电极焊接区；与上述两个开关元件连接的一个控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二开关元件的连接装置；连接在上述第一或第二开关元件上的隔离装置用电极焊接区；以及通过接地装置与上述第二开关元件连接的接地装置用电极焊接区，通过使上述接地装置延伸到芯片的中央部来解决。
另外，特征在于：用电阻器形成上述接地装置。
另外，特征在于：在衬底上用高浓度区域形成上述接地装置的电阻器，与上述第二开关元件的一部分交叉。
另外，特征在于：设置将规定的偏压供给上述第一开关元件的偏压装置、以及偏压装置用电极焊接区。
另外，特征在于：在同一个半导体芯片上集成化地形成上述第一及第二开关元件，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
第三，备有：将源极、栅极及漏极设置在沟道层表面上的第一及第二FET；连接在上述两个FET的源极或漏极上的公用输入端用电极焊接区；连接在上述两个FET的漏极或源极上的第一及第二输出端用电极焊接区；与上述两个FET连接的控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二FET的连接装置；将上述第二FET的栅极接地的接地装置；通过接地装置与上述第二FET连接的接地装置用电极焊接区；以及连接在上述第一或第二FET的源极或漏极上的隔离装置用电极焊接区，通过将上述隔离装置用电极焊接区、上述公用输入端用电极焊接区及上述控制端用电极焊接区排列在芯片的一端，将上述第一及第二输出端用电极焊接区排列在上述芯片的另一端的两侧，以及将上述接地装置用电极焊接区排列在中央来解决。
另外，特征在于：设置将规定的偏压供给上述第一FET的偏压装置、以及偏压装置用电极焊接区。
另外，特征在于：在同一个半导体芯片上集成化地形成上述第一及第二FET，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
另外，特征在于：将上述芯片固定在管座上，上述隔离装置用电极焊接区、上述公用输入端用电极焊接区及上述控制端用电极焊接区、以及上述第一及第二输出端用电极焊接区连接在接近上述管座的引线上，上述接地装置用电极焊接区连接在与上述管座连接的引线上。
另外，特征在于：上述各引线与上述各焊接区的排列一致地配置。
另外，特征在于：利用连接在上述隔离装置用电极焊接区上的引线、连接在上述控制端用电极焊接区上的引线及连接在上述接地装置用电极焊接区上的管座和引线对连接在上述公用输入端用电极焊接区上的引线、以及连接在上述第一及第二输出端用电极焊接区上的引线进行高频隔离。
第四，备有：将源极、栅极及漏极设置在沟道层表面上的第一及第二FET；连接在上述两个FET的源极或漏极上的公用输入端用电极焊接区；连接在上述两个FET的漏极或源极上的第一及第二输出端用电极焊接区；与上述两个FET连接的控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二FET的连接装置；将上述第二FET的栅极接地的接地装置；通过接地装置与上述第二FET连接的接地装置用电极焊接区；以及连接在上述第一或第二FET的源极或漏极上的隔离装置用电极焊接区，通过使上述连接装置沿上述公用输入端用电极焊接区及上述控制端用电极焊接区延伸来解决。
另外，特征在于：用电阻器形成上述连接装置。
另外，特征在于：在衬底上用高浓度区域形成上述连接装置的电阻器，与从上述公用输入端用电极焊接区延伸的金属层交叉。
另外，特征在于：设置将规定的偏压供给上述第一FET的偏压装置、以及偏压装置用电极焊接区。
另外，特征在于：在同一个半导体芯片上集成化地形成上述第一及第二FET，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
第五，备有：将源极、栅极及漏极设置在沟道层表面上的第一及第二FET；连接在上述两个FET的源极或漏极上的公用输入端用电极焊接区；连接在上述两个FET的漏极或源极上的第一及第二输出端用电极焊接区；与上述两个FET连接的控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二FET的连接装置；将上述第二FET的栅极接地的接地装置；通过接地装置与上述第二FET连接的接地装置用电极焊接区；以及连接在上述第一或第二FET的源极或漏极上的隔离装置用电极焊接区，通过使上述接地装置延伸到芯片的中央部来解决。
另外，特征在于：用电阻器形成上述接地装置。
另外，特征在于：在衬底上用高浓度区域形成上述接地装置的电阻器，与上述第二FET的漏极或源极交叉。
另外，特征在于：设置将规定的偏压供给上述第一FET的偏压装置、以及偏压装置用电极焊接区。
另外，特征在于：在同一个半导体芯片上集成化地形成上述第一及第二FET，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
第六，备有：将源极、栅极及漏极设置在沟道层表面上的第一及第二FET；连接在上述两个FET的源极或漏极上的公用输入端用电极焊接区；连接在上述两个FET的漏极或源极上的第一及第二输出端用电极焊接区；与上述两个FET连接的控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二FET的连接装置；将上述第二FET的栅极接地的接地装置；通过接地装置与上述第二FET连接的接地装置用电极焊接区；以及连接在上述第一或第二FET和上述公用输入端用电极焊接区上的隔离装置，通过将上述隔离装置、上述公用输入端用电极焊接区及上述控制端用电极焊接区排列在芯片的一端，将上述第一及第二输出端用电极焊接区排列在上述芯片的另一端的两侧，以及将上述接地装置用电极焊接区排列在中央来解决。
另外，特征在于：设置将规定的偏压供给上述第一FET的偏压装置、以及偏压装置用电极焊接区。
[附图的简单说明]
图1是说明本发明用的电路图。
图2是说明本发明用的电路图。
图3是说明本发明用的电路图。
图4是说明本发明用的(A)特性曲线图、(B)特性曲线图。
图5是说明本发明用的(A)特性曲线图、(B)特性曲线图。
图6是说明本发明用的平面图。
图7是说明本发明用的剖面图。
图8是说明本发明用的平面图。
图9是说明本发明用的平面图。
图10是说明本发明用的示意图。
图11是说明本发明用的示意图。
图12是说明本发明用的(A)剖面图、(B)电路图。
图13是说明本发明用的平面图。
图14是说明本发明用的(A)平面图、(B)剖面图。
图15是说明现有例用的平面图。
[发明的实施例]
以下参照图1至图7说明本发明的实施例。
图1是表示本发明的化合物半导体开关电路装置的电路图。该电路图由以下部分构成：将源极、栅极及漏极设置在沟道层表面上的第一FET1及第二FET2；连接在两个FET1、2的源极(或漏极)上的公用输入端IN；连接在两个FET1、2的漏极(或源极)上的第一输出端OUT1及第二输出端OUT2；将规定的电压供给第一FET1的第一输出端OUT1的偏压装置；连接控制端和第二输出端OUT2的连接装置；使第二FET2的栅极接地的接地装置；对公用输入端IN和第一FET1或第二FET2的源极(或漏极)之间进行直流隔离的隔离装置；以及将控制信号只加在第一FET1的栅极上的控制端Ct1。
第一FET1及第二FET2由GaAs MESFET(耗尽型FET)构成，在GaAs衬底上集成化(参照图6)。另外，第一FET1及第二FET2与图14(A)、(B)所示的结构相同，所以说明从略。
偏压装置是本发明的特征之一，总是将正的恒定的直流电压、例如3V通过电阻器Rc加在第一输出端OUT1上。
接地装置也同样是本发明的特征之一，是利用电阻器Rb将第二FET2的栅极接地的装置，第二FET2的栅极总是固定在接地电位上。
连接装置也同样是本发明的特征之一，是用电阻器Rd连接控制端Ct1和第二FET2的源极或漏极的装置。
隔离装置也同样是本发明的特征之一，用隔直流电容器C形成在公用输入端IN和第一FET1或第二FET2的源极(或漏极)之间。该电容器C由于对第一FET1及第二FET2具有隔直流的作用，所以能任意地设置在公用输入端IN和第一FET1之间或公用输入端IN和第二FET2之间。
控制端Ct1也同样是本发明的特征之一，用一个端子形成。
电阻器Ra、Rb、Rc、Rd分别连接在各FET1、2的栅极、偏压装置及连接装置上，配置这些电阻器的目的在于防止高频信号对成为交流接地的控制端Ct1的直流电位通过栅极漏出。
其次，参照图2及图3，说明本发明的化合物半导体开关电路装置的工作原理。
在SPDT开关的情况下，由于使控制端做成一个，所以加在控制端上的控制电压为0V时，某一个FET呈导通状态，另一个FET呈截止状态，控制电压为正电压时，变成相反的状态即可。
图2是对应于第二FET2的电路部分。由于FET利用接地装置通过电阻器Rb接地，所以栅压被固定在0V。该FET呈导通状态的偏压条件是栅-漏之间及栅-源之间的各个电位差相等。即，呈Vg＝Vd＝Vs的状态，由于栅压Vg为0V，所以Vg＝Vd＝Vs＝0V时，FET呈导通状态。
反之，栅压为0V时，FET呈截止状态的偏压条件是将FET呈截止状态的电位差供给栅-漏之间及栅-源之间即可。在该电路中，由于用连接装置(电阻器Rd)连接控制端和FET2的源极或漏极，所以如果将0V加在控制端上，则FET呈导通状态，如果施加正电压(例如3V)，则FET呈截止状态。
图3是对应于第一FET1的电路部分。栅压为0V时，FET呈截止状态的偏压条件是将呈截止状态的电位差供给栅-漏之间及栅-源之间即可。因此，在源极或漏极一侧总是连接施加偏压的电路(偏压装置)即可。
反之，如果将与偏压相等的电位从控制端加在栅极上，则FET变成导通状态。因此，在该电路中控制端为0V时，FET变成截止状态，3V时FET变成导通状态。
将该图2和图3所示的电路组合起来，就是图1所示的本发明的化合物半导体开关电路装置。用电容器C对第一FET1及第二FET2隔直流，防止各自的偏压条件互相干扰，用连接装置将将图2所示的控制端连接在控制端Ct1上即可。
图1所示的电路的特征在于以下各点：通过电阻器Rb将一个FET(FET2)的栅极接地；栅极接地的FET(FET2)的偏压与另一个FET(FET1)的控制端Ct1相同；总是用一定的电压E供给FET(FET1)的偏压；以及利用电容器C对FET(FET1)和FET(FET2)隔直流。
接着参照图4、图5说明其工作结果。
图4(A)、(B)表示控制端Ct1的控制电压Vct1为0V时，即第二FET2呈导通状态、第一FET1呈截止状态时的特性曲线。图4(A)中示出了公用输入端IN-输出端OUT2的插入损耗(Insertion Loss)特性曲线，图4(B)中示出了公用输入端IN-输出端OUT1之间的隔离(Isolation)特性曲线。插入损耗(Insertion Loss)在2.5GHz以下为宜，隔离(Isolation)也一样。
图5(A)、(B)表示控制端Ct1的控制电压Vct1为3V时，即第一FET1呈导通状态、第二FET2呈截止状态时的特性曲线。图5(A)中示出了公用输入端IN-输出端OUT1的插入损耗(Insertion Loss)特性曲线，图5(B)中示出了公用输入端IN-输出端OUT2之间的隔离(Isolation)特性曲线。插入损耗(Insertion Loss)在2.5GHz以下为宜，隔离(Isolation)也一样。
图6表示将图1所示的本发明的化合物半导体开关电路装置集成化后的化合物半导体芯片的一例。
在GaAs衬底上将进行切换的FET1及FET2配置在左右两侧，在上侧将隔离装置用电极焊接区Cpad、公用输入端用电极焊接区INpad及一个控制端用电极焊接区Ct1pad设置在衬底的周边，在下侧将输出端用电极焊接区OUT2pad、接地端用电极焊接区GNDpad及输出端用电极焊接区OUT1pad设置在衬底的周边。另外，用虚线表示的第二层的布线是在形成各FET的栅极时同时形成的栅金属层(Ti/Pt/Au)20，用实线表示的第三层的布线是进行各元件的连接和焊接区的形成的焊接区金属层(Ti/Pt/Au)30。第一层与衬底呈欧姆接触的欧姆金属层(AuGe/Ni/Au)10是形成各FET的源极、栅极及各电阻器两端的取出电极的金属层。
公用输入端用电极焊接区INpad连接在FET1、2的源极或漏极上，第一输出端用电极焊接区OUT1pad连接在FET1的另一电极(漏极或源极)上，第二输出端用电极焊接区OUT2pad连接在FET2的另一电极(漏极或源极)上。另外，一个控制端用电极焊接区Ct1pad与两个FET连接，控制端用电极焊接区Ct1pad和第二FET2的漏极(或源极)利用由电阻器Rd构成的连接装置连接。
另外，第二FET的栅极通过构成接地装置的电阻器Rb与接地装置用电极焊接区GNDpad连接并接地。隔离装置用电极焊接区Cpad连接在第二FET2的源极或漏极上，在芯片以外通过隔离装置与公用输入端用电极焊接区Inpad连接。
这里，由图可知，在本发明的半导体芯片中，各电极焊接区的面积占据了芯片的大部分。各电极焊接区必须确保引线键合所需要的面积，为了缩小芯片尺寸，有必要将两个FET和电阻器等其他构成零部件高效地配置在各电极焊接区之间。如果采用本发明的焊接区配置方法，则沿芯片的一边配置输出端用电极焊接区OUT2pad、接地装置用电极焊接区GNDpad、输出端用电极焊接区OUT1pad，沿另一边配置隔离装置用电极焊接区Cpad、公用输入端用电极焊接区INpad、控制端用电极焊接区Ct1pad。另外，第二FET2将FET的梳齿的一部分配置在隔离装置用电极焊接区Cpad及输出端用电极焊接区OUT2pad之间，第一FET1配置在公用输入端用电极焊接区INpad、输出端用电极焊接区OUT1pad，接地装置用电极焊接区GNDpad之间。
因此，能有效地利用各电极焊接区之间的面积，配置FET及电阻器Ra、Rb、Rd，实现抑制了芯片尺寸增大的一个引脚控制端的开关电路装置。另外，用成为高频GND电位的公用输入端用电极焊接区INpad、接地装置用电极焊接区GNDpad隔断第一及第二FET，能防止高频信号从公用输入端IN通过FET1、2泄漏到输出端OUT1、OUT2。
另外，这里用外接的方法将作为隔离装置的电容器C连接在隔离端用电极焊接区Cpad和公用输入端用电极焊接区INpad之间，偏压装置也被外接在输出端用电极焊接区OUT1pad上。
特别是在本发明的化合物半导体开关电路装置中，用一个控制端将控制信号传输给两个FET，由于这样构成电路，所以从控制端用电极焊接区Ct1pad与远的第二FET2的连接、例如迂回连接公用输入端用电极焊接区IN的外侧等，由于配置电阻器而有可能增加芯片面积。
在将图6所示的本发明的化合物半导体开关电路装置集成化了的化合物半导体芯片上下了以下说明的各种工夫。
第一，连接装置的电阻器Rd从公用输入端用电极焊接区INpad延伸并与成为FET1的源极(或漏极)的金属层交叉，在公用输入端用电极焊接区INpad及控制端用电极焊接区Ct1pad和FET1之间呈直线状沿横向延伸。然后电阻器Rd的一端连接在一个控制端用电极焊接区Ct1pad上，另一端连接在FET2的漏极(或源极)上。因此，电阻器Rd恰好沿着公用输入端用电极焊接区INpad及控制端用电极焊接区Ct1pad配置，几乎不会增大芯片面积。
第二，在接地装置的电阻器Rb的配置中，在接地端GND的焊接区上侧的FET1和FET2之间的空间内曲折地配置。电阻器Rb的一端连接在接地端GND的焊接区上，另一端连接在FET2的栅极上。该电阻器Rb与连接在上述连接装置的电阻器Rd的另一端上的FET2的漏极(或源极)交叉，因此能将该电阻器Rb配置在芯片的中央部，与围绕芯片的周边相比具有能大幅度地减小芯片面积的优点。
这里，参照图7说明接地装置的电阻器Rb及FET2的漏极的多层结构。在衬底11上形成源区及漏区时同时用注入了离子的n+型的高浓度区域40形成接地装置的电阻器Rb。在该n+型的高浓度区域40的两端设置第一层的欧姆金属层10，另一部分用氧化膜41覆盖，在形成漏极及源极时，同时设置与第一层的欧姆金属层10接触的第三层的焊接区金属层30。因此，由于同时作成FET2的漏极18，所以电阻器Rb和FET2的漏极18(或源极)能用氧化膜41进行层间绝缘实现交叉。
其次，图8中示出了将图6所示的芯片固定在引线上的例子。如图8(A)所示，用6个引脚的引线框构成，将管座50配置在中央部，将化合物半导体芯片51固定在该管座50上。化合物半导体芯片51有图6所示的图形。化合物半导体芯片51的隔离装置用电极焊接区Cpad、公用输入端用电极焊接区INpad及控制端用电极焊接区Ct1pad分别用键合丝连接到在一端引出的三条引线52、53、54上。另外，化合物半导体芯片51的输出端用电极焊接区OUT2pad、接地端用电极焊接区GNDpad、输出端用电极焊接区OUT1pad分别用键合丝连接到在另一端引出的三条引线55、56、57上，中央的引线56与管座50连接。另外，管座50被插入各引线之间，确保各引线间的信号的分离。
供接地端GND用的引线56在安装上必然接地，所以与同控制端Ct1连接的引线54一起构成只施加直流的DC引脚，与高频接地等效，能确保成为公用输入端IN的引线53、成为输出端OUT1的引线57及成为输出端OUT2的引线55之间的隔离。
另外，如图8(B)所示，使各引线52、53、54、55、56、57的前端露出，用利用压铸形成的树脂层58进行模塑。该封装称为MCP6，被小型化成2.0mm×1.25mm×0.9mm大小。
另外，本发明不只限定于引线框，也能安装在由设置在陶瓷等绝缘基板上的导电性涂料等构成的引线上，还能以裸芯片的形态直接安装到在印刷基板上用铜箔等形成的引线上。
这里，如图9所示，也可以在同一芯片上使将规定的偏压供给第一FET1的偏压装置(电阻器Rc)及偏压装置用电极焊接区VDDpad集成化。在此情况下，虽然将成为偏压装置的电阻器连接在输出端用电极焊接区OUT1pad上，但也可以与公用输入端用电极焊接区INpad连接(参照图10(E)、(F))。
另外，在图10中示出了本发明的开关电路装置的应用例子。本发明的特征在于：在电极焊接区之间有效地配置用一个控制端使两个FET工作的开关电路装置，实现芯片尺寸的缩小。即，图6及图9中的结构要素的配置方法是其一例，图10中示出了另一配置例。这些图是用电路符号简化地表示在芯片上集成化的各电极焊接区和FET及电阻器的图，例如图10(A)表示图6所示的芯片，图10(C)是将图9所示的偏压装置集成化了的芯片。
例如，如图10(A)(C)(E)和图10(B)(D)(F)所示，连接控制端用电极焊接区Ct1pad和第二FET2的连接装置也可以与FET2的源侧或漏侧两侧中的任意一侧连接。
另外，也可以在同一芯片上将偏压装置集成化(图10(C)～(F))，也可以如图10(C)、(D)所示，将偏压装置与输出端OUT1连接，还可以如图10(E)、(F)所示，与公用输入端IN连接。
另一方面，在图11中示出了在同一芯片内将隔离装置(电容器C)集成化了的例子。在上述的图10所示的芯片例子中，虽然设置隔离装置用电极焊接区，通过外接芯片连接隔离装置(电容器C)，但在图10中也可以不设置隔离装置用电极焊接区，而将电容器C集成在芯片内。虽然由于将电容器C集成化而使芯片尺寸增大，但在封装外形有余裕的情况下，该结构也是可能的，用与图10相同的电路能减少一个端子(引脚数)。
另外，上述的各电极焊接区、电阻器Ra、Rb、Rc、Rd及FET的配置形式也可以配置成以芯片边(例如控制端用电极焊接区Ct1pad和输出端用电极焊接区OUT1pad并排的一边)为中心，配置成线对称形态。
[发明的效果]
如上所述，如果采用本发明，则能收到以下各种效果。
第一，不用反向电路，而用一个控制端就能实现使用了GaAs  FET的称为SPDT(Single Pole Double Throught，单极双通)的化合物半导体开关电路装置。因此，不需要按照控制端个数准备反向电路，能简化电路配置，减小电路衬底的安装面积。还能谋求降低功耗。
第二，在本发明的化合物半导体开关电路装置中，控制信号用3V/0V的单一正电源进行切换，在使用了GaAs  FET的情况下，能省略必要的负电压发生电路，正电源也能用一种进行工作，所以安装面积也小。
第三，在本发明中，虽然增加了连接在接地装置用电极焊接区GNDpad上的接地用端子和连接在隔离装置用电极焊接区Cpad上的电容器用端子，但由于控制端减少到一个，所以其结果是，化合物半导体开关电路装置的芯片尺寸能与现有的大体上等同，用单一的控制端处理起来容易，极其有助于往装置中的安装。
第三，能确保插入损耗(Insertion Loss)及隔离(Iso1ation)特性与现有的产品等同。
第四，由于连接装置的电阻器Rd的配置是在上侧的公用输入端IN及一个控制端CTL的焊接区和FET1之间呈直线状沿横向延伸。所以电阻器Rd恰好沿着公用输入端IN及一个控制端CTL的焊接区配置，几乎不会增大芯片面积。
第五，接地装置的电阻器Rb的配置是在接地端GND的焊接区上侧的FET1和FET2之间的空间内曲折地配置，与连接在连接装置的电阻器Rd的另一端上的漏极(或源极)交叉，能将该电阻器Rb配置在芯片的中央部，所以与围绕芯片的周边相比能大幅度地减小芯片面积。
第六，在本发明中与以往相同，能安装在6个引脚的封装上，通过将现有的控制端Ct1-2作为电容器用端子，能实现与以往的封装同等的大小。
第七，供接地端GND用的引线在安装上必然接地，所以与同控制端Ct1连接的引线一起构成只施加直流的DC引脚，在高频方面与接地等效，能确保成为公用输入端IN的引线、成为输出端OUT1的引线及成为输出端OUT2的引线之间的隔离。

Claims (28)

1.一种开关电路装置，其特征在于：
备有第一及第二开关元件；一个公用输入端用电极焊接区；第一及第二输出端用电极焊接区；与上述两个开关元件连接的一个控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二开关元件的连接装置；连接在上述第一或第二开关元件上的隔离装置用电极焊接区；以及通过接地装置与上述第二开关元件连接的接地装置用电极焊接区，使上述连接装置沿上述公用输入端用电极焊接区及上述控制端用电极焊接区延伸。
2.如权利要求1所述的开关电路装置，其特征在于：
用电阻器形成上述连接装置。
3.如权利要求2所述的开关电路装置，其特征在于：
在衬底上用高浓度区域形成上述连接装置的电阻器，与从上述公用输入端用电极焊接区延伸的金属层交叉。
4.如权利要求1所述的开关电路装置，其特征在于：
设置将规定的偏压供给上述第一开关元件的偏压装置、以及偏压装置用电极焊接区。
5.如权利要求1所述的开关电路装置，其特征在于：
在同一个半导体芯片上集成化地形成上述第一及第二开关元件，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
6.一种开关电路装置，其特征在于：
备有第一及第二开关元件；一个公用输入端用电极焊接区；第一及第二输出端用电极焊接区；与上述两个开关元件连接的一个控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二开关元件的连接装置；连接在上述第一或第二开关元件上的隔离装置用电极焊接区；以及通过接地装置与上述第二开关元件连接的接地装置用电极焊接区，使上述接地装置延伸到芯片的中央部。
7.如权利要求6所述的开关电路装置，其特征在于：
用电阻器形成上述接地装置。
8.如权利要求7所述的开关电路装置，其特征在于：
在衬底上用高浓度区域形成上述接地装置的电阻器，与上述第二开关元件的一部分交叉。
9.如权利要求6所述的开关电路装置，其特征在于：
设置将规定的偏压供给上述第一开关元件的偏压装置、以及偏压装置用电极焊接区。
10.如权利要求6所述的开关电路装置，其特征在于：
在同一个半导体芯片上集成化地形成上述第一及第二开关元件，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
11.一种化合物半导体开关电路装置，其特征在于：
备有将源极、栅极及漏极设置在沟道层表面上的第一及第二FET；连接在上述两个FET的源极或漏极上的公用输入端用电极焊接区；连接在上述两个FET的漏极或源极上的第一及第二输出端用电极焊接区；与上述两个FET连接的控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二FET的连接装置；将上述第二FET的栅极接地的接地装置；通过接地装置与上述第二FET连接的接地装置用电极焊接区；以及连接在上述第一或第二FET的源极或漏极上的隔离装置用电极焊接区，将上述隔离装置用电极焊接区、上述公用输入端用电极焊接区及上述控制端用电极焊接区排列在芯片的一端，将上述第一及第二输出端用电极焊接区排列在上述芯片的另一端的两侧，以及将上述接地装置用电极焊接区排列在中央。
12.如权利要求11所述的化合物半导体开关电路装置，其特征在于：
设置将规定的偏压供给上述第一FET的偏压装置、以及偏压装置用电极焊接区。
13.如权利要求11所述的化合物半导体开关电路装置，其特征在于：
在同一个半导体芯片上集成化地形成上述第一及第二FET，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
14.如权利要求11所述的化合物半导体开关电路装置，其特征在于：
将上述芯片固定在管座上，上述隔离装置用电极焊接区、上述公用输入端用电极焊接区、上述控制端用电极焊接区、以及上述第一及第二输出端用电极焊接区连接在接近上述管座的引线上，上述接地装置用电极焊接区连接在与上述管座连接的引线上。
15.如权利要求14所述的化合物半导体开关电路装置，其特征在于：
上述各引线与上述各焊接区的排列一致地配置。
16.如权利要求15所述的化合物半导体开关电路装置，其特征在于：
利用连接在上述隔离装置用电极焊接区上的引线、连接在上述控制端用电极焊接区上的引线及连接在上述接地装置用电极焊接区上的管座和引线对连接在上述公用输入端用电极焊接区上的引线、以及连接在上述第一及第二输出端用电极焊接区上的引线进行高频隔离。
17.一种化合物半导体开关电路装置，其特征在于：
备有将源极、栅极及漏极设置在沟道层表面上的第一及第二FET；连接在上述两个FET的源极或漏极上的公用输入端用电极焊接区；连接在上述两个FET的漏极或源极上的第一及第二输出端用电极焊接区；与上述两个FET连接的控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二FET的连接装置；将上述第二FET的栅极接地的接地装置；通过接地装置与上述第二FET连接的接地装置用电极焊接区；以及连接在上述第一或第二FET的源极或漏极上的隔离装置用电极焊接区，使上述连接装置沿上述公用输入端用电极焊接区及上述控制端用电极焊接区延伸。
18.如权利要求17所述的化合物半导体开关电路装置，其特征在于：
用电阻器形成上述接地装置。
19.如权利要求18所述的化合物半导体开关电路装置，其特征在于：
在衬底上用高浓度区域形成上述连接装置的电阻器，与从上述公用输入端用电极焊接区延伸的金属层交叉。
20.如权利要求17所述的化合物半导体开关电路装置，其特征在于：
设置将规定的偏压供给上述第一FET的偏压装置、以及偏压装置用电极焊接区。
21.如权利要求17所述的化合物半导体开关电路装置，其特征在于：
在同一个半导体芯片上集成化地形成上述第一及第二FET，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
22.一种化合物半导体开关电路装置，其特征在于：
备有将源极、栅极及漏极设置在沟道层表面上的第一及第二FET；连接在上述两个FET的源极或漏极上的公用输入端用电极焊接区；连接在上述两个FET的漏极或源极上的第一及第二输出端用电极焊接区；与上述两个FET连接的控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二FET的连接装置；将上述第二FET的栅极接地的接地装置；通过接地装置与上述第二FET连接的接地装置用电极焊接区；以及连接在上述第一或第二FET的源极或漏极上的隔离装置用电极焊接区，使上述接地装置延伸到芯片的中央部。
23.如权利要求22所述的化合物半导体开关电路装置，其特征在于：
用电阻器形成上述接地装置。
24.如权利要求23所述的化合物半导体开关电路装置，其特征在于：
在衬底上用高浓度区域形成上述接地装置的电阻器，与上述第二FET的漏极或源极交叉.
25.如权利要求22所述的化合物半导体开关电路装置，其特征在于：
设置将规定的偏压供给上述第一FET的偏压装置、以及偏压装置用电极焊接区。
26.如权利要求22所述的化合物半导体开关电路装置，其特征在于：
在同一个半导体芯片上集成化地形成上述第一及第二FET，上述隔离装置用电极焊接区在上述芯片以外，通过隔离装置与上述公用输入端用电极焊接区连接。
27.一种化合物半导体开关电路装置，其特征在于：
备有将源极、栅极及漏极设置在沟道层表面上的第一及第二FET；连接在上述两个FET的源极或漏极上的公用输入端用电极焊接区；连接在上述两个FET的漏极或源极上的第一及第二输出端用电极焊接区；与上述两个FET连接的控制端用电极焊接区；连接上述控制端用电极焊接区和上述第二FET的连接装置；将上述第二FET的栅极接地的接地装置；通过接地装置与上述第二FET连接的接地装置用电极焊接区；以及连接在上述第一或第二FET和上述公用输入端用电极焊接区上的隔离装置，将上述隔离装置、上述公用输入端用电极焊接区及上述控制端用电极焊接区排列在芯片的一端，将上述第一及第二输出端用电极焊接区排列在上述芯片的另一端的两侧，将上述接地装置用电极焊接区排列在中央。
28.如权利要求27所述的化合物半导体开关电路装置，其特征在于：
设置将规定的偏压供给上述第一FET的偏压装置、以及偏压装置用电极焊接区。
CNB021065411A 2001-02-27 2002-02-27 开关电路装置 Expired - Fee Related CN1236500C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP51863/01 2001-02-27
JP51862/01 2001-02-27
JP2001051863A JP2002261593A (ja) 2001-02-27 2001-02-27 化合物半導体スイッチ回路装置
JP2001051862A JP3702190B2 (ja) 2001-02-27 2001-02-27 化合物半導体スイッチ回路装置

Publications (2)

Publication Number Publication Date
CN1372381A true CN1372381A (zh) 2002-10-02
CN1236500C CN1236500C (zh) 2006-01-11

Family

ID=26610159

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021065411A Expired - Fee Related CN1236500C (zh) 2001-02-27 2002-02-27 开关电路装置

Country Status (5)

Country Link
US (1) US6657266B2 (zh)
EP (1) EP1237277A3 (zh)
KR (1) KR20020070120A (zh)
CN (1) CN1236500C (zh)
TW (1) TWI252582B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377350C (zh) * 2003-08-05 2008-03-26 松下电器产业株式会社 半导体器件
CN101562445B (zh) * 2004-05-31 2010-09-29 松下电器产业株式会社 开关电路及半导体装置
US8159283B2 (en) 2005-08-09 2012-04-17 Hitachi Metals, Ltd. High frequency switch circuit comprising a transistor on the high frequency path
CN102569415A (zh) * 2011-11-11 2012-07-11 友达光电股份有限公司 有源元件
CN111510089A (zh) * 2020-04-30 2020-08-07 中国电子科技集团公司第二十四研究所 一种带旁路功能的低噪声放大模块及控制方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702189B2 (ja) * 2001-02-27 2005-10-05 三洋電機株式会社 化合物半導体スイッチ回路装置
JP2003282721A (ja) * 2002-03-26 2003-10-03 Murata Mfg Co Ltd 半導体装置および送受信装置
JP2003298305A (ja) * 2002-03-28 2003-10-17 Fujitsu Quantum Devices Ltd 高周波スイッチ装置及びこれを用いた電子装置
US6853072B2 (en) * 2002-04-17 2005-02-08 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
JP4050096B2 (ja) * 2002-05-31 2008-02-20 松下電器産業株式会社 高周波スイッチ回路および移動体通信端末装置
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
KR100548582B1 (ko) * 2004-07-23 2006-02-02 주식회사 하이닉스반도체 반도체소자의 패드부
JP4810904B2 (ja) 2005-07-20 2011-11-09 ソニー株式会社 高周波スイッチ回路を有する高周波装置
KR101487738B1 (ko) * 2007-07-13 2015-01-29 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
US8350583B2 (en) 2009-08-12 2013-01-08 International Business Machines Corporation Probe-able voltage contrast test structures
US8399266B2 (en) 2011-01-25 2013-03-19 International Business Machines Corporation Test structure for detection of gap in conductive layer of multilayer gate stack
US9780007B2 (en) 2012-01-04 2017-10-03 Globalfoundries Inc. LCR test circuit structure for detecting metal gate defect conditions
US9467140B2 (en) * 2014-07-22 2016-10-11 Honeywell International Inc. Field-effect transistor driver
JP6451605B2 (ja) * 2015-11-18 2019-01-16 株式会社村田製作所 高周波モジュール及び通信装置
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块
JP6854985B2 (ja) * 2018-11-30 2021-04-07 三菱電機株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238716A (ja) * 1986-11-14 1988-10-04 Nec Corp スイッチ回路
US5350957A (en) * 1989-10-20 1994-09-27 Texas Instrument Incorporated Electronic switch controlled by plural inputs
JPH06112795A (ja) * 1992-07-31 1994-04-22 Hewlett Packard Co <Hp> 信号切換回路および信号生成回路
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP3288209B2 (ja) * 1994-12-16 2002-06-04 松下電器産業株式会社 半導体集積回路
US5903178A (en) * 1994-12-16 1999-05-11 Matsushita Electronics Corporation Semiconductor integrated circuit
JPH10247717A (ja) * 1997-03-04 1998-09-14 Matsushita Electron Corp 半導体装置
WO1999046859A1 (de) * 1998-03-11 1999-09-16 Infineon Technologies Ag Integrierter schaltkreis für mobilfunk- und mobiltelefonanlagen
JP2000049341A (ja) * 1998-07-30 2000-02-18 Fujitsu Ltd 半導体集積回路装置
JP2000114487A (ja) * 1998-09-30 2000-04-21 Texas Instr Japan Ltd 半導体集積回路装置
JP2000183195A (ja) * 1998-12-18 2000-06-30 Fuji Electric Co Ltd 半導体装置
JP3443367B2 (ja) * 1999-06-29 2003-09-02 三洋電機株式会社 半導体装置
JP3702189B2 (ja) * 2001-02-27 2005-10-05 三洋電機株式会社 化合物半導体スイッチ回路装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377350C (zh) * 2003-08-05 2008-03-26 松下电器产业株式会社 半导体器件
CN101562445B (zh) * 2004-05-31 2010-09-29 松下电器产业株式会社 开关电路及半导体装置
US8159283B2 (en) 2005-08-09 2012-04-17 Hitachi Metals, Ltd. High frequency switch circuit comprising a transistor on the high frequency path
CN102569415A (zh) * 2011-11-11 2012-07-11 友达光电股份有限公司 有源元件
CN102569415B (zh) * 2011-11-11 2014-11-05 友达光电股份有限公司 有源元件
CN111510089A (zh) * 2020-04-30 2020-08-07 中国电子科技集团公司第二十四研究所 一种带旁路功能的低噪声放大模块及控制方法
CN111510089B (zh) * 2020-04-30 2023-08-11 中国电子科技集团公司第二十四研究所 一种带旁路功能的低噪声放大模块及控制方法

Also Published As

Publication number Publication date
US6657266B2 (en) 2003-12-02
US20020117696A1 (en) 2002-08-29
KR20020070120A (ko) 2002-09-05
CN1236500C (zh) 2006-01-11
EP1237277A2 (en) 2002-09-04
TWI252582B (en) 2006-04-01
EP1237277A3 (en) 2005-04-27

Similar Documents

Publication Publication Date Title
CN1236500C (zh) 开关电路装置
US7071550B2 (en) Semiconductor module having heat sink serving as wiring line
TWI573240B (zh) 低電磁干擾電路之封裝組態
US9431329B2 (en) High efficiency module
CN1649146A (zh) 半导体器件
US20060169976A1 (en) Semiconductor device
CN1630093A (zh) 内置功率mos场效应晶体管和驱动电路的半导体装置
US9177957B1 (en) Embedded packaging device
CN1455458A (zh) 半导体开关电路装置及其制造方法
CN1282240C (zh) 半导体装置
CN1716777A (zh) 高频开关电路装置
US7019362B2 (en) Power MOSFET with reduced dgate resistance
CN1238896C (zh) 半导体开关电路器件
CN1193427C (zh) 化合物半导体开关电路装置
CN1741282A (zh) 半导体器件
CN1901196A (zh) 具有高频开关电路的高频装置
CN1213467C (zh) 化合物半导体开关电路装置
CN1194470C (zh) 开关电路装置
US10978403B2 (en) Package structure and method for fabricating the same
CN107026197B (zh) 半导体装置和制造半导体装置的方法
CN1216426C (zh) 化合物半导体开关电路装置
US7476964B2 (en) High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US20100052140A1 (en) Package structure
CN1420559A (zh) 半导体装置
JP2009038138A (ja) 樹脂封止型半導体装置およびこれを用いた回路モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee