TWI252582B - Switch circuit device - Google Patents

Switch circuit device Download PDF

Info

Publication number
TWI252582B
TWI252582B TW91100542A TW91100542A TWI252582B TW I252582 B TWI252582 B TW I252582B TW 91100542 A TW91100542 A TW 91100542A TW 91100542 A TW91100542 A TW 91100542A TW I252582 B TWI252582 B TW I252582B
Authority
TW
Taiwan
Prior art keywords
electrode pad
electrode
circuit device
fet
grounding
Prior art date
Application number
TW91100542A
Other languages
English (en)
Inventor
Toshikazu Hirai
Tetsuro Asano
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001051863A external-priority patent/JP2002261593A/ja
Priority claimed from JP2001051862A external-priority patent/JP3702190B2/ja
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TWI252582B publication Critical patent/TWI252582B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Description

1252582 _案號 91100542_年4月山日_ifi_ 五、發明說明（1) 【發明所屬技術領域】 本發明係關於使用於高頻開關用途之化合物半導體開 關電路裝置，特別是關於將控制端子裝設為一的化合物半 導體開關電路裝置。 【習知的技術】 在行動電話等移動體用通訊機器上，多半係使用GHz 頻帶的微波，而在天線的切換電路或收發訊的切換電路 上，則多使用可用以切換該些高頻訊號的開關元件（例 如，特開平9 - 1 8 1 6 4 2號）。該元件，由於係用以處理高 頻，故多使用以砷化鎵（GaAs)製作的場效電晶體（以下簡 稱F E T )，因此，也促進了將前述開關電路本身積體化的單 石微波積體電路（Monolithic Microwave Integrated Circuit， MM IC)的開發。 弟12圖（A)顯不GaAs MESFET的剖面圖。在無推雜的 GaAs基板1的表面部分形成摻雜N型雜質的N型通道區域2， 在通道區域2表面配置與通道區域2的表面做肖特基式接觸 的閘極3，而閘極3兩側則配置與GaAs表面做歐姆式接觸的 源極· >及極4、5。該電晶體，依照閘極3的電位於正下方 的通道區域2内形成空乏層，藉此以控制源極4與汲極5之 間的通道電流。 第12圖（B)顯示使用GaAs FET，稱為單刀雙投 SPDT(Single Pole Double Throw)的化合物半導體開關電 路裝置的原理性的電路圖。 第1與第2FET1、FET2的源極（或汲極）連接至共通輸入
313330.pic 第5頁 1252582 _ _案號 91100542 〜 ^>年Ψ月十日 五、發明說明（2) 端子IN ’各FEH、FET2的閘極透過電阻in、R2與第1及第2 控制端子Ctl-l、Ct 1-2相連接，而各FET的汲極（或源極） 則連接至第1及第2輸出端子0Un、〇UT2。施加於第1、第2 控制端子C11 - 1、C11 - 2的訊號為互補訊號，當施加Η位準 訊號的FET導通（ON )時，施加於共通輸入端子丨訊號將 被傳達至導通那一方的輪出端子。電阻r卜R 2的配置目的 在防止高頻訊號相對於交流接地的控制端子ct 1 - 1、ct 1 -2 的直流電位而經由閘極漏出。 第1 3圖’係將第1 2圖中的化合物半導體開關電路裝置 予以積體化的化合物半導體晶片的一例。 將執行開關的FET1及FET2配置於GaAs基板的中央部， 並在各FET的閘極連接電阻r卜R2。此外，在基板的周邊 設置對應於共通輸入端子IN、輸出端子〇uin、〇UT2，控制 端子 Ct卜卜 Ctl-2的焊墊 inpad、 OUTlpad、 0UT2pad、 C11 - 1 p a d ' C11 - 2 p a d。此外，虛線所示第2層的配線係於 形成各FET的閘極時同時形成的閘極金屬層（i/pt/Au)2〇， 實線所示第3層的配線係用以連接各元件並形成焊墊的焊 塾金屬層（欽/鉬/金；T i / p t / A u ) 3 0。與第1層的基板做歐 姆式接觸的歐姆金屬層（鍺化金/鎳/金；AuGe/Ni/Au)l(m 用以形成各FET之源極、閘極及各電阻兩端的引出電極， 在第1 3圖中，因與焊墊金屬層重疊，故未顯示於圖。 第14圖（A)為第13圖中的FET1的部分擴大平面圖。該 圖中’以一點鏈線圍起的長方形區域係形成於基板1 1的通 退區域1 2。延伸自左側的梳齒狀的第3層焊墊金屬層3 0為
313330.pic 第6頁 1252582 __91100542_L 年 l!月 1 L 曰 、作工 五、發明說明（3) ^ 連接於輸出端子OUT 1的源極1 3 (或汲極），其下方則為由第 1層歐姆金屬層1 〇所形成的源極1 4 (或汲極）。此外，延伸 自右側的梳齒狀的第3層焊墊金屬層3 0係與共通輸入端子 I N相連接的汲極1 5 (或源極），其下方則為由第1層的歐姆 金屬層1 0所形成的汲極1 6 (或源極）。該兩電極係以梳齒狀 相咬合的形態配置，其中間則有由第2層的閘極金屬層2 0 所形成的閘極1 7以梳齒狀配置在通道區域1 2上。 第1 4圖（B)係該FET的部分剖面圖。在基板1 1中，設置 有η型的通道區域1 2，及其兩側形成源極區域1 8及汲極區 域1 9的η+型高濃度區域，通道區域1 2中設有閘極1 7，而高 濃度區域中，則設有由第1層的歐姆金屬層1 〇所形成的汲 極1 4與源極1 6。此外，其上方則如前述一般，設有由第3 層的焊墊金屬層3 0所形成的汲極1 3與源極1 5，以進行各元 件的配線等。 第1 5圖顯示接腳的配置。如第1 5圖（A )所示一般，係 由6支接腳的引線架構成，中央部配置頭部4 〇，該頭部4 0 上固定有化合物半導體晶片4 1。化合物半導體晶片4 1具有 第1 3圖所示的圖案。一端所引出的3條引線4 2、4 3、4 4， 係分別利用接合線（b ο n d i n g w i r e )與化合物半導體晶片4 1 的控制端子Ct 1-2、共通輸入端子及控制端子cu — 丨用電極 焊墊（Ct卜2pad、Inpad及Ct 1-1 pad)連接。此外另一端所 引出的3條引線4 5、4 6、4 7的兩端的引線4 5、4 7，則利用 接合線为別與化合物半導體晶片4 1的輸出端子用的電極焊 墊01]丁1口8(1、01]丁2?3(^連接，中央的引線46則與頭部4〇連結
第7頁 1252582 _案號91100542_>年仏月（L曰 修正_ 五、發明說明（4) 以做為接地端子G N D。此外，頭部4 0被插設於各引線之 間，以確保各引線間的訊號的分離。此外，形成接地端子 GND的引線4 6因晶片為半絕緣性，即使未進行接地也不會 對其動作產生影響，故無須積極進行接地。 此外，如第1 5圖（B )所示，露出各引線4 2、4 3、4 4、 4 5、4 6、4 7的前端，而藉由利用移轉模塑法所形成的樹脂 層4 8進行模塑。 【發明所欲解決之課題】 在上述化合物半導體開關電路裝置中，由於各FET卜 FET2的閘極係透過電阻Rl、R2與第1及第2的控制端子 C t卜：l、C11 - 2相連接，因此必須將本身為互補訊號的2個 控制訊號施加於第1與第2的控制端子C11 - 1、C11 - 2。因 此，在組裝化合物半導體開關電路裝置的積體電路上，必 須有2個形成第1與第2的控制端子C11 - 1、C11 - 2的外部引 線，而形成阻礙積體電路的小型封裝體化的主要原因。在 避免產生該阻礙的方法上，有一種方法將反相器電路内建 以達到單1個控制端子化的構造，卻需要構成反相器電路 的多餘的FET，而產生消耗電力及封裝尺寸增加等問題。 此外，因為各FET1、FET2係使用GaAs MESFET(砷化鎵 金屬半導體場效電晶體（GaAs Metal Semiconductor F i e 1 d E f f e c ΐ T r a n s i s t o r )，故開關動作必須藉由在閘極 上施加電壓以控制通道的空乏層的開關來實行。一般而 言，GaAs MESFET係耗盡型FET在控制電壓上需使用負電 壓。因此，上述化合物半導體開關電路裝置必須以負電壓
313330.pic 第8頁 1252582 _案號 91100542_~年々月曰_魅_ 五、發明說明（5) 進行操作，而有必須另外設置負電壓產生電路的問題點。 此外，一旦達成單1個控制端子化，便會產生交錯的 配線而有增加晶片的面積的顧慮。 另外，一旦達成單1個控制端子化，便需要用於外加 零件的引線，隨著引線條數的增加，將有擴大封裝形狀的 顧慮。 【解決課題的手段】 本發明係有鑑於上述各項問題而創作發明，無須使用 反相器電路即可實現單1個控制端子化的目的。 亦即，第1，係藉由具備：第1及第2開關元件；1個共 通輸入端子用電極焊墊；第1及第2輸出端子用電極焊墊； 與前述2個開關元件相接的1個控制端子用電極焊墊；用以 連接前述控制端子用電極焊墊與前述第2開關元件的連接 機構；連接至前述第1或第2開關元件的分離機構用電極焊 墊；以及透過接地機構與前述第2開關元件連接的接地機 構用電極焊墊等機構，且使前述連接機構沿著前述共通輸 入端子用電極焊墊及前述控制端子用電極焊墊延伸配置來 解決問題。 此外，其特徵為前述連接機構係由電阻所形成。 此外，其特徵為前述連接機構的電阻係於基板上之高 濃度區域形成，並與由前述共通輸入端子用電極焊墊延伸 配置的金屬層相互交叉。 此外，其特徵為設有對前述第1開關元件施加預定之 偏壓的偏壓機構及偏壓機構用電極焊墊。
313330.pic 第9頁 1252582 修正 案號 91 100542 五、發明說明（6) 此外，其特徵係將前述第1及第2開關元件積體化並形 成於同一半導體晶片上，而前述分離機構用電極焊墊，則 在前述晶片外透過分離機構與前述共通輸入端子用電極焊 墊相連接。
第2，係藉由具備：第1及第2開關元件；1個共通輸入 端子用電極焊墊；第1及第2輸出端子用電極焊墊；與前述 2個開關元件相接的1個控制端子用電極焊墊；用以連接前 述控制端子用電極焊墊與前述第2開關元件的連接機構； 連接至前述第1或第2開關元件的分離機構用電極焊墊；透 過接地機構與前述第2開關元件連接的接地機構用電極焊 墊等機構，且使前述接地機構延伸配置在晶片的中央部以 解決問題。 此外，其特徵為前述接地機構係由電阻所形成。 此外，其特徵為前述連接機構的電阻係於基板上之高 濃度區域形成，並與前述第2開關元件的一部份相交叉。 此外，其特徵為設有對前述第1開關元件施加預定的 偏壓之偏壓機構及偏壓機構用電極焊墊。
此外，其特徵係將前述第1及第2開關元件積體化並形 成於同一半導體晶片上，而前述分離機構用電極焊墊，係 在前述晶片外透過分離機構與前述共通輸入端子用電極焊 墊相連接。 第3，係藉由具備有：於通道層表面設置源極、閘極 及汲極的第1及第2 F E T ;連接至前述兩F E T的源極或汲極的 共通輸入端子用電極焊墊；連接至前述兩FET的汲極或源
313330.ptc 第10頁 1252582 _案號 91100542_7>年 Φ 月 4 曰__ 五、發明說明（7) 極的第1及第2輸出端子用電極焊墊；與前述兩FET連接的 控制端子用電極焊墊；用以連接前述控制端子用電極焊墊 與前述第2FET的連接機構；用以將前述第2FET之閘極接地 的接地機構；透過接地機構與前述第2FET連接的接地機構 用電極焊塾；連接至前述第1或第2FET的源極或汲極的分 離機構用電極焊墊等機構，並在晶片一端配列前述分離機 構用電極焊墊，前述共通輸入端子用電極焊墊及前述控制 端子用電極焊墊，而在前述晶片的另一端，係於兩端配列 前述第1及第2輸出端子用電極焊墊，而於中央配列前述接 地機構用電極焊墊以解決問題。 此外，其特徵為設有對前述第1 F E T施加預定之偏壓的 偏壓機構及偏壓機構用電極焊塾。 此外，其特徵係將前述第1及第2FET積體化並形成於 同一半導體晶片上，而前述分離機構用電極焊墊，則在前 述晶片外透過分離機構而與前述共通輸入端子用電極焊墊 相連接。 此外，其特徵係將前述晶片固定於頭部，前述分離機 構用電極焊墊，前述共通輸入端子用電極焊墊以及前述控 制端子用電極焊墊，前述第1及第2輸出端子用電極焊墊係 與接近前述頭部的引線相連接，而前述接地機構用電極焊 墊則連接至與前述頭部連結的引線。 此外，其特徵為前述各引線係與前述各焊墊的配列呈 一致配置。 此外，其特徵為係利用連接至前述分離機構用電極焊
313330.P1C 第]1頁 1252582 _案號91100542_p年J月曰 修正_ 五、發明說明（8) 墊的引線，連接至前述控制端子用電極焊墊的引線及連接 至前述接地機構用電極焊墊的頭部與引線，將連接至前述 共通輸入端子用電極焊墊的引線，及連接至前述第1以及 第2輸出端子用電極焊墊的引線，予以高頻地分離。 第4，係藉由具備有：於通道層表面設置源極，閘極 及汲極的第1及第2FET ;連接至前述兩FET的源極或汲極的 共通輸入端子用電極焊墊；連接至前述兩F E T的汲極或源 極的第1及第2輸出端子用電極焊墊；與前述兩FET連接的 控制端子用電極焊墊；用以連接前述控制端子用電極焊墊 與前述第2FET的連接機構；用以將前述第2FET之閘極接地 的接地機構；透過接地機構與前述第2FET連接的接地機構 用電極焊墊；連接至前述第1或第2FET的源極或汲極的分 離機構用電極焊墊等機構，並將前述連接裝置沿著前述共 通輸入端子用電極焊墊以及前述控制端子用電極焊墊延伸 配置以解決問題。 此外，其特徵為前述連接機構係由電阻所形成。 此外，其特徵為前述連接機構的電阻係於基板i上之高 濃度區域形成，並與由前述共通輸入端子用電極焊墊延伸 配置的金屬層相互交叉。 此外，其特徵為設有對前述第1 F E T施加預定之偏壓的 偏壓機構及偏壓機構用電極焊墊。 此外，其特徵係將前述第1及第2FET積體化並形成於 同一半導體晶片上，而前述分離機構用電極焊墊，則在前 述晶片外透過分離機構而與前述共通輸入端子用電極焊墊
313330.pic 苐12頁 1252582 _案號 91100542_/>年々月丨U日__ 五、發明說明（9) 相連接。 第5，係藉由具備有··於通道層表面設置源極，閘極 及；及極的第1及第2 F E T ;連接至前述兩F E T的源極或汲極的 共通輸入端子用電極焊墊；連接至前述兩F E T的汲極或源 極的第1及第2輸出端子用電極焊墊；與前述兩FET連接的 控制端子用電極焊墊；用以連接前述控制端子用電極焊墊 與前述第2FET的連接機構；用以將前述第2FET之閘極接地 的接地機構；透過接地機構與前述第2 F E T連接的接地機構 用電極焊墊；連接至前述第1或第2FET的源極或汲極的分 離機構用電極焊墊等機構，並且使前述接地機構延伸配置 在晶片的中央部以解決問題。 此外，其特徵為前述接地機構係由電阻所形成。 此外，其特徵為前述接地機構的電阻係於基板上之高 濃度區域形成，並與前述第2FET的汲極或源極相交叉。 此外，其特徵為設有對前述第1 F E T施加預定之偏壓的 偏壓機構及偏壓機構用電極焊墊。 此外，其特徵係將前述第1及第2FET積體化並形成於 同一半導體晶片上，而前述分離機構用電極焊墊，係在前 述晶片外透過分離機構而與前述共通輸入端子用電極焊墊 相連接。 第6，係藉由具備有：於通道層表面設置源極，閘極 及汲極的第1及第2 F E T ;連接至前述兩F E T的源極或汲極的 共通輸入端子用電極焊塾；連接至前述兩F E T的沒極或源 極的第1及第2輸出端子用電極焊墊；與前述兩FET連接的
313330.pic 第]3頁 1252582 ^J^_9H00542 五、發明說明（10) 修正 控 與 的 用 子 制端子用電極 前述第2FET的 接地機構；透 電極焊墊；連 用電極焊墊的 为肖隹機構，前述 用電極焊墊，而 第1及第2輸出端 用電極焊墊以解 此外，其特 偏壓機構以及偏 發明之實施形 焊墊 連接 過接 接至 分離 共通 在IT 子用 決問 徵為 壓機 態】 ;用 機構 地機 前述 機構 輪入 述晶 電極 題。 設有 構用 以連接前述控制端子用電極焊塾 •’用以將前述第2FET之閑極接地 構與前述第2 F Ε Τ連接的接地機構 第1或第2FET與前述共通輪入端 等機構，且在晶片一端配列前述 端子用電極焊墊及前述控制端子 片的另一端，係於兩端配列前述 焊墊’於中央配列前述接地機構 對前述第1 FΕΤ施加預定之偏壓的 電極焊墊。 ^下’參照第1圖至第7圖說明本發明之實施形態。 第1圖為本發明之化合物半導體開關電路裝置之電 路圖。其係由：通道層表面設有源極、閘極及汲極的第 lFE^Tl與第2FET2 ;與兩FETb 2的源極（或汲極）連接的共 通f入端子IN;與兩FEn、2的汲極（或源極）連接的第1輸 出步而子Ο U Τ 1及第2輸出端子ο u T 2 ;將預定偏壓供給至第 1FET1的第1輸出端子〇UT1的偏壓機構；用以連接控制端子 與第2輸出端子〇υτ2的連接機構；用以將第2FET2的閘極接 地的接地機構·，將共通輸入端子ΙΝ與第1FET1或第2FETm々 源極（或汲極）間直流地分離的分離機構；以及只對第 1 FET 1的閘極施加控制訊號的控制端子c11所構成。 第1FET1及第2FET2係由GaAs MESFET(耗盡型FET)所構
313330.ptc 第14頁 1252582 ---户年1月A日 倐正 五、發明說明（11) 成’並於GaAs基板上積體化（參照第6圖）。而第1 FET1及第 2?£了2係與第14圖（人）（；8)所示構造相同，故省略說明。 e 偏壓機構為本發明之特徵之一，係以一定的直流正電 壓，例如3V，透過電阻Rc經常施加於第i輸出端子⑽丁工機 構。 >接地機構也同樣是本發明的特徵之一，係經由電阻Rb 將第2FET2的閘極接地的機構，第2FET_閘極經 接地電位。 、 連接機構也同樣為本發明之特徵之一，係利用電阻R d 連接控制端子Ctl與第2FET的源極或汲極的機構。 山分離機構也同樣為本發明之特徵之一，係由將共通輸 :子I N與弟1 F E T 1或第2 F E T 2的源極（或汲極）直流地分離 =電容C所形成。該電容C因具有將第1FET1及第2FET2的直 流地分離的功能，故設置於共通輸入端子IN與第1FET1之 間或共通輪入端子I N與第2 F E T 2之間。 山 控制端子C11也同樣為本發明的特徵之一，係由一個 立而子所形成。各F E T 1、2的閘極，偏壓機構及連接機構分 別與電阻R a、r b、R c、R d連接，其配置目的在防止高頻訊 號相對於形成交流接地的控制端子C11的直流電位而經由 閘極漏出。 接著，參照第2圖與第3圖說明本發明之化合物半導體 開關電路裝置的動作原理。 ' 在SPDT開關的情形下，為了將控制端子設定為單1 個’當施加於控制端子的控制電壓為〇 v時，只要任一方的
313330.pic 第15頁 1252582 _案號91100542_A年4月^曰 修正_ 五、發明說明（12) FET為導通狀態，而另一方的FET為不導通狀態即可，而當 控制電壓為正電壓時，則變換為相反狀態即可。 第2圖，為與第2FET2對應的電路部分。FET係經由電 阻R b利用接地機構進行接地，因此閘極電壓固定於0 V。該 FET呈導通狀態的偏壓條件，係閘極-汲極間以及閘極-源 極間的各電位差呈相等狀態。亦即，v g= v d= V約狀態，由 於閘極電壓V為0V，因此，當Vg=Vd=Vs=0V時，FET為導通狀 態。 反之，閘極電壓為0V而FET為不導通狀態的偏壓條 件，只需在閘極-汲極間以及閘極-源極間供給F E T為不導 通的電位差即可。在該電路中，由於控制端子與FET2的源 極或汲極係以連接機構（電阻R d)進行連接的，因此只要在 控制端子上施加0V，FET便會形成導通狀態，而施加以正 電壓（例如3V)則FET呈不導通狀態。 第3圖為與第1 F E T 1對應的電路部分。閘極電壓為0 V而 FET呈不導通狀態的偏壓條件，只需在閘極-汲極間以及閘 極-源極間供給使之不導通的電位差即可。因此，只需經 常在源極或汲極側連接以產生偏壓的電路（偏壓機構）即 ° 相反地’將與偏壓電壓相等的電位由控制端子施加至 閘極時，FET呈導通狀態。因此，在該電路中控制端子為 0V時FET為不導通狀態，為3V時貝it FET為導通狀態。 將該第2圖與第3圖的電路相組合，即第1圖所示本發 明之化合物半導體開關電路裝置。利用電容C將第1FET1及
313330.pic 第16頁 1252582 --^ 月斗日 修正 五、發明說明（13) " --— 第2 FE T 2直流地分離以防止相互之偏壓條件的干擾，並可 利用連接機構將第2圖所示之控制端子連接於控制端子 Ct卜 第1圖的電路特徵在於：經由電阻R b將一方的F E T (?£丁2)的閘極接地；閘極接地的？£^({^1^)的偏壓與另一 =之F+ET(FET1)的控制端子Ctl形成共通； 壓係藉由一定電壓E進行供給；以及FET(FET1 )與fet(f ET2)係經由電容C而直流地分離的各點上。 接著參照第4圖，第5圖說明其動作結果。 第4圖（A ) ( B )，說明控制端子c t丨的控制電壓v ^為〇 v 時，亦即第2FET2為導通狀態，而第1FET1g不導通狀態時 的4寸丨生第4圖（A )説明共通輸入端子I n -輸出端子〇 u T 2間 的插入損失（Insert ion Loss)特性，而第4圖（B)則說明共 通輸入端子IN-輸出端子ουτί間的隔離特性（Is〇lat i〇r〇。 插入損失（I n s e r t i ο n L 〇 s s )在2 · 5 G Η z之前為良好狀態，隔 離（I so 1 at i on)亦同。 第5圖（A)(B)，為控制端子Ctl的控制電壓vct}^ 3V 時，亦即第1FET1為導通狀態，第2FET2為不導通狀態時的 特性。第5圖（A )為共通輸入端子IN-幸命出端子out 1的插入 損失（Insertion Loss )特性，而第5圖（B )為共通輸入端子 I N -輸出端子0 U ΊΓ 2間的隔離特性（I s ο 1 a t i 〇 η )。插入損失（ I n s e r t i ο n L 〇 s s )在2 · 5 G Η ζ之前為良好狀態，隔離（I sο 1 a t i on )亦同。 第6圖，係將第1圖所示之本發明之化合物半導體開關
313330.pic 第17頁 1252582 案號 91100542 修正 I年屮月\ 日 五、發明說明（14) 電路裝置積體化之化合物半導體晶片的一例。 將執行開關的FET1以及FET2配置於GaAs基板的左右， 並於上側设置分肖隹機構用電極焊塾C p a d，共通輸入端子用 電極焊墊INpad以及一個控制端子用電極焊墊Ct ipad，而 下側則有知出立而子用電極焊墊〇 U T 2 p a d，接地端子用電極 焊墊GNDpad以及輸出端子用電極焊墊〇UTlpad設置於基板 的周邊。另外，以虛線表示的第2層的配線係於各F E τ的閘 極形成時同時形成的閘極金屬層（Ti/pt/Au)2〇，以實線表 π的第3層的配線為連接各元件或形成焊墊的金屬層 (Ti/Pt/Au)30。與第1層的基板做歐姆式接觸的歐姆金屬 層（人1^6/^：1/^11)10係用以形成各^丁的源極、閘極夂雨 阻兩端的引出電極。 σ包 共通輸入端子用電極焊墊INpad，與FET1、 墊：：他電極(汲極或源極)… 调h hi。A墊 P連接，而FET2的其他電極（汲極或 ^極）則與第2輸出端子用電極焊塾〇UT2pad相*接α極戈 =控制端子用電極焊塾ctlpad與兩FET連接， 子用電極焊塾Ctlpad與第2FET 二二 由電阻Μ所形成的連接機構進行連接。極U源極）係猎 此外，第2FET的閘極係读钒彬士枝，M # 接地機構用電極焊塾GNDpa·。：：地機3的電阻心與 焊墊cpad，&筮9FPT9^ 連接接地。分離機構用電極 過八!1 與弟2FET2的源極或汲極連接，並在曰η々卜、类 。刀雔機構與共通輸入端子用兩、丨日& 曰日 a . ^ 而卞用私極大干墊INpad相連接。 此，如圖所、;月楚表示—般，在本發明的半導體晶片
__1 3Π330.ptc
WiSH
第18頁 1252582 -s案號91100542 Θ年士月4日 修正 _ 五、發明說明G5) 中’各電極焊墊的面積占晶片的絕大部分。各電極焊塾必 須破保線接合所需要之面積，為縮小晶片大小，必須有效 地在各電極焊墊之間配置2個F Ε Τ或電阻等其他構成零件。 藉由本發明之焊墊配置，輸出端子用電極焊墊〇UT2pad， 接地機構用電極焊墊G N D，輸出端子用電極焊墊〇 u Τ 1 p a d係 沿著晶片一邊配置，而分離機構用電極焊墊C p a d，共通輸 入端子用電極焊墊I N p a d，控制端子用電極焊墊c 11 p a d則 沿著晶片之另一邊配置。此外，第2FET2，係在分離機構 用電極焊墊Cpad及輸出端子用電極焊墊〇UT2pad之間配置 FΕT的：^齒的一部份’第1 ,則是在共通輸入端子用電 極焊塾iNpad，輸出端子用電極焊墊〇uTlpad，與接地機構 用電極焊墊GNDpad之間配置。 藉此，可有效利用各電極焊墊間的面積而配置F Ε τ及 笔阻R a R b、R d ’可貫現能抑制晶片面積的增大的具備_ 支接腳的控制端子的開關電路裝置。此外，第1及第 2FET ’可利用成為GND電位的共通輸入端子用電極焊墊 Inpaj、接地機構用電極焊墊GNDpad做高頻的遮斷，而可 防止南頻訊號由共通輸入端子IN通過FET卜2而漏出至 出端子 0UT1、 0UT2。 e 此外’在此，分離機構的電容C係在分離端子用電極 t塾Cpad與共通輸入端子INpad間以外接方式連接，而偏 壓機構也被外接於輸出端子用電極焊墊〇 U T i p a d。 尤其’因為本發明之化合物半導體開關電路裝置為利 用一個控制端子對2個FET傳達控制訊號的電路構成，因此
1252582 修正 .U1 91100542 五、發明說明（16) 與距離控制端子用電極焊墊Ct lpad較遠的第2FET2連接， 若以例如繞過共通輸入端子用電極焊墊丨外側的方式進 行連接’則有因電阻的配置而使晶片面積增加的問題。 將第6圖所示之本發明之化合物半導體開關電路裝置 牙貝m化的化合物半導體晶片還進行以下所說明之各項 善。 、 第1，連接機構之電阻Rd，係與從共通輸入端子用電 極知塾INpad延伸配置而形成FET1的源極（或汲極）的金屬 層相交又，而於共通輸入端子〗Npad及控制端子用電極焊 塾Ct lp=d與FET1之間，朝橫向以直線狀延伸配置。而電阻 勺 而係與一個控制端子用電極焊塾C11 p a d的焊塾連 接，而另一端則與FET2的汲極（或源極）連接。藉此，電阻 Rd可適度地沿著共通輸入端子用電極焊墊INpad及控制^ 子用電極焊墊Ctlpad埋設，而幾乎不會增加晶片面積。而 =2 ’接地機構的電阻Rb的配置，係在接地 焊塾的上側的FETm FET2之間的空間中做曲折配置。= 係與接地端子⑽的谭墊連接，而另-端二 =: 。該電阻_被連接至上述連接機構的電 置在晶片的中央部，與環繞 J :將= 有大幅縮小晶片面積的優點。 I和杈更具 任的ί ί Μ ί照第7圖說明接地機構的電阻恤FET2的、、及 區域及汲極區域=構=?係在基板11上形成源極 、植入#子的η +型的高濃度區域
第20頁 1252582 _案號91100542_Θ年J月（L曰 修正_ 五、發明說明（17) 4 0中形成。該n+型的高濃度區域40的兩端，設有第1層的 歐姆金屬層1 0，其他部分則被覆以氮化膜4 1，與第1層的 歐姆金屬層1 0接觸的第3層的焊墊金屬層3 0係在形成汲極 與源極的同時設置。因此，由於F E T 2的汲極1 8也在同時製 作，故電阻Rb與FET2的汲極18(或源極）可藉由氮化膜41進 行層間絕緣而形成交叉狀態。 其次，第8圖，係將第6圖所示之晶片固定於引線上的 一例。如第8圖（A)所示一般，係以6支接腳的引線架構 成，於中央部配置頭部5 0，在該頭部5 0上固定化合物半導 體晶片5 1。化合物半導體晶片5 1具有第6圖所示之圖案。 由一端所導出之3條引線5 2、5 3、5 4，係藉由接合線分別 與化合物半導體晶片51的分離機構用電極焊墊Cpad，共通 輸入端子用電極焊墊I N p a d及控制端子用電極焊墊C11 p a d 連接。而另一端所導出的3條引線5 5、5 6、5 7，則藉由接 合線分別與化合物半導體晶片5 1的輸出端子用電極焊墊 〇UT2pad，接地端子用電極焊墊GNDpad及輸出端子用電極 焊塾0 U T 1 p a d連接，而中央的引線5 6係與頭部5 0連接。此 外，頭部5 0被插設於各引線之間，以確保各引線間的訊號 的隔離。 由於提供做為接地端子GND的引線5 6在安裝上必須進 行接地，與和控制端子C11連接的引線5 4—起構成只施加 直流的DC接腳，即在高頻上如同接地，而能夠確保形成共 通輸入端子IN的引線53，形成輸出端子OUT1的引線57與形 成輸出端子OUT2的引線55之間的隔離。
313330.ptc 第21頁 1252582 案號 91100542 φ
五、發明說明（18) u t外，如第8圖（Β)所示，係藉由露出夂引 54、55、56、57之前端並藉由移轉膜朔出^弓丨線52、53、 進行膜塑。該封裝體稱之為Mcp6 Τ係^去形成的樹脂層58 1·25ιβπιχ 〇·9πιhi的體積。 、 】型化為 2·0ηιπιχ ^署ί外，本發明並不限定於使用引線年介 汉置在陶瓷等絕緣基板上的導電性塗亦可安裝於由 或直,在利用由形成於印刷基板的二落：：形成的引線’ 以稞晶片的狀態安裝。 寺所形成的引線上 在此，如第9圖，亦可在同 曰 預定偏壓之偏壓機構（電阻R 邮 '上將對第1FET1供給 VDDpad予以積體化。在該情況及，壓機構用電極焊墊 OUT 1 pad係與形成偏壓機構的電’^出端子用電極焊墊 子用電極焊墊INpad連接亦可包、’但與共通輸入端 另外，第10圖為本發明之1〇圖Q)、（F))。 發明之特徵，在於可將利用^裳置的應用例。本 的開關電路裝置，有效地埋設於^而子’使2個FET動作 片尺寸的縮小化。亦即，第6R、/極4墊之間，以實現晶 略標示在晶片上積體化的各電=m電路記號概 第10圖（A)表示第6圖的晶片，第\墊與FET及電阻，例如 偏壓機構積體化的晶片。 圖（C)為將第9圖所示之 、例士如第圖（A)(C)(E)與第1〇圖（b)(d)(F)所示， 用以連接控制端子用電極焊墊Ctl pad與第2FET2的連接機
imi 1Ν·»·ΙΓΤ^1
第22頁 1252582 _案號91100542_分年冬月4曰 修正_ 五、發明說明（19) 構，可與FET 2的源極側或汲極側的任一方連接。 另外，亦可將偏壓機構積體化於同一晶片（第1 0圖（C ) 至（F ))，或如第1 0圖（C )、（ D )所示一般，讓偏壓機構與 輸出端子OUT1連接，或如第10圖（Ε)、（F)所示一般，與共 通輸入端子I Ν連接。 另一方面，第1 1圖係說明在同一晶片内將分離機構 (電容C)積體化的例子。在前述的第1 0圖的晶片例中，係 設置分離機構用電極焊墊，以外接於晶片的方式連接分離 機構（電容C )，但亦可不在第1 0圖中設置分離機構用電極 焊塾而在晶片内將電容C積體化。晶片尺寸雖會因電容的 積體化而變大，但在封裝體外型尚有空間時，該種構造亦 為可能，且可在與第1 0圖相同的電路中減少一個端子（接 腳數）。 此外，在上述各電極焊墊，電阻R a、R b、R c、R d以及 FET的配置上，亦可藉由以晶片邊（例如控制端子用電極焊 塾C11 p a d與輸出端子用電極焊墊0 U T 1 p a d方t 一邊並排）為中 心的線對稱方式配置。 【發明之效果】 如上所詳述一般，藉由本發明可獲得以下各種效果。 第1，可在不使用反相器電路的情況下，利用單一個 控制端子來實現應用GaAs FET，被稱之為單刀雙投SPDT( Single Pole Double Throw)的化合物半導體開關電路裝 置。藉此，無需依照控制端子數量準備反相器電路，而簡 化了電路配置並縮小印刷基板的零件安裝面積。此外尚可
313330.pic 第23頁 1252582 _案號91100542_年4月^曰 修正_ 五、發明說明（20) 降低電力的消耗。 第2，在本發明的化合物半導體開關電路裝置中，控 制訊號係以3 V / 0 V的單一正電源進行開關動作，故可省卻 使用FET時所需的負電壓產生電路，而正電源也只需使用 一種類即可進行動作，因此可縮小安裝面積。 第3，在本發明中，會增加與接地機構用電極焊墊 GNDpad連接的接地用端子與連接分離機構用電極焊墊Cpad 的電容端子，但因減少一個控制端子，故其結果，化合物 半導體開關電路裝置的晶片尺寸幾乎等同於現行使用之晶 片，藉由單一控制端子的使用的方便性，對整體的安裝上 有極大幫助。 第3，插入損失（Insertion Loss)以及隔離（I s ο 1 a t i ο η )的特性可確保與現行製品相同。 第4，連接機構的電阻R d的配置，係於上側的共通輸 入端子IN及一個控制端子CTL的焊墊及FET1之間朝橫向以 直線狀延伸配置，因此電阻Rd可剛好沿著共通輸入端子I N 及一個控制端子CTL的焊墊埋設，而幾乎不會增加晶片面 積。 第5，接地機構的電阻Rb的配置，係曲折地配置在接 地端子GND的焊墊的上側的FET1與FET2之間的空間中，與 連接至連接機構的電阻Rd的另一端的汲極（或源極）交叉， 藉此可將該電阻Rb配置在晶片的中央部，故與環繞於晶片 周邊相較，更能夠大幅縮小晶片的面積。 第6，本發明可安裝與先前相同之6支接腳的封裝體， 並可藉由將先前的控制端子C11 - 2做為電容端子使用而實
3]3330.pic 第24頁 1252582 _案號 91100542_f二年 u 月！ ς 曰_^_ 五、發明說明（21) 現與先前同等的封裝體大小。 第7，由於提供做為接地端子G N D的引線在安裝上必須 進行接地，因此與和控制端子C11連接的引線一起構成只 施加直流的D C接腳，即在高頻上如同接地，而得以確保形 成共通輸入端子I N的引線，形成輸出端子OUT 1的引線與形 成輸出端子OUT 2的引線之間的隔離。
313330.pic 第25頁 1252582 _案號 91100542_P年 4 月 A 曰_^_ 圖式簡單說明 【圖面之簡單說明】 第1圖，為用以說明本發明之電路圖。 第2圖，為用以說明本發明之電路圖。 第3圖，為用以說明本發明之電路圖。 第4圖，為用以說明本發明之（A )特性圖、（Β )特性 圖。 第5圖，為用以說明本發明之（A )特性圖、（B )特性 圖。 第6圖，為用以說明本發明之平面圖。 第7圖，為用以說明本發明之剖面圖。 第8圖（A )、（ B )，為用以說明本發明之平面圖。 第9圖，為用以說明本發明之平面圖。 第1 0圖（A )至（F )，為用以說明本發明之概略圖。 第1 1圖（A)至（F)，為用以說明本發明之概略圖。 第1 2圖，為用以說明先前例之（A )剖面圖、（B )電路 圖。 第1 3圖，為用以說明先前例之平面圖。 第1 4圖，為用以說明先前例之（A )平面圖、（B )剖面 圖。 第1 5圖（A )、 （ B )，為用以說明先前例之平面圖。 【元件符號說明】 1 砷化鎵G a A s基板 2 η型通道區域 3 閘極 4 源極 10 歐姆金屬層 1 1 基板
313330.pic 第26頁 1252582 案號91100542_p年Μ’月丨（a_修正 圖式簡單說明 12 通道 區 域 14 、16 汲極 15、 17 源 極 18 源極 領域 19 >及極 領 域 20 閘極 金屬 層 30 焊墊 金 屬 層 40 > 50 頭部 40 N+型 的 高 濃 度 區域 41 氧化 膜 氮 化 膜、 化合 物 半導 體晶片 46 中央 引 線 51 化合 物半 導 體 晶 片 52 > 53 > 54、 55 、 56 > 67 引 線 lead 58 樹脂 層 C 電容 DC 接腳 (Pir 1) Ct 1-1 ^ Ct 1-^ ) 控 制 端 子 GND 接地 端 子 ουη、ουτ2 m 出 端 子 Ct 1 -1 pad、 Ctl- 2pad、 I Npad 、OUTlpad、 OUT2pad 電極 焊 墊 R1、 R2、 R a、 Rb N Rc、 Rd 電 阻
313330.pic 第27頁

Claims (1)

1252582 案號 91100542 修正 秦 六 1 ·
申請專利範圍 ~ 一種開關電路裝置，具備有：第1及第2開關 共通輸入端子用電極焊墊；第1及第2輸出端子用電極 焊墊；與前述2個開關元件相接的1個控制端子用電極 焊墊；用以連接前述控制端子用電極焊墊與前述第2開 關元件的連接機構；連接至前述第1或第2開關元件的 分離機構用電極焊墊；透過接地機構與前述第2開關元 件連接的接地機構用電極焊墊，且使前述連接機構沿 著前述共通輸入端子用電極焊墊及前述控制端子用電 極焊墊延伸配置。 2. 如申請專利範圍第1項之開關電路裝置，其中，前述連 接機構係由電阻所形成。 3. 如申請專利範圍第2項之開關電路裝置，其中，前述連 接機構的電阻係於基板上之高濃度區域形成，並與由 前述共通輸入端子用電極焊墊延伸配置的金屬層交 叉。 4. 如申請專利範圍第1項之開關電路裝置，其中，設有對 前述第1開關元件施加預定之偏壓的偏壓機構及偏壓機 構用電極焊墊。 6 · 5. 如申請專利範圍第1項之開關電路裝置，其中，將前述 第1及第2開關元件積體化並形成於同一半導體晶片 上’前述分離機構用電極焊塾’係在别述晶片外透過 分離機構與前述共通輸入端子用電極焊墊相連接。 一種開關電路裝置，係具備有：第 1及第2開關元件； 1個共通輸入端子用電極焊墊；第1及第2輸出端子用電 JM»»
1邮
313330.pic 第28頁 1252582 _案號 91100542_p 年 1 月 A 曰__ 六、申請專利範圍 極焊墊；與前述2個開關元件相接的1個控制端子用電 極焊墊；用以連接前述控制端子用電極焊墊與前述第2 開關元件的連接機構；連接至前述第1或第2開關元件 的分離機構用電極焊墊；透過接地機構與前述第2開關 元件連接的接地機構用電極焊墊，且使前述接地機構 延伸配置在晶片的中央部。 7. 如申請專利範圍第6項之開關電路裝置，其中，前述接 地機構係由電阻所形成。 8. 如申請專利範圍第7項之開關電路裝置，其中，前述連 接機構的電阻係於基板上之高濃度區域形成，並與前 述第2開關元件的一部份相交叉。 9. 如申請專利範圍第6項之開關電路裝置，其中，設有對 前述第1開關元件施加預定的偏壓之偏壓機構及偏壓機 構用電極焊墊。 1 0 .如申請專利範圍第6項之開關電路裝置，其中，將前述 第1及第2開關元件積體化並形成於同一半導體晶片 上，前述分離機構用電極焊墊，係在前述晶片外透過 分離機構與前述共通輸入端子用電極焊墊相連接。 1 1 . 一種化合物半導體開關電路裝置，係具備有：於通道 層表面設置源極、閘極及汲極的第1及第2 F E T ;連接至 前述兩FET的源極或汲極的共通輸入端子用電極焊墊； 連接至前述兩FET的汲極或源極的第1及第2輸出端子用 電極焊墊；與前述兩F E T連接的控制端子用電極焊墊； 用以連接前述控制端子用電極焊墊與前述第2FET的連
313330.pic 第29頁 1252582 _案號 91100542_>年砵月I (曰_Ifi_ 六、申請專利範圍 接機構；用以將前述第2FET之閘極接地的接地機構； 透過接地機構與前述第2FET連接的接地機構用電極焊 墊；連接至前述第1或第2FET的源極或汲極的分離機構 用電極焊墊，且在晶片一端配列前述分離機構用電極 焊墊，前述共通輸入端子用電極焊墊及前述控制端子 用電極焊墊，而在前述晶片的另一端，係於兩端配列 前述第1及第2輸出端子用電極焊墊，於中央配列前述 接地機構用電極焊墊。 1 2 .如申請專利範圍第1 1項之化合物半導體開關電路裝 置，其中，設有對前述第1 FET施加預定的偏壓之偏壓 機構及偏壓機構用電極焊墊。 1 3 .如申請專利範圍第1 1項之化合物半導體開關電路裝 置，其中，將前述第1及第2FET積體化並形成於同一半 導體晶片上，前述分離機構用電極焊墊，係在前述晶 片外透過分離機構與前述共通輸入端子用電極焊墊相 連接。 1 4 .如申請專利範圍第1 1項之化合物半導體開關電路裝 置，其中，係將前述晶片固定於頭部，前述分離機構 用電極焊墊，前述共通輸入端子用電極焊墊及前述控 制用電極焊墊，前述第1及第2輸出端子用電極焊墊則 連接至接近前述頭部的引線，而前述接地機構用電極 焊墊則連接至與前述頭部相連結的引線。 1 5 .如申請專利範圍第1 4項之化合物半導體開關電路裝 置，其中，前述各引線係與前述各焊墊的配列呈一致
313330.pic 第30頁 1252582 _案號 91100542_年竿月（ί日_修正 _ 六、申請專利範圍 酉己置。 1 6 .如申請專利範圍第1 5項之化合物半導體開關電路裝 置，其中，係利用連接至前述分離機構用電極焊墊之 引線、連接至前述控制端子用電極焊墊之引線及連接 至前述接地機構用電極焊墊之頭部與引線將連接至前 述共通輸入端子用電極焊墊的引線，及連接至前述第1 及第2輸出端子用電極焊墊的引線予以高頻地分離。 1 7. —種化合物半導體開關電路裝置，係具備有：於通道 層表面設置源極、閘極及汲極的第1及第2FET ;連接至 前述兩FET的源極或汲極的共通輸入端子用電極焊墊； 連接至前述兩FET的汲極或源極的第1及第2輸出端子用 電極焊墊；與前述兩FET連接的控制端子用電極焊墊； 用以連接前述控制端子用電極焊墊與前述第2FET的連 接機構；用以將前述第2FET之閘極接地的接地機構； 透過接地機構與前述第2 F Ε Τ連接的接地機構用電極焊 墊；連接至前述第1或第2FET的源極或汲極的分離機構 用電極焊墊，且使前述連接機構沿著前述共通輸入端 子用電極焊墊及前述控制端子用電極焊墊延伸配置。 1 8 .如申請專利範圍第1 7項之化合物半導體開關電路裝 置，其中，前述連接機構係由電阻所形成。 1 9 .如申請專利範圍第1 8項之化合物半導體開關電路裝 置，其中，前述連接機構的電阻係於基板上之高濃度 區域形成，並與由前述共通輸入端子用電極焊墊延伸 配置的金屬層相互交叉。
313330.pic 第31頁 1252582 _案號 91100542_芦^年4月义曰__ 六、申請專利範圍 2 0 .如申請專利範圍第1 7項之化合物半導體開關電路裝 置，其中，設有對前述第1FE T施加預定的偏壓之偏壓 機構及偏壓機構用電極焊墊。 2 1 .如申請專利範圍第1 7項之化合物半導體開關電路裝 置，其中，將前述第1及第2FET積體化並形成於同一半 導體晶片上，前述分離機構用電極焊墊，係在前述晶 片外透過分離機構而與前述共通輸入端子用電極焊墊 相連接。 2 2. —種化合物半導體開關電路裝置，.係具備有：於通道 層表面設置源極、閘極及汲極的第1及第2FET ;連接至 前述兩F E T的源極或汲極的共通輸入端子用電極焊墊； 連接至前述兩FET的汲極或源極的第1及第2輸出端子用 電極焊墊；與前述兩FET連接的控制端子用電極焊墊； 用以連接前述控制端子用電極烊墊與前述第2FET的連 接機構；用以將前述第2 F E T之閘極接地的接地機構； 透過接地機構與前述第2FET連接的接地機構用電極焊 墊；連接至前述第1或第2FET的源極或汲極的分離機構 用電極焊墊，且使前述接地機構延伸配置在晶片的中 央部。 2 3 .如申請專利範圍第2 2項之化合物半導體開關電路裝 置，其中，前述接地機構係由電阻所形成。 2 4 .如申請專利範圍第2 3項之化合物半導體開關電路裝 置，其中，前述接地機構的電阻係於基板上之高濃度 區域形成，並與前述第2 F E T的汲極或源極相互交叉。
313330.pic 第32頁 1252582 _案號 91100542_户二年ψ月山日__ 六、申請專利範圍 2 5 .如申請專利範圍第2 2項之化合物半導體開關電路裝 置，其中，設有對前述第1FE Τ施加預定的偏壓之偏壓 機構及偏壓機構用電極焊墊。 2 6 .如申請專利範圍第2 2項之化合物半導體開關電路裝 置，其中，將前述第1及第2FET積體化並形成於同一半 導體晶片上，而前述分離機構用電極焊墊，係在前述 晶片外透過分離機構而與共通輸入端子用電極焊墊相 連接。 2 7. —種化合物半導體開關電路裝置，係具備有：於通道 層表面設置源極、閘極及汲極的第1及第2FET ;連接至 前述兩F Ε Τ的源極或汲極的共通輸入端子用電極焊墊； 連接至前述兩FET的汲極或源極的第1及第2輸出端子用 電極焊墊；與前述兩F Ε Τ連接的控制端子用電極焊墊； 用以連接前述控制端子用電極焊墊與前述第2FET的連 接機構；用以將前述第2FET之閘極接地的接地機構； 透過接地機構與前述第2FET連接的接地機構用電極焊 墊；連接至前述第1或第2FET與前述共通輸入端子用電 極焊墊的分離機構，且在晶片一端配列前述分離機 構，前述共通輸入端子用電極焊墊及前述控制端子用 電極焊塾，而在前述晶片的另一端，係於兩端配列前 述第1及第2輸出端子用電極焊墊，於中央配列前述接 地機構用電極焊墊。 2 8 .如申請專利範圍第2 7項之化合物半導體開關電路裝 置，其中，設有對前述第1 F Ε Τ施加預定的偏壓之偏壓
313330.pic 第33頁 1252582 修正 _案號 91100542 六、申請專利範圍 機構及偏壓機構用電極焊墊。
313330.ptc 第34頁 1252582
®修正圖 第
TW91100542A 2001-02-27 2002-01-16 Switch circuit device TWI252582B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001051863A JP2002261593A (ja) 2001-02-27 2001-02-27 化合物半導体スイッチ回路装置
JP2001051862A JP3702190B2 (ja) 2001-02-27 2001-02-27 化合物半導体スイッチ回路装置

Publications (1)

Publication Number Publication Date
TWI252582B true TWI252582B (en) 2006-04-01

Family

ID=26610159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91100542A TWI252582B (en) 2001-02-27 2002-01-16 Switch circuit device

Country Status (5)

Country Link
US (1) US6657266B2 (zh)
EP (1) EP1237277A3 (zh)
KR (1) KR20020070120A (zh)
CN (1) CN1236500C (zh)
TW (1) TWI252582B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702189B2 (ja) * 2001-02-27 2005-10-05 三洋電機株式会社 化合物半導体スイッチ回路装置
JP2003282721A (ja) * 2002-03-26 2003-10-03 Murata Mfg Co Ltd 半導体装置および送受信装置
JP2003298305A (ja) * 2002-03-28 2003-10-17 Fujitsu Quantum Devices Ltd 高周波スイッチ装置及びこれを用いた電子装置
US6853072B2 (en) * 2002-04-17 2005-02-08 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
JP4050096B2 (ja) * 2002-05-31 2008-02-20 松下電器産業株式会社 高周波スイッチ回路および移動体通信端末装置
JP2005006072A (ja) * 2003-06-12 2005-01-06 Matsushita Electric Ind Co Ltd 高周波スイッチ装置および半導体装置
JP4248338B2 (ja) * 2003-08-05 2009-04-02 パナソニック株式会社 半導体装置
JP4559772B2 (ja) * 2004-05-31 2010-10-13 パナソニック株式会社 スイッチ回路
KR100548582B1 (ko) * 2004-07-23 2006-02-02 주식회사 하이닉스반도체 반도체소자의 패드부
JP4810904B2 (ja) 2005-07-20 2011-11-09 ソニー株式会社 高周波スイッチ回路を有する高周波装置
EP1914890A1 (en) * 2005-08-09 2008-04-23 Hitachi Metals Precision, Ltd. High-frequency switch circuit
KR101487738B1 (ko) * 2007-07-13 2015-01-29 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
US8350583B2 (en) 2009-08-12 2013-01-08 International Business Machines Corporation Probe-able voltage contrast test structures
US8399266B2 (en) 2011-01-25 2013-03-19 International Business Machines Corporation Test structure for detection of gap in conductive layer of multilayer gate stack
TWI445175B (zh) * 2011-11-11 2014-07-11 Au Optronics Corp 主動元件
US9780007B2 (en) 2012-01-04 2017-10-03 Globalfoundries Inc. LCR test circuit structure for detecting metal gate defect conditions
US9467140B2 (en) * 2014-07-22 2016-10-11 Honeywell International Inc. Field-effect transistor driver
JP6451605B2 (ja) * 2015-11-18 2019-01-16 株式会社村田製作所 高周波モジュール及び通信装置
WO2018168653A1 (ja) * 2017-03-14 2018-09-20 株式会社村田製作所 高周波モジュール
EP3872844A4 (en) * 2018-11-30 2022-02-09 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE
CN111510089B (zh) * 2020-04-30 2023-08-11 中国电子科技集团公司第二十四研究所 一种带旁路功能的低噪声放大模块及控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63238716A (ja) * 1986-11-14 1988-10-04 Nec Corp スイッチ回路
US5350957A (en) * 1989-10-20 1994-09-27 Texas Instrument Incorporated Electronic switch controlled by plural inputs
JPH06112795A (ja) * 1992-07-31 1994-04-22 Hewlett Packard Co <Hp> 信号切換回路および信号生成回路
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP3288209B2 (ja) * 1994-12-16 2002-06-04 松下電器産業株式会社 半導体集積回路
US5903178A (en) * 1994-12-16 1999-05-11 Matsushita Electronics Corporation Semiconductor integrated circuit
JPH10247717A (ja) * 1997-03-04 1998-09-14 Matsushita Electron Corp 半導体装置
DE59901940D1 (de) * 1998-03-11 2002-08-08 Infineon Technologies Ag Integrierter schaltkreis für mobilfunk- und mobiltelefonanlagen
JP2000049341A (ja) * 1998-07-30 2000-02-18 Fujitsu Ltd 半導体集積回路装置
JP2000114487A (ja) * 1998-09-30 2000-04-21 Texas Instr Japan Ltd 半導体集積回路装置
JP2000183195A (ja) * 1998-12-18 2000-06-30 Fuji Electric Co Ltd 半導体装置
JP3443367B2 (ja) * 1999-06-29 2003-09-02 三洋電機株式会社 半導体装置
JP3702189B2 (ja) * 2001-02-27 2005-10-05 三洋電機株式会社 化合物半導体スイッチ回路装置

Also Published As

Publication number Publication date
CN1372381A (zh) 2002-10-02
EP1237277A2 (en) 2002-09-04
KR20020070120A (ko) 2002-09-05
US6657266B2 (en) 2003-12-02
EP1237277A3 (en) 2005-04-27
CN1236500C (zh) 2006-01-11
US20020117696A1 (en) 2002-08-29

Similar Documents

Publication Publication Date Title
TWI252582B (en) Switch circuit device
US7423499B2 (en) High-frequency switching apparatus
US10170919B2 (en) Battery protecting apparatus
US20160247792A1 (en) Switch circuit of cascode type having high speed switching performance
CN110226226B (zh) 由层叠的两个串联连接的芯片形成的集成电路
JP2001326501A (ja) 化合物半導体スイッチ回路装置
TW408411B (en) Semiconductor chip scale package
TW200539569A (en) Semiconductor device
US7019362B2 (en) Power MOSFET with reduced dgate resistance
US6891267B2 (en) Semiconductor switching circuit device
KR100612185B1 (ko) 화합물 반도체 스위치 회로 장치
TWI222191B (en) Semiconductor switch circuit device and manufacturing method therefor
JP2008117962A (ja) 半導体リレー
TW561599B (en) Semiconductor device
TW527772B (en) Switching circuit device
JP2005353991A (ja) 半導体装置
TW557582B (en) Compound semiconductor switch circuit device
JP3702190B2 (ja) 化合物半導体スイッチ回路装置
JP2002118123A (ja) 化合物半導体スイッチ回路装置
JP2002261593A (ja) 化合物半導体スイッチ回路装置
WO2022236665A1 (zh) 半导体器件
JPH09307103A (ja) 複合型半導体装置とその製造方法
JP4121263B2 (ja) 化合物半導体装置
JP2001326333A (ja) 化合物半導体スイッチ回路装置
JP3954799B2 (ja) 化合物半導体スイッチ回路装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees